專利名稱：半導體集成電路的制作方法
技術領域：
本發明涉及半導體集成電路，尤其涉及用于半導體集成電路的屏蔽結構，其中由屏蔽布線包圍通過分級布局給出的像功能塊或分級塊這樣的宏器件(macro)(以下稱作“宏器件等”)。
背景技術：
在半導體集成電路的設計階段，必須獲得布線和門電路(gate)的延遲值以進行延遲模擬。為此，必須從布線間距估算布線之間所產生的串擾和電容的影響。當估算出特定布線和其它布線之間所產生的串擾的影響和電容的影響，并精確估算出布線之間的電容時，沿該特定布線鋪設屏蔽布線。另外，通過在宏器件等之上加以屏蔽層，有可能在屏蔽層之上的一層上鋪設宏器件等之外的布線，而無需考慮宏器件等的內部和外部布線之間的串擾以及布線之間所產生的電容的影響。
通常，在半導體集成電路的設計中，安排布線的區域被分成許多區域，并分別進行宏器件等的內部區域的布局和宏器件等的外部區域的布局分別。如果已經標注(remark)了宏器件的內部區域而要估算布線之間所產生的串擾和電容的影響，并且如果宏器件等的外部區域的物理布線圖不清楚，那么其外部區域就看作不考慮物理布線圖的區域，或所謂的“黑盒子”。另外，如果標注了宏器件的外部區域而宏器件的內部區域的物理布線圖不清楚，那么宏器件的內部區域則類似地當作“黑盒子”處理。
然而，存在這樣的情況，其中因為黑盒子的物理布線圖不清楚，所以標注任何物理布線圖清楚的區域來估算串擾的影響和布線之間所產生和電容。在此情形中，如果在進行估算時已標注區域附近存在黑盒子，那么極不可能精確估算黑盒子對已標注區域的串擾的影響和布線之間所產生的電容。
發明內容
本發明的一個目的在于給出具有屏蔽結構的半導體集成電路，它能夠關于布線精確獲得物理布線圖不清楚的區域中的延遲值，而無需考慮在宏器件等的內部區域或外部區域被看作物理布線圖不清楚的黑盒子時，來自黑盒子的串擾的影響和布線之間所產生的電容。
根據本發明，在宏器件等的目標區域的邊界上、邊界的內側、邊界的外側，或邊界的內側和外側給出屏蔽布線，以包圍要屏蔽的目標區域。該屏蔽布線與宏器件等的電源端或電源布線電相連，或通過接觸區與另一布線層的電源布線等電相連。
根據本發明，即使宏器件等的內部區域為黑盒子，也有可能通過估算宏器件等的外部區域中的布線和屏蔽布線之間的串擾的影響以及布線之間所產生的電容來獲得精確的延遲值。同樣，當宏器件等的外部區域看作黑盒子時也可獲得精確的延遲值，對宏器件等的內部區域中的布線估算串擾的影響和布線之間所產生的電容，根據該估算，獲得了延遲值。
結合附圖，從下面的詳細描述中，可清楚地闡明本發明的這些和其它目的、特征和優點。
圖1為一俯視圖，示出根據本發明的半導體集成電路屏蔽結構的第一布局實施例，
圖2為一俯視圖，示出屏蔽結構的第二布局實施例，圖3為一俯視圖，示出屏蔽結構的第三布局實施例，圖4為一俯視圖，示出屏蔽結構的第四布局實施例，圖5為一剖面圖，示出圖1至4所示的平面布局結構的布線層疊起來時，縱向剖面結構的某一實施例，圖6為一流程圖，示出設計根據本發明的半導體集成電路屏蔽結構所需的布局設計工藝的程序，以及圖7為一流程圖，示出設計根據本發明的半導體集成電路屏蔽結構時，屏蔽布線形成工藝的程序。
具體實施例方式
下面將參考
本發明的一個實施方案。該實施方案中的屏蔽結構是這樣的布局結構，其中，如果宏器件等的內部區域或外部區域被看作物理布線圖不清楚的黑盒子并且確定為屏蔽目標區域，則在黑盒子周圍的布線層上給出屏蔽布線。圖1至4示出平面布局結構的具體實施例，而圖5示出這些平面布局結構的布線層疊起來時縱向剖面結構的某一實施例。
圖1為一俯視圖，示出這樣一種布局結構，其中屏蔽布線安排在黑盒子的邊界上，作為第一實施例。在圖1中，虛線1所指示的矩形內部區域為由宏器件等2組成的黑盒子。在虛線所指示的黑盒子1的邊界上給出屏蔽布線3，以包圍黑盒子1的內部區域。
在宏器件等2的外圍附近給出與宏器件等2的內部電相連的外接端4，布線5與各外接端4相連。布線5與宏器件等2之外未示出的電路等電相連。每個外接端4包括從外部向宏器件等2提供電源電壓的電源端，以及在宏器件等2與外部電路之間傳送和接收信號的信號端。
屏蔽布線3與電源端相連。如果外接端4不是電源端，則屏蔽布線3在外接端4處斷開，與外接端4和布線5絕緣。在圖1所示的實施例中，這四個外接端4不是電源端。因此，屏蔽布線3與外接端4絕緣。另外，屏蔽布線3和未示出的電源端或與電源端相連的供電布線電相連。盡管屏蔽布線3的寬度沒有特別限制，它可以是，例如，布線所能形成的最小寬度。
圖2為一俯視圖，示出這樣一種布局結構，其中屏蔽布線安排在黑盒子邊界的內側，作為第二實施例。在第二實施例中，類似地，黑盒子1為處在虛線所指示的矩形內部區域中的宏器件等2。屏蔽布線3和未示出的電源端或與電源端相連的供電布線電相連。另外，屏蔽布線3在不是電源端的外接布線4處斷開，與外部電源端4和布線5絕緣。
圖3為一俯視圖，示出這樣一種布局結構，其中屏蔽布線安排在黑盒子邊界的外側，作為第三實施例。在第三實施例中，類似地，黑盒子1為處在虛線所指示的矩形內部區域中的宏器件等2。屏蔽布線3在不是電源端的外接布線4處斷開，并和未示出的電源端或與電源端相連的供電布線電相連。
在第三實施例中，用在屏蔽布線3之上的布線層上形成的，例如，條形屏蔽布線6覆蓋黑盒子1。覆蓋黑盒子1的屏蔽布線6只與具有特定電位的布線或接線端相連。覆蓋黑盒子1的屏蔽布線6與，例如，電源相連。這樣，對于物理布線圖不清楚的區域中的所有布線，無需考慮來自黑盒子1中的布線的串擾的影響或布線之間所產生的電容。
圖4為一俯視圖，示出這樣一種布局結構，其中屏蔽布線分別安排在黑盒子邊界的內側和外側，作為第四實施例。在第四實施例中，宏器件等2為虛線所指示矩形內部區域，黑盒子1為宏器件等2的外部區域。因此，在此情形中，在黑盒子1和宏器件等2的邊界附近給出與黑盒子1內部電相連的外接端4，與各外接端4相連的布線5延伸到宏器件等2的內部。屏蔽布線3在不是電源端的外接端4處斷開，并和未示出的電源端或與電源端相連的供電布線電相連。
在圖4所示的實施例中，考慮黑盒子1四邊之一，假設無需考慮宏器件等2和黑盒子1之間的串擾的影響以及布線之間所產生的電容。因此，在這一側上沒有屏蔽布線。不必說，在無需考慮宏器件等2和黑盒子1之間串擾的影響以及布線之間所產生的電容的部分，也可以給出屏蔽布線。
在具有多層布線結構的半導體芯片中，具有圖1至4所示屏蔽布線結構的布線層被層疊起來，如圖5所示。屏蔽布線3和宏器件等2的電源端7或與電源端7相連的布線直接相連。作為選擇，屏蔽布線3通過接觸區8或與電源端7相連的布線而和電源端7電相連。
結果，固定了被例如宏器件等2的信號端9隔離的屏蔽布線3的電位，或因其無需考慮而被隔離的屏蔽布線3的電位。在圖5中，在第一布線層的某一部分上沒有屏蔽布線，因為沒有必要。另外，圖5中的參考號10表示半導體襯底。
圖6為一流程圖，示出布線設計工藝的程序。在該布線設計工藝中，用宏器件HLB布局等進行平面布局(步驟S61)，進行電源布線的布局(步驟S62)。然后形成屏蔽布線(步驟S63)，進行布局和走線(步驟S64)。
圖7為一流程圖，示出自動進行屏蔽布線形成工藝的程序。在屏蔽布線形成工藝中，首先識別形成屏蔽布線的區域(步驟S71)。在已識別的欲屏蔽目標區域中安排屏蔽布線，同時避開信號端等，如上面所說明的(步驟S72)。如此安排的屏蔽布線與供電布線或電源端在用作屏蔽布線的同一布線層上相連，或通過接觸區與不同布線層上的供電布線或電源端相連，從而固定屏蔽布線的電位(步驟S73)。
根據本實施方案，即使存在黑盒子1，也有可能通過估算串擾的影響和物理布線圖清楚的區域中的布線和屏蔽布線3之間所產生的電容，來對已標注布線精確估算串擾的影響和布線之間所產生的電容。因此，無需估算來自黑盒子1中布線的串擾的影響和布線之間所產生的電容。另外，當物理布線圖清楚的區域中沒有屏蔽布線時，通過假設在黑盒子1中給出了屏蔽布線，有可能以與上述相同的方式精確估算串擾的影響和布線之間所產生的電容。
這里應當指出，傳統的屏蔽結構是這樣一種結構它要防止特定布線和同一布線層上其它布線之間的相互影響；或者是這樣一種結構它要防止用來做宏器件的最上層上許多非特定布線和最上層之上的一層上的布線之間的相互影響。相反地，本實施方案中的每種屏蔽結構是這樣的一種結構它要防止許多非特定布線受到黑盒子1中同一布線層上的布線的影響。
本實施方案中的各種屏蔽結構作為實施例給出，因此本發明完全不受這些結構的限制，可進行適當的改變。
根據本發明，即使存在物理布線圖不清楚的黑盒子，也有可能通過估算串擾的影響以及物理布線圖清楚的區域中的布線和屏蔽布線之間所產生的電容，對已標注布線精確估算串擾的影響和布線之間所產生的電容。因此，無需估算來自黑盒子中布線的串擾的影響和布線之間所產生的電容。因此，有可能精確獲得延遲值。
盡管關于完整清楚的公開的特定實施方案描述了本發明，所附的權利要求并不受此限制，而應理解為包括了對熟練于完全屬于此處所提出的基本教導的本領域技術人員來說，可能出現的所有修改和替換結構。
權利要求
1.半導體集成電路，包括要屏蔽的目標區域，處在半導體襯底某一主表面上；外接端，處在目標區域的邊界附近，用以在目標區域內側和外側之間傳送和接收信號；以及屏蔽布線，安排在目標區域的邊界上，同時避開外接端或從目標區域外側與外接端電相連的布線。
2.根據權利要求1的半導體集成電路，其中屏蔽布線與電源相連。
3.根據權利要求1的半導體集成電路，其中屏蔽布線通過接觸區與不同于屏蔽布線所在層的一個層上的布線或接線端電相連。
4.根據權利要求1的半導體集成電路，其中目標區域被一個屏蔽層所覆蓋，該屏蔽層處在目標區域之上的布線層上。
5.根據權利要求1的半導體集成電路，其中目標區域為一個宏器件，宏器件為通過分級布局給出的功能塊或分級塊。
6.半導體集成電路，包括要屏蔽的目標區域，處在半導體襯底某一主表面上；外接端，處在目標區域的邊界附近，用以在目標區域內側和外側之間傳送和接收信號；以及屏蔽布線，安排在目標區域邊界的內側上，同時避開外接端或從目標區域外側與外接端電相連的布線。
7.根據權利要求6的半導體集成電路，其中屏蔽布線與電源相連。
8.根據權利要求6的半導體集成電路，其中屏蔽布線通過接觸區與不同于屏蔽布線所在層的一個層上的布線或接線端電相連。
9.根據權利要求6的半導體集成電路，其中目標區域被一個屏蔽層所覆蓋，該屏蔽層處在目標區域之上的布線層上。
10.根據權利要求6的半導體集成電路，其中目標區域為一個宏器件，宏器件為通過分級布局給出的功能塊或分級塊。
11.半導體集成電路，包括要屏蔽的目標區域，處在半導體襯底某一主表面上；外接端，處在目標區域的邊界附近，用以在目標區域內側和外側之間傳送和接收信號；以及屏蔽布線，安排在目標區域邊界的外側上，同時避開外接端或從目標區域外側與外接端電相連的布線。
12.根據權利要求11的半導體集成電路，其中屏蔽布線與電源相連。
13.根據權利要求11的半導體集成電路，其中屏蔽布線通過接觸區與不同于屏蔽布線所在層的一個層上的布線或接線端電相連。
14.根據權利要求11的半導體集成電路，其中目標區域被一個屏蔽層所覆蓋，該屏蔽層處在目標區域之上的布線層上。
15.根據權利要求11的半導體集成電路，其中目標區域為一個宏器件，宏器件為通過分級布局給出的功能塊或分級塊。
16.半導體集成電路，包括要屏蔽的目標區域，處在半導體襯底某一主表面上；外接端，處在目標區域的邊界附近，用以在目標區域內側和外側之間傳送和接收信號；以及屏蔽布線，安排在目標區域邊界的內側和外側上，同時避開外接端或從目標區域外側與外接端電相連的布線。
17.根據權利要求16的半導體集成電路，其中屏蔽布線與電源相連。
18.根據權利要求16的半導體集成電路，其中屏蔽布線通過接觸區與不同于屏蔽布線所在層的一個層上的布線或接線端電相連。
19.根據權利要求16的半導體集成電路，其中目標區域被一個屏蔽層所覆蓋，該屏蔽層處在目標區域之上的布線層上。
20.根據權利要求16的半導體集成電路，其中目標區域為一個宏器件，宏器件為通過分級布局給出的功能塊或分級塊。
21.一種宏器件，處在半導體襯底某一主表面上，包括外接端，處在宏器件邊界附近，用以在宏器件內側和外側之間傳送和接收信號；以及屏蔽布線，安排在宏器件的邊界上，同時避開外接端或從宏器件外側與外接端電相連的布線。
22.根據權利要求21的宏器件，其中屏蔽布線與電源相連。
23.一種宏器件，處在半導體襯底某一主表面上，包括外接端，處在宏器件邊界附近，用以在宏器件內側和外側之間傳送和接收信號；以及屏蔽布線，安排在宏器件邊界的內側上，同時避開外接端或從宏器件外側與外接端電相連的布線。
24.根據權利要求23的宏器件，其中屏蔽布線與電源相連。
25.一種宏器件，處在半導體襯底某一主表面上，包括外接端，處在宏器件邊界附近，用以在宏器件內側和外側之間傳送和接收信號；以及屏蔽布線，安排在宏器件邊界的外側上，同時避開外接端或從宏器件外側與外接端電相連的布線。
26.根據權利要求25的宏器件，其中屏蔽布線與電源相連。
27.一種宏器件，處在半導體襯底某一主表面上，包括外接端，處在宏器件邊界附近，用以在宏器件內側和外側之間傳送和接收信號；以及屏蔽布線，安排在宏器件邊界的內側和外側上，同時避開外接端或從宏器件外側與外接端電相連的布線。
28.根據權利要求27的宏器件，其中屏蔽布線與電源相連。
29.設計半導體集成電路屏蔽結構的方法，包括下列步驟識別要屏蔽的目標區域，其中在此形成屏蔽布線；對已識別目標區域安排屏蔽布線；以及固定已安排的屏蔽布線的電位。
全文摘要
在看作黑盒子的宏器件要屏蔽的目標區域的邊界上、邊界內側、邊界外側，或邊界內側和外側給出屏蔽布線，以包圍目標區域。屏蔽布線與宏器件等的電源端或供電布線電相連，或通過接觸區與另一布線層上的供電布線電相連，從而固定屏蔽布線的電位。通過估算物理布線圖清楚的區域中的布線和屏蔽布線之間的串擾影響，并估算布線中間所產生的電容，獲得了精確的延遲值。
文檔編號H01L21/70GK1445837SQ0310730
公開日2003年10月1日 申請日期2003年3月19日 優先權日2002年3月19日
發明者江島崇, 田島正吾 申請人:富士通株式會社