專利名稱：一種介質濾波器的制作方法
技術領域：
本發明涉及一種介質濾波器，可用于構成數百MHz到數個GHz微波段的諧振回路。具體地講，本發明涉及一種介質濾波器，可以抑制生產中出現的差異和實現小型化以及提高產量。
為了實現介質濾波器的小型化，有必要減少諧振器(諧振電極)的尺寸。
通常，諧振電極的開口端形成電容。例如，如圖6和7所示，介質濾波器100具有介質基體104，其中多個介質層(S1到S9，見圖7)層疊在一起，進行燒結，然后形成一個整體。接著，在表面上形成接地電極102。介質濾波器100包括兩組諧振器(第一和第二諧振器106A，106B)，分別設置在介質基體104上。諧振器106A，106B分別包括兩個在層疊方向上疊在一起的諧振電極108A1，108A2和108B1，108B2。介質層沿層疊方向設置在各諧振電極之間。
另外，對于諧振電極108A1，108A2和108B1，108B2分別設置了三個內層接地電極112A1，112A2，112A3和112B1，112B2，112B3。諧振電極108A1，108A2和108B1，108B2的開口端設置在三個內層接地電極112A1，112A2，112A3和112B1，112B2，112B3之間。
換句話，諧振電極108A1，108A2和108B1，108B2的開口端和內層接地電極112A1，112A2，112A3和112B1，112B2，112B3之間形成電容，使濾波器頻帶的頻率降低和使尺寸變小。
為了進一步降低濾波器頻帶的頻率和減小尺寸，在圖8所示的介質濾波器100中，增加了諧振器106A，106B的諧振電極108A1，108A2，...，108An和108B1，108B2，...，108Bn的數量并沿介質層的疊層方向設置。內層接地電極112A1，112A2，...，112An和112B1，112B2，...112Bn分別設置在各諧振電極108A1，108A2，...，108An和108B1，108B2，...，108Bn的開口端之間。
然而，如果諧振電極108A1，108A2，...，108An和108B1，108B2，...，108Bn只是簡單地疊放，諧振電極108A1，108B1和108An，108Bn的短路端部接近設置在上下表面的接地電極102。其結果是空載值Q下降。
現在假定La表示在介質基體104的上下表面形成的接地電極102之間的距離；Lb表示多個諧振電極108A1，108A2，...，108An和108B1，108B2，...，108Bn中諧振電極108A1，108B1的短路端部到諧振電極108An，108Bn的短路端部之間的距離，諧振電極108A1，108B1最接近介質基體104上表面形成的接地電極102，諧振電極108An，108Bn最接近介質基體104下表面形成的接地電極102。根據這種假定，Lb/La和空載值Q之間的關系如圖9所示。
應當指出，空載值Q在Lb/La增加到0.15的范圍內傾向于增加，在Lb/La超過0.15的點大體上是下降的。
另外，如果諧振電極108A1，108A2，...，108An和108B1，108B2，...，108Bn只是簡單地疊放，還有必要再設置耦合-調整電極120(見圖6和7)所需的空間，以調整諧振器106A、106B之間的耦合程度；還要設置輸入電極122和輸出電極124(見圖6和7)所需的空間，以連接各諧振電極106A，106B和輸入及輸出端子。結果是，不可能實現介質濾波器100的小型化。
根據本發明，提出了一種介質濾波器，其包括介質基體和在所述介質基體表面形成的接地電極；所述介質基體由多個介質層疊加而成，一個或多個諧振器設置在所述介質基體上，內層接地電極設置在所述介質基體上；其中，所述諧振器具有一個或多個諧振電極，所述諧振電極的開口端部分是多層結構；所述諧振電極的開口端部分互相相對，使所述諧振電極的開口端部分和所述內層接地電極之間形成電容。
由于所述諧振器的一個或多個諧振電極的開口端部分是多層的，只有開口端部分在介質層的疊層方向上可以間隔開。因此，內層接地電極可以分別設置在諧振電極的各開口端之間。因此，可以有效地實現小型化和降低介質濾波器頻帶的頻率。另外，諧振電極的短路端部可以在與設置在上下表面的接地電極部分分開的位置處形成。
如上所述，根據本發明，可以實現介質濾波器頻帶的頻率降低，尺寸小型化和低損耗。
各諧振電極包括主諧振電極體，所述主諧振電極體具有短路端部；其中，在與所述主諧振電極體不同的平面上形成的所述開口端部分通過通孔與所述主諧振電極體連接。
最好能夠滿足Lo＜Lc，其中Lo表示諧振電極的開口端部分到在介質基體的上下表面形成的接地電極的最短距離；Lc表示所述主諧振電極體的短路端部到介質基體的上下表面形成的接地電極之間的最短距離。
各內層接地電極分別大于諧振電極的各開口端部分，所以所述諧振電極的各所述開口端部分被內層接地電極覆蓋。
在這樣的設置中，最好內層接地電極具有沒有電極的部分，以便與通孔絕緣。另外，這樣設置，即使在諧振電極的開口端和內層接地電極之間出現任何的位置偏差或差異，都不會出現特性波動，不然疊層偏差或差異都可能造成特性波動，這是因為諧振電極和內層接地電極之間的相對面積(諧振電極的開口端和內層接地電極之間形成電容的區域)沒有發生變化。這導致了產量的提高和減少了生產介質濾波器的步驟。
從下面參考附圖所作的介紹，對本發明的上述和其他的目的、特征和優點可有更清楚的了解。其中本發明的優選實施例通過說明性示例進行顯示。
如
圖1所示，根據第一實施例的介質濾波器10A具有介質基體14，其包括多個介質層(S1到S11，見圖3)，其疊加到一起，進行燒結，形成一個整體。接地電極12在介質層表面形成。介質濾波器10A包括兩組設置在介質基體14上的諧振器(第一和第二諧振器16A，16B)。諧振器16A，16B各包括三個主諧振電極體18A，20A，22A和18B，20B，22B，諧振電極體按順序疊放到一起。介質層沿疊加方向位于各主諧振電極體之間。
當各諧振器16A，16B是四分之一波長諧振器時，接地電極12在介質基體14的側表面上形成，主諧振電極體18A，20A，22A和18B，20B，22B面對該側表面。故主諧振電極體18A，20A，22A和18B，20B，22B的端部與接地電極12短路。
輸入端子24在介質基體14的一側表面上形成，輸出端子26在另一側表面上形成，絕緣區(介質基體14在這部分是暴露的)28，30分別設置在輸入端子24和接地電極之間12，輸出端子26和接地電極12之間。
第一和第二諧振器16A，16B各自具有疊層的開口端，其中包含有7個開口端。在開口端中的4個用作諧振電極40A，42A，44A，46A和40B，42B，44B，46B。諧振電極40A，42A，44A，46A和40B，42B，44B，46B在與主諧振電極體18A，20A，22A和18B，20B，22B不同的平面上形成。因此，在下面的介紹中，第一和第二諧振器16A，16B的開口端上的4個諧振電極40A，42A，44A，46A和40B，42B，44B，46B很自然地稱作‘開口端電極’。
另外，在第一實施例中，第一內層接地電極48A，48B在第一開口端電極40A，40B和第二開口端電極42A，42B之間形成。第二內層接地電極50A，50B在與第二主諧振電極體20A，20B相同的平面上形成。第三內層接地電極52A，52B在第三開口端電極44A，44B和第四開口端電極46A，46B之間形成。
在這種結構設置中，各諧振器16A，16B的開口端通過第一到第三內層接地電極48A，50A，52A和48B，50B，52B電容耦合到接地電極12。因此，可縮短諧振器16A，16B的電極長度。
介質濾波器10A的設置將通過圖3進行特別的說明，首先，介質基體14通過連續疊放第一到第十一介質層S1到S11形成。第一到第十一介質層S1到S11各由一層或多層組成。
兩個第一開口端電極40A，40B在第二介質層S2的第一主表面上形成。兩個第一內層接地電極48A，48B在第三介質層S3的第一主表面上形成。兩個第二開口端電極42A，42B和一個用于調整第一和第二諧振器16A和16B之間耦合程度的耦合-調整電極60在第四介質層S4的第一主表面上形成。
兩個第一層主諧振電極體18A，18B在第五介質層S5的第一主表面上形成。兩個第二層主諧振電極體20A，20B和第二內層接地電極50A，50B在第六介質層S6的第一主表面上形成。兩個第三層主諧振電極體22A，22B在第七介質層S7的第一主表面上形成。
此外，在第八介質層S8的第一主表面上形成兩個第三開口端電極44A，44B、通過電容耦合第一諧振器16A和輸入端子24(見圖1)的輸入電極62、和通過電容耦合第二諧振器16B和輸出端子26(見圖1)的輸出電極64。兩個第三內層接地電極52A，52B在第九介質層S9的第一主平面上形成。兩個第四開口端電極46A，46B在第十介質層S10的第一主平面上形成。
第一開口端電極40A、第二開口端電極42A、第一層主諧振電極體18A、第二層主諧振電極體20A、第三層主諧振電極體22A、第三開口端電極44A、和第四開口端電極46A通過輸入側的第一通孔70A互相電連接。第一開口端電極40B、第二開口端電極42B、第一層主諧振電極體18B、第二層主諧振電極體20B、第三層主諧振電極體22B、第三開口端電極44B、和第四開口端電極46B通過輸出側的第二通孔70B互相電連接。
如圖2所示，假定Lo1表示第一開口端電極40A，40B到介質基體14上表面形成的接地電極12的距離，Lo2表示第四開口端電極46A，46B到介質基體14下表面形成的接地電極12的距離，Lc1表示第一層主諧振電極體18A，18B的短路端部到介質基體14上表面形成的接地電極12的距離，Lc2表示第三層主諧振電極體22A，22B的短路端部到介質基體14下表面形成的接地電極12的距離。根據這個假定，應滿足Lo1＜Lc1，Lo2＜Lc2。
另外，假定La表示在介質基體14上和下表面形成的接地電極12之間的距離，Lb表示第一層主諧振電極體18A，18B的短路端部到第三層主諧振電極體22A，22B的短路端部之間的距離。根據這個假定，應滿足0.03＜Lb/La＜0.5。
如上所述，在濾波器10A中，第一和第二諧振器16A，16B的開口端部分是多層結構，因此，只有開口端之間在介質層的疊層方向上可以留出間距。因此，內層接地電極48A，50A，52A和48B，50B，52B可以設置在開口端電極之間。可以有效地實現濾波器10A頻帶的頻率降低和濾波器10A的小型化。
另外，主諧振電極體18A，20A，22A和18B，20B，22B的短路端部可與上下表面的接地電極12分開。因此，空載值Q可以幾乎不減少。
特別地，根據在介質基體的上下表面形成的接地電極12部分之間距離La與第一層主諧振電極體18A，18B的短路端部和第三層主諧振電極體22A，22B的短路端部之間距離Lb的比Lb/La的關系，還可以設定空載值Q為最高的點，如圖9所示。比值Lb/La希望處于0.03＜Lb/La＜0.5的范圍，更希望比值Lb/La處于0.05＜Lb/La＜0.45，最希望其處于0.05＜Lb/La＜0.35的范圍。尤其是，當比值Lb/La處于0.05＜Lb/La＜0.45的范圍，可以得到具有低損耗的濾波器10A。
因此，在第一實施例中，濾波器10A可以實現頻帶的頻率降低，小型化和低損耗。
接下來，根據第二實施例的介質濾波器10B將參考圖4和圖5進行說明。
如圖4和5所示，濾波器10B通過與上面介紹的濾波器10A相同的方式構建。然而，濾波器10B在下面的幾點上與濾波器10A不同。所有的內層接地電極48A，50A，52A和48B，50B，52B在與主諧振電極體18A，20A，22A和18B，20B，22B不同的平面上形成。各個內層接地電極48A，50A，52A，54A和48B，50B，52B，54B大于開口端電極40A，42A，44A，46A和40B，42B，44B，46B。開口端電極40A，42A，44A，46A和40B，42B，44B，46B被內層接地電極48A，50A，52A，54A和48B，50B，52B，54B覆蓋。內層接地電極48A，50A，52A，54A和48B，50B，52B，54B具有無電極部分80A，82A，84A，86A和80B，82B，84B，86B，以便與通孔70A，70B絕緣。
將通過參考圖5對濾波器10B進行特殊地說明。首先，通過連續地疊放第一到第十三介質層S1到S13形成介質基體14。第一到第十三介質層S1到S13各由一層或多層組成。
兩個第一開口端電極40A，40B在第二介質層S2的第一主表面上形成。兩個第一內層接地電極48A，48B在第三介質層S3的第一主表面上形成。兩個第二開口端電極42A，42B在第四介質層S4的第一主表面上形成。兩個第二內層接地電極50A，50B和耦合-調整電極60在第五介質層S5的第一主表面上形成。
兩個第一層主諧振電極體18A，18B在第六介質層S6的第一主表面上形成。兩個第二層主諧振電極體20A，20B在第七介質層S7的第一主表面上形成。兩個第三層主諧振電極體22A，22B在第八介質層S8的第一主表面上形成。
兩個第三內層接地電極52A，52B、輸入電極62、和輸出電極64在第九介質層S9的第一主表面上形成。兩個第三開口端電極44A，44B在第十介質層S10的第一主表面上形成。兩個第四內層接地電極54A，54B在第十一介質層S11的第一主表面上形成。兩個第四開口端電極46A，46B在第十二介質層S12的第一主表面上形成。
在輸入側形成的第一到第四內層接地電極48A，50A，52A，54A覆蓋第一到第四開口端電極40A，42A，44A，46A，并具有無電極部分80A，82A，84A，86A，以便分別與第一通孔70A絕緣。在輸出側形成的第一到第四內層接地電極48B，50B，52B，54B覆蓋第一到第四開口端電極40B，42B，44B，46B，并具有無電極部分80B，82B，84B，86B，以便分別與第二通孔70B絕緣。
在濾波器10B，也可以實現頻帶的頻率的降低，小型化和低損耗。特別地，各個內層接地電極48A，50A，52A，54A和48B，50B，52B，54B的面積大于開口端電極40A，42A，44A，46A和40B，42B，44B，46B的面積。開口端電極40A，42A，44A，46A和40B，42B，44B，46B被內層接地電極48A，50A，52A，54A和48B，50B，52B，54B覆蓋。因此，即使開口端電極40A，42A，44A，46A，40B，42B，44B，46B和內層接地電極48A，50A，52A，54A，48B，50B，52B，54B之間出現位置偏差或差異，內層接地電極48A，50A，52A，54A，48B，50B，52B，54B和開口端電極40A，42A，44A，46A，40B，42B，44B，46B之間的相對面積沒有變化。相對面積定義為當一個開口端電極40A，42A，44A，46A，40B，42B，44B，46B垂直投影到一個內層接地電極48A，50A，52A，54A，48B，50B，52B，54B上所得到的面積。因此，任何疊放偏差或差異都不會造成特性變化。這導致了產量的提高和減少了生產濾波器10B的步驟數目。
在上面介紹的實施例中，本發明應用于各具有兩個諧振器16A，16B的濾波器10A，10B。在另外的方案中，本發明也可以應用于有三個或更多諧振器的濾波器。
在上面介紹的實施例中，各諧振器16A，16B分別包括三層主諧振電極體18A，20A，22A和18B，20B，22B。在可替換的方案中，濾波器可以由一層、二層、四層或更多層諧振電極組成。
在上面介紹的實施例中，分別為諧振器16A，16B設置了四個開口端電極40A，42A，44A，46A和40B，42B，44B，46B。但是，也可以由二個、三個、五個或更多開口端電極形成。
當然，根據本發明的介質濾波器并不限于上面所介紹的實施例，在不脫離本發明的基本特征或主要精神的情況下，可以通過其他的方式來實現。
權利要求
1.一種介質濾波器，其包括介質基體(14)和在所述介質基體(14)表面上形成的接地電極(12)；所述介質基體(14)由多個介質層疊加而成，一個或多個諧振器(16A，16B)設置在所述介質基體(14)上，內層接地電極(48A，50A，52A，48B，50B，52B)設置在所述介質基體(14)上；其中，所述諧振器(16A，16B)具有一個或多個諧振電極，所述諧振電極的開口端部分(40A，42A，44A，46A，40B，42B，44B，46B)是多層結構；和所述諧振電極的開口端部分(40A，42A，44A，46A，40B，42B，44B，46B)互相相對，使所述諧振電極的開口端部分(40A，42A，44A，46A，40B，42B，44B，46B)和所述內層接地電極(48A，50A，52A，48B，50B，52B)之間形成電容。
2.根據權利要求1所述的介質濾波器，其特征在于，各所述諧振電極包括主諧振電極體(18A，20A，22A，18B，20B，22B)，所述主諧振電極體(18A，20A，22A，18B，20B，22B)具有短路端部；其中，在與所述主諧振電極體(18A，20A，22A，18B，20B，22B)不同的平面上形成的所述開口端部分(40A，42A，44A，46A，40B，42B，44B，46B)通過通孔(70A，70B)與所述主諧振電極體(18A，20A，22A，18B，20B，22B)連接。
3.根據權利要求2所述的介質濾波器，其特征在于，應滿足Lo＜Lc，其中Lo表示所述諧振電極的所述開口端部分(40A，42A，44A，46A，40B，42B，44B，46B)到所述介質基體(14)的上下表面形成的所述接地電極(12)的最短距離；Lc表示所述主諧振電極體(18A，20A，22A，18B，20B，22B)的所述短路端部到所述介質基體(14)的所述上下表面形成的所述接地電極(12)的最短距離。
4.根據權利要求2所述的介質濾波器，其特征在于，各所述內層接地電極(48A，50A，52A，48B，50B，52B)分別大于所述諧振電極的各所述開口端部分(40A，42A，44A，46A，40B，42B，44B，46B)，所以所述諧振電極的各所述開口端部分(40A，42A，44A，46A，40B，42B，44B，46B)被所述內層接地電極(48A，50A，52A，48B，50B，52B)覆蓋。
5.根據權利要求4所述的介質濾波器，其特征在于，所述諧振電極的各所述開口端部分(40A，42A，44A，46A，40B，42B，44B，46B)通過所述通孔(70A，70B)連接到所述主諧振電極體(18A，20A，22A，18B，20B，22B)，所述內層接地電極(48A，50A，52A，48B，50B，52B)具有沒有電極部分(80A，82A，84A，86A，80B，82B，84B，86B)，以與所述通孔(70A，70B)絕緣。
全文摘要
一種介質濾波器，其包括第一和第二諧振器(16A，16B)，各諧振器具有由7個開口端部形成的多層開口端部。在與主諧振電極體(18A，20A，22A，18B，20B，22B)不同的平面，四個開口端部形成開口端電極(40A，42A，44A，46A，40B，42B，44B，46B)。介質濾波器還包括各自在第一開口端電極(40A，40B)和第二開口端電極(42A，42B)之間形成的第一內層接地電極(48A，48B)，各自在與第二層主諧振電極體(20A，20B)相同平面上形成的第二內層接地電極(50A，50B)，和各自在第三開口端電極(44A，44B)和第四開口端電極(46A，46B)之間形成的第三內層接地電極(52A，52B)。
文檔編號H01P1/20GK1434540SQ03102959
公開日2003年8月6日 申請日期2003年1月21日 優先權日2002年1月21日
發明者阪太伸, 水谷靖彥, 平井隆已 申請人:日本礙子株式會社, 雙信電機株式會社