專利名稱：用于生產cmos器件的方法
相關申請本申請與申請No.10/062,319和申請No.10/062,336有關，申請No.10/062,319為2002年1月31日提交的形成具有高鍺含量的松弛SiGe層的方法，申請No.10/062,336為2002年1月31日提交的形成具有溝槽結構厚松弛SiGe層的方法。
在增強遷移率的金屬氧化物半導體場效應晶體管(MOSFET)器件應用中，已經將厚應變松弛Si1-xGex緩沖層用作薄應變硅層的實際上的襯基底，以便增加nMOS器件的載流子遷移率，如下面文獻所報告的一樣，即Welser et al.，Strain dependence of the performance enhancement instrained-Si n-MOSFETs(Welser等人，應變Si n-MOSFET性能增強的應變依賴性)，IEDM Conference Proceedings，P.373(1994)；Rim et al.，Enhanced hole mobilities in surface-channel strained-Si p-MOSFETs(Rim等人，增強表面溝道應變Si p-MOSFET的空穴遷移率)，IEDM ConferenceProceedings，P.517(1995)；及Nayak et al.，High-mobility Strained-SiPMOSFETs(Nayak等人，高遷移率應變Si PMOSFET)，IEEE Transactionson Electron Devices，Vol.43，1709(1996)。
文獻，Hck et al.，High hole mobility in Si0.17Ge0.83channel metal-oxide-semiconductor field-effect transistors grown by plasma-enhanced chemicalvapor deposition(Hck等人，由等離子增強化學蒸發淀積形成的Si0.17Ge0.83溝道金屬氧化物半導體的場效應晶體管的高空穴遷移率)，Applied Physicsletters，76，3920，2000，報告了在應變釋放SiGe緩沖層上p-MOSFET的制造。
文獻，H.Trinkaus et al，Strain relaxation mechanism for hydrogen-implanted Si1-xGex/Si(100)heterostructures(H.Trinkaus等人，注入氫的Si1-xGex/Si(100)異質結構的應變松弛機理)，Appl.Phys.Lett.，76，3552，2000，報告了利用氫離子注入增加SiGe層的應變松弛程度并且降低穿線錯位。然而，只是報告了在2000和2500之間的SiGe層的應變松弛。這種厚度的SiGe層的應變松弛對商業化的應用是不夠的。同樣，在應變釋放SiGe層上的CMOS器件的其它報告也沒有提供商業上可行的技術。
本發明的另一個目的是利用淺溝槽隔離(STI)制造CMOS Si1-xGex器件，該器件的硅鍺SiGe有源邊(active edge)沒有槽口。
一種用于形成CMOS器件的方法，包括制備硅基底，所述方法包括在硅基底上形成多個器件區；在硅基底上外延附生地形成應變硅鍺SiGe層，其中應變硅鍺SiGe層具有在約20％至40％之間的鍺含量；外延附生地在應變硅鍺SiGe層上形成硅保護層；淀積柵氧化層；淀積第一多晶硅層；以約1×1016cm-2至4×1016cm-2的劑量，以這樣的能量級，即適當地調節到具有深于硅鍺SiGe硅界面約2nm至100nm之間的投射深度(projected depth)，將氫離子注入到在硅鍺SiGe層之下的深度。為了使SiGe層具有約300nm的厚度，氫離子能量級在約40KeV至80KeV之間。本發明的方法還包括通過淺溝槽隔離形成溝槽，所述溝槽延伸到硅基底中；在約700℃至900°之間的溫度將該結構退火約5分至60分之間，以便松弛應變硅鍺SiGe層；淀積氧化物層和第二多晶硅層，由此填滿溝槽；將該結構平面化到位于溝槽中的第二多晶硅層的部分的水平面的頂部；及完成CMOS器件。
根據本發明的一個方面，提供一種用于生產CMOS器件的方法，包括在硅基底上形成多個器件區；在硅基底上外延附生地形成應變硅鍺SiGe層，應變硅鍺SiGe層具有在約20％至40％之間的鍺含量；外延附生地在應變硅鍺SiGe層上形成硅保護層；在硅保護層上形成柵氧化層；在柵氧化層上淀積第一多晶硅層；將H+離子注入到在應變硅鍺SiGe層和硅基底的界面之下的深度；通過淺溝槽隔離(STI)形成溝槽，所述溝槽延伸到硅基底中；在約700℃至900°之間的溫度將通過形成溝槽的步驟獲得的結構退火約5分至60分之間，以便松弛(relax)應變硅鍺SiGe層；在所述結構上淀積氧化物層和第二多晶硅層，由此填滿溝槽；將在上述步驟之后獲得的結構平面化到位于溝槽中的第二多晶硅層的部分的水平面的頂部；及完成CMOS器件。
在本發明的一個實施例中，N型阱和P型阱形成在硅基底上的每一個器件區中。
在本發明的另一個實施例中，通過以約2×1013cm-2至5×1014cm-2的劑量，在40KeV至200KeV的能級注入磷離子，形成N型阱，并且以約2×1013cm-2至5×1014cm-2的劑量，在20KeV至80KeV的能級注入硼離子，形成P型阱。
在本發明的又一個實施例中，在形成應變硅鍺SiGe層的步驟中，應變SiGe層淀積到約2500至4000之間的厚度。
在本發明的又一個實施例中，在形成保護硅層的步驟中，保護硅層形成到約50至300之間的厚度。
在本發明的又一個實施例中，所述形成溝槽是單步蝕刻。
在本發明的又一個實施例中，所述形成溝槽是雙步蝕刻，所述雙步蝕刻包括如下步驟首先蝕刻第一多晶硅層，然后將被蝕刻的部分蝕刻到硅基底中。
在本發明的又一個實施例中，在注入H+離子的步驟中，H+離子注入到在應變SiGe層和硅基底的界面之下約2nm至100nm之間的投射深度。
在本發明的一個實施例中，在注入H+離子的步驟中，H+離子以約1×1016cm-2至4×1016cm-2之間的劑量，并且以在約40KeV至80KeV之間的能量注入。
根據本發明的另一方面，提供一種用于生產CMOS器件的方法，包括制備在其上形成多個器件區的硅基底；在硅基底上外延附生地形成應變硅鍺SiGe層，應變硅鍺SiGe層具有在約20％和40％之間的鍺含量和約2500至4000之間的厚度，并且應變SiGe層與硅基底形成界面；外延附生地在應變硅鍺SiGe層上形成硅保護層；在硅保護層上形成柵氧化層；在柵氧化層上淀積第一多晶硅層，到約1000至3000之間的厚度；將H+離子注入到在應變硅鍺SiGe層和硅基底的界面之下的深度；通過淺溝槽隔離STI形成溝槽，所述溝槽延伸到硅基底中；在約700℃至900°之間的溫度將在上述步驟之后獲得的結構退火約5分至60分之間，其中所述退火還提供溝槽側壁的襯里氧化；在上述步驟之后獲得的結構上淀積氧化物層和第二多晶硅層，由此填滿溝槽；將在上述步驟之后獲得的結構平面化到位于溝槽中的第二多晶硅層的部分的水平面的頂部；及完成CMOS器件，其包括LDD，暈圈(halo)注入(也就是，用于提高短溝效應的離子注入)，柵隔離片形成，源/漏離子注入，層間絕緣淀積，觸點掩膜和蝕刻，以及電極的金屬化。
在本發明的一個實施例中，N型阱和P型阱形成在硅基底上的每一個器件區中。
在本發明的又一個實施例中，通過以約2×1013cm-2至5×1014cm-2的劑量，在40KeV至200KeV的能級注入磷離子，形成N型阱，并且以約2×1013cm-2至5×1014cm-2的劑量，在20KeV至80KeV的能級注入硼離子，形成P型阱。
在本發明的又一個實施例中，所述形成保護硅層包括將保護硅層形成到約50至300之間的厚度。
在本發明的又一個實施例中，在注入H+離子的步驟中，H+離子注入到在應變SiGe層和硅基底的界面之下約2nm至100nm之間的投射深度。
在本發明的又一個實施例中，在注入H+離子的步驟中，H+離子以約1×1016cm-2至4×1016cm-2之間的劑量，并且以在約40KeV至80KeV之間的能量注入。
在本發明的又一個實施例中，所述形成溝槽是單步蝕刻。
在本發明的又一個實施例中，所述形成溝槽是雙步蝕刻，所述雙步蝕刻包括如下步驟首先蝕刻第一多晶硅層，然后將被蝕刻的部分蝕刻到硅基底中。
根據本發明的又一方面，提供了一種用于生產CMOS器件的方法，包括制備在其上形成多個器件區的硅基底，N型阱和P型阱設置在每一個器件區中；在硅基底上外延附生地形成應變硅鍺SiGe層，其中應變硅鍺SiGe層具有在約20％和40％之間的鍺含量和約2500至4000之間的厚度；外延附生地在應變硅鍺SiGe層上形成硅保護層，到約50至300之間的厚度；在硅保護層上形成柵氧化層，到約10和60之間的厚度；在柵氧化層上淀積第一多晶硅層；以約1×1016cm-2至4×1016cm-2之間的劑量，并且以在約40KeV至80KeV之間的能量將H+離子注入到在應變SiGe層之下約2nm至100nm之間的深度；通過淺溝槽隔離STI形成溝槽，所述溝槽延伸到硅基底中；在約700℃至900°之間的溫度將在上述步驟之后獲得的結構退火約5分至60分之間；在上述步驟之后獲得的結構上淀積氧化物層和第二多晶硅層，由此填滿溝槽；將在上述步驟之后獲得的結構平面化到位于溝槽中的第二多晶硅層的部分的水平面的頂部；及完成CMOS器件。
在本發明的一個實施例中，通過以約2×1013cm-2至5×1014cm-2的劑量，在40KeV至200KeV的能級注入磷離子，形成N型阱，并且以約2×1013cm-2至5×1014cm-2的劑量，在20KeV至80KeV的能級注入硼離子，形成P型阱。
在本發明的一另個實施例中，所述形成溝槽是單步蝕刻。
在本發明的一又個實施例中，所述形成溝槽是雙步蝕刻，所述雙步蝕刻包括如下步驟首先蝕刻第一多晶硅層，然后將被蝕刻的部分蝕刻到硅基底中。
提供本發明的該發明概要和目的以便迅速理解本發明的特性。通過下面結合附圖對優選實施例的詳細描述，可以獲得對本發明更深入的了解。
圖1-9描述了本發明的方法中的步驟。
離子注入步驟在這種層狀結構上進行。在優選實施例中，在該注入步驟，磷離子以約2×1013cm-2至5×1014cm-2的劑量，以在約40KeV至200KeV之間的能級注入，形成N型阱12，并且硼離子以約2×1013cm-2至5×1014cm-2的劑量，以在約20KeV至80KeV之間的能級注入，形成P型阱14。
如圖2所示，一層柵氧化層20由CVD在圖1所示的層狀結構上形成，厚度在約10和60之間，并且第一層多晶硅22由CVD在柵氧化層20上形成，厚度在約1000至3000之間。
如圖3所示，氫離子以高劑量，數量級為1×1016cm-2至4×1016cm-2，注入圖2所示的層狀結構中。氫離子以這樣的能量級注入，即該能量級被適當地調節到具有深于外延附生的應變SiGe層16和硅基底10的界面約2nm至100nm之間的投射深度(projected depth)，該深度稍稍深于應變Si1-xGex層16的下部邊緣的投射深度，如虛線24所示。為了使SiGe層16具有約300nm的厚度，氫離子能量級在約40KeV至80KeV之間。
圖4描述了淺溝槽隔離(STI)蝕刻，它形成溝槽26，并且它可以是單步蝕刻(single step etch)或雙步蝕刻(two step etch)。溝槽26的深度為約3000和5000之間，該深度足以使溝槽通過SiGe層延伸到N型阱和P型阱14中。在雙步蝕刻的情形，多晶硅層首先被蝕刻，然后通過蝕刻形成硅STI溝槽。SiGe層通過在約700℃至900°之間的溫度退火約5分至60分之間而被松弛。溝槽側壁襯里(linear)被氧化，優選通過迅速熱氧化，該步驟可以與SiGe松弛退火同時進行。
如圖5所示，STI溝槽26由CVD充滿氧化物28，以便形成氧化物層28。然后，由CVD第二多晶硅層30被淀積在氧化物層28上，并且氧化物層32被淀積在第二多晶硅層30上并且被平面化(planarized)。
然后，如圖6所示，執行二階段化學機械拋光(CMP)步驟。在該化學機械拋光步驟中，低選擇性覆蓋層(low selectivity blanket)CMP用在STI溝槽26中的氧化物層32上，并且高選擇性覆蓋層(high selectivityblanket)CMP用在溝槽26中的氧化物層28和第二多晶硅層30上，停止在溝槽26中的第二多晶硅層30的平面的頂部。第二多晶硅層30保持在溝槽26中，以便與第一多晶硅層22具有同樣的高度，從而，層狀結構整個平面化到第二多晶硅層30的水平面的頂部。
參見圖7，第三多晶硅層34淀積，形成層狀結構。第三多晶硅層34被掩模處理，并且第三多晶硅層34淀積在其上的層狀結構被蝕刻到覆蓋硅層18的水平面，以便在溝槽26中的氧化物層28，及在氧化物層28的兩側的層狀結構，包括柵氧化層20，第一多晶硅層22，及第三多晶硅層34，剩余，如圖8所示。然后，進行標準的CMOS器件制造技術，包括LDD，用于提高短溝效應(short channel effect)而執行的暈圈離子注入(Halo ion implantation)，柵隔離片(gate spacer)形成，源/漏離子(source/drain ion)注入，等。通過層間絕緣(ILD)淀積36，(在優選實施例中，淀積36是氧化物層)，觸點掩模(contact masking)和蝕刻，以及使電極38，40，42，44，46和48金屬化(metalization)，器件最后完成，如圖9所示。
本發明方法的STI工藝比傳統的現有技術的STI技術具有極大的優點。柵氧化層在STI溝槽被蝕刻到表面中之前形成，該表面提供了形成STI溝槽的平面。STI側壁氧化物的形成稍稍使在STI溝槽的邊緣的柵氧化層變厚。傳統的STI工藝在STI活性邊生產槽口，由于硅覆蓋層非常薄，因此槽口將切入SiGe層，這將導致柵氧化層形成到位于有源器件區域邊緣的SiGe層中。本發明的STI方法不產生這種槽口，由此提供了比現有技術，即傳統的STI工藝更好的柵氧化層可靠性。
由此，披露了在STI形成之后將Si1-xGexCMOS與Si1-xGex松弛(relaxation)集成的工藝方法。可以理解，在權利要求所限定的的范圍內可以做出進一步的改變和修改。
權利要求
1.一種用于生產CMOS器件的方法，包括在硅基底上形成多個器件區；在硅基底上外延附生地形成應變硅鍺SiGe層，其中應變硅鍺SiGe層具有在約20％至40％之間的鍺含量；外延附生地在應變硅鍺SiGe層上形成硅保護層；在硅保護層上形成柵氧化層；在柵氧化層上淀積第一多晶硅層；將H+離子注入到在應變硅鍺SiGe層和硅基底的界面之下的深度；通過淺溝槽隔離(STI)形成溝槽，所述溝槽延伸到硅基底中；在約700℃至900°之間的溫度將通過形成溝槽的步驟獲得的結構退火約5分至60分之間，以便松弛應變硅鍺SiGe層；在所述結構上淀積氧化物層和第二多晶硅層，由此填滿溝槽；將在上述步驟之后獲得的結構平面化到位于溝槽中的第二多晶硅層的部分的水平面的頂部；及完成CMOS器件。
2.根據權利要求1所述的方法，其中N型阱和P型阱形成在硅基底上的每一個器件區中。
3.根據權利要求2所述的方法，其中通過以約2×1013cm-2至5×1014cm-2的劑量，在40KeV至200KeV的能級注入磷離子，形成N型阱，并且以約2×1013cm-2至5×1014cm-2的劑量，在20KeV至80KeV的能級注入硼離子，形成P型阱。
4.根據權利要求1所述的方法，其中，在形成應變硅鍺SiGe層的步驟中，應變SiGe層淀積為約2500至4000之間的厚度。
5.根據權利要求1所述的方法，其中，在形成保護硅層的步驟中，保護硅層形成為約50至300之間的厚度。
6.根據權利要求1所述的方法，其中所述形成溝槽是單步蝕刻。
7.根據權利要求1所述的方法，其中所述形成溝槽是雙步蝕刻，所述雙步蝕刻包括如下步驟首先蝕刻第一多晶硅層，然后將被蝕刻的部分蝕刻到硅基底中。
8.根據權利要求1所述的方法，其中，在注入H+離子的步驟中，H+離子注入到應變SiGe層和硅基底的界面之下約2nm至100nm之間的投射深度。
9.根據權利要求8所述的方法，其中，在注入H+離子的步驟中，H+離子以約1×1016cm-2至4×1016cm-2之間的劑量，并且以在約40KeV至80KeV之間的能量注入。
10.一種用于生產CMOS器件的方法，包括制備在其上形成多個器件區的硅基底；在硅基底上外延附生地形成應變硅鍺SiGe層，其中應變硅鍺SiGe層具有在約20％和40％之間的鍺含量和約2500至4000之間的厚度，并且應變SiGe層與硅基底形成界面；外延附生地在應變硅鍺SiGe層上形成硅保護層；在硅保護層上形成柵氧化層；在柵氧化層上淀積第一多晶硅層，到約1000至3000之間的厚度；將H+離子注入到在應變硅鍺SiGe層和硅基底的界面之下的深度；通過淺溝槽隔離STI形成溝槽，所述溝槽延伸到硅基底中；在約700℃至900°之間的溫度將在上述步驟之后獲得的結構退火約5分至60分之間，其中所述退火還提供溝槽側壁的襯里氧化；在上述步驟之后獲得的結構上淀積氧化物層和第二多晶硅層，由此填滿溝槽；將在上述步驟之后獲得的結構平面化到位于溝槽中的第二多晶硅層的部分的水平面的頂部；及完成CMOS器件，其包括LDD，暈圈注入(也就是，用于提高短溝效應的離子注入)，柵隔離片形成，源/漏離子注入，層間絕緣淀積，觸點掩模和蝕刻，以及電極金屬化。
11.根據權利要求10所述的方法，其中N型阱和P型阱形成在硅基底上的每一個器件區中。
12.根據權利要求11所述的方法，其中通過以約2×1013cm-2至5×1014cm-2的劑量，在40KeV至200KeV的能級注入磷離子，形成N型阱，并且以約2×1013cm-2至5×1014cm-2的劑量，在20KeV至80KeV的能級注入硼離子，形成P型阱。
13.根據權利要求10所述的方法，其中所述形成保護硅層包括將保護硅層形成為約50至300之間的厚度。
14.根據權利要求10所述的方法，其中，在注入H+離子的步驟中，H+離子注入到應變SiGe層和硅基底的界面之下約2nm至100nm之間的投射深度。
15.根據權利要求14所述的方法，其中，在注入H+離子的步驟中，H+離子以約1×1016cm-2至4×1016cm-2之間的劑量，并且以在約40KeV至80KeV之間的能量注入。
16.根據權利要求10所述的方法，其中所述形成溝槽是單步蝕刻。
17.根據權利要求10所述的方法，其中所述形成溝槽是雙步蝕刻，所述雙步蝕刻包括如下步驟首先蝕刻第一多晶硅層，然后將被蝕刻的部分蝕刻到硅基底中。
18.一種用于生產CMOS器件的方法，包括制備在其上形成多個器件區的硅基底，N型阱和P型阱設置在每一個器件區中；在硅基底上外延附生地形成應變硅鍺SiGe層，其中應變硅鍺SiGe層具有在約20％和40％之間的鍺含量和約2500至4000之間的厚度；外延附生地在應變硅鍺SiGe層上形成硅保護層，到約50至300之間的厚度；在硅保護層上形成柵氧化層，其厚度在約10和60之間；在柵氧化層上淀積第一多晶硅層；以約1×1016cm-2至4×1016cm-2之間的劑量，并且以在約40KeV至80KeV之間的能量將H+離子注入到應變SiGe層之下約2nm至100nm的深度；通過淺溝槽隔離STI形成溝槽，所述溝槽延伸到硅基底中；在約700℃至900°之間的溫度將在上述步驟之后獲得的結構退火約5分至60分之間；在上述步驟之后獲得的結構上淀積氧化物層和第二多晶硅層，由此填滿溝槽；將在上述步驟之后獲得的結構平面化到位于溝槽中的第二多晶硅層的部分的水平面的頂部；及完成CMOS器件。
19.根據權利要求18所述的方法，其中通過以約2×1013cm-2至5×1014cm-2的劑量，在40KeV至200KeV的能級注入磷離子，形成N型阱，并且以約2×1013cm-2至5×1014cm-2的劑量，在20KeV至80KeV的能級注入硼離子，形成P型阱。
20.根據權利要求18所述的方法，其中所述形成溝槽是單步蝕刻。
21.根據權利要求18所述的方法，其中所述形成溝槽是雙步蝕刻，所述雙步蝕刻包括如下步驟首先蝕刻第一多晶硅層，然后將被蝕刻的部分蝕刻到硅基底中。
全文摘要
一種用于生產CMOS器件的方法，包括在硅基底上外延附生地形成應變硅鍺SiGe層，其中應變硅鍺SiGe層具有鍺含量；外延附生地在應變硅鍺SiGe層上形成硅保護層；在硅保護層上形成柵氧化層；在柵氧化層上淀積第一多晶硅層；將H
文檔編號H01L27/085GK1437250SQ0310293
公開日2003年8月20日 申請日期2003年1月24日 優先權日2002年2月7日
發明者許勝藤, 李宗霑, 馬哲申, 道格拉斯·詹姆斯·特威特 申請人:夏普株式會社