專利名稱：半導(dǎo)體芯片封裝結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種半導(dǎo)體芯片封裝結(jié)構(gòu)及其制造方法，特別是關(guān)于一種配合新一代芯片焊接間距縮小化的趨勢，以成批方式(BatchType)在同一片載具上制作出多個(gè)高密度封裝件的半導(dǎo)體芯片封裝結(jié)構(gòu)及其制造方法。
背景技術(shù)：
球柵陣列式(Ball Grid Array，BGA)半導(dǎo)體封裝工序是一種較先進(jìn)的半導(dǎo)體封裝技術(shù)，其特點(diǎn)是在基板上粘接半導(dǎo)體芯片并施以焊線，使連接芯片與基板之間的導(dǎo)線形成電性連接關(guān)系。
隨著芯片集成化(Integration)程度的提高，導(dǎo)線布設(shè)數(shù)量激增，因此在有限的芯片面積下，只有縮減導(dǎo)線與導(dǎo)線之間的間隔距離(Pitch)，才可能容納、布設(shè)更多的導(dǎo)線；但是，縮小導(dǎo)線間距將使導(dǎo)線與導(dǎo)線之間靠得更近，在隨后的模壓工序中，常會(huì)因焊線偏移(Wire Sweeping)而導(dǎo)致短路(Short)，影響到制成品的品質(zhì)。
為改善高密度半導(dǎo)體芯片導(dǎo)線數(shù)量增加所造成的焊線間距變小的困擾，如圖1所示，美國專利第5,581,122號(hào)提出了一種在芯片11外圍與提供導(dǎo)線110焊接的焊線墊102(Fingers)之間基板10表面上，增設(shè)接地環(huán)17(Ground Ring)以及電源環(huán)18(Power Ring)的半導(dǎo)體封裝件，此封裝結(jié)構(gòu)在芯片11周圍增設(shè)接地環(huán)17(電源環(huán)18)，并以焊線方式將形成在芯片11電路面上為數(shù)眾多的接地焊墊(電源焊墊)(未圖標(biāo))，電性連接至該接地環(huán)17(該電源環(huán)18)上，使接地線112、電源線111以及連接到基板10周圍焊線墊(未圖標(biāo))上的信號(hào)線110分布在不同的層次空間中，增加導(dǎo)線之間的間距，減少因?qū)Ь€偏移而發(fā)生短路的事情發(fā)生。
只是上述結(jié)構(gòu)雖能增加導(dǎo)線之間的間距，但在導(dǎo)線密度愈來愈高而芯片又漸趨微小化的趨勢下，芯片電路表面各電性接點(diǎn)的間距(BondPitch)已從60微米逐漸縮減到40微米，甚至新一代芯片更縮小到30微米，這樣在同一芯片下可以安置更多的輸入/輸出端(I/O Connection)，達(dá)到降低成本以及提升芯片功效的目標(biāo)；因此上述結(jié)構(gòu)已無法滿足新一代芯片高度集成化的需求。
再有，為配合芯片的焊墊間距不斷縮小(Fine Pitch)，基板上提供導(dǎo)線焊接的焊線墊間距(Bond Finger Pitch)也從150微米縮小至125微米，下一代基板的焊線墊間距更會(huì)縮小到100微米，以適應(yīng)焊墊間距縮小的市場主流。而上述結(jié)構(gòu)也無力解決因焊墊間距微小化引發(fā)的導(dǎo)線短路問題。
另一方面，若新一代芯片的電性接點(diǎn)間距縮小至30微米，以現(xiàn)有焊線機(jī)(Wire Bonder)進(jìn)行導(dǎo)線的焊接，會(huì)受限于機(jī)械精密度的極限而遭遇瓶頸；且基板焊線墊形成時(shí)又往往因?yàn)槲g刻技術(shù)的限制，使100微米以下的間距很難再有所突破。此外，當(dāng)電性接點(diǎn)的間距更加縮小以后，高密度布線更難控制導(dǎo)線之間靠近或傾倒等問題，使后續(xù)工序的實(shí)施更加困難。
為此采用覆晶技術(shù)(Flip-chip Technology)取代導(dǎo)線解決上述焊線問題。但是，使用覆晶技術(shù)必須在晶圓工序階段形成成本極高的焊塊；且作為承載芯片用的基板，為配合細(xì)小的焊塊間距(約100至200微米)，需用增層技術(shù)(Build-up)取代傳統(tǒng)基板工序，這樣會(huì)明顯提高基板的成本，無法為市場所接受(增層基板成本通常為傳統(tǒng)基板成本的五倍以上)。
發(fā)明內(nèi)容
為克服上述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的主要目的在于提供一種可突破傳統(tǒng)焊線機(jī)(Wire Bonder)限制，使芯片與基板之間毋須借由焊線電性連接，避免模壓制程導(dǎo)致焊線短路的半導(dǎo)體芯片封裝結(jié)構(gòu)及其制法。
本發(fā)明的另一目的在于提供一種毋須使用高成本的基板增層或焊塊形成技術(shù)，即可為電性接點(diǎn)間距縮減的新一代芯片提供電性連接的半導(dǎo)體芯片封裝結(jié)構(gòu)及其制法。
本發(fā)明的再一目的在于提供一種克服焊線極限，符合新一代芯片(如90納米以下的芯片)封裝的半導(dǎo)體芯片封裝結(jié)構(gòu)及其制法。
為達(dá)成上述目的，本發(fā)明的半導(dǎo)體芯片封裝結(jié)構(gòu)的制造方法包括下列步驟預(yù)制-一基板，該基板具有正面及背面，在該基板正面上預(yù)先定義出芯片接置區(qū)，并在該芯片接置區(qū)外的基板正面上形成多條焊線墊；在該芯片接置區(qū)上粘接至少一個(gè)芯片，該芯片具有電路面及非電路面，在該芯片的電路面上形成多個(gè)電性接點(diǎn)，且每一個(gè)電性接點(diǎn)各對應(yīng)一個(gè)焊線墊；布覆絕緣層至基板，以覆蓋該芯片電路面及基板正面，并外露出各電性接點(diǎn)及各焊線墊；在該絕緣層上形成金屬層，用以覆蓋并且連接該電性接點(diǎn)及焊線墊；圖案化該金屬層，以形成多條導(dǎo)電線路，使該導(dǎo)電線路的一端連接該電性接點(diǎn)，另一端連接該電性接點(diǎn)所對應(yīng)的焊線墊；形成絕緣層，用以覆蓋該電性接點(diǎn)、導(dǎo)電線路及焊線墊；以及植設(shè)多個(gè)焊球至該基板的背面，供該芯片與外界裝置電性連接。
本發(fā)明的半導(dǎo)體芯片封裝結(jié)構(gòu)包括一基板，其具有正面及背面，在該基板正面上預(yù)先定義出芯片接置區(qū)，且該芯片接置區(qū)外的基板正面上分布有多條焊線墊；至少一個(gè)芯片，粘置在該芯片接置區(qū)上，該芯片具有電路面及相對的非電路面，在該電路面上形成有多個(gè)電性接點(diǎn)，使每一個(gè)電性接點(diǎn)各與一個(gè)焊線墊相互對應(yīng)；絕緣層，是布覆到基板上，以覆蓋該芯片電路面及基板正面，并外露出各電性接點(diǎn)及各焊線墊；多條導(dǎo)電線路，形成在該絕緣層上，用以電性連接該電性接點(diǎn)及焊線墊；絕緣層，用以覆蓋該電性接點(diǎn)、導(dǎo)電線路及焊線墊；以及多個(gè)焊球，是植設(shè)在該基板背面，供該芯片電性連接至外界裝置。
本發(fā)明的半導(dǎo)體芯片封裝結(jié)構(gòu)及其制造方法，是在封裝階段形成多個(gè)電性連接芯片的電性接點(diǎn)及基板焊線墊的導(dǎo)電線路，取代導(dǎo)線用于芯片與基板形成電性導(dǎo)接關(guān)系，借此突破焊線機(jī)(Bonder)的機(jī)械極限，避免模壓時(shí)產(chǎn)生導(dǎo)線傾倒及短路等問題，從而解決新一代芯片(如90納米以下的芯片)尺寸及間距縮減所產(chǎn)生的導(dǎo)線焊接的困難；同時(shí)又無須采用高成本的焊塊形成工序(覆晶作業(yè))或增層技術(shù)，達(dá)到降低封裝成本的功效。
圖1是美國專利第5,581,122號(hào)案的半導(dǎo)體封裝件的上視示意圖；圖2是本發(fā)明的半導(dǎo)體芯片封裝結(jié)構(gòu)實(shí)施例1的剖面示意圖；圖3A至圖3E是圖2的半導(dǎo)體芯片封裝結(jié)構(gòu)的整體制作流程圖；圖4是本發(fā)明的半導(dǎo)體芯片封裝結(jié)構(gòu)的實(shí)施例2的剖面示意圖；圖5是本發(fā)明的半導(dǎo)體芯片封裝結(jié)構(gòu)的實(shí)施例3的剖面示意圖；圖6是本發(fā)明的半導(dǎo)體芯片封裝結(jié)構(gòu)實(shí)施例4的剖面示意圖。
具體實(shí)施例方式
以下配合圖2至圖6，詳細(xì)說明本發(fā)明的半導(dǎo)體芯片封裝結(jié)構(gòu)及制法的實(shí)施例。需注意的是，圖2至4均為簡化的示意圖式，僅以示意的方式說明本發(fā)明的基本構(gòu)想，附圖中僅顯示與本發(fā)明有關(guān)的組件，而不是按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的形態(tài)、數(shù)量及比例可以隨意變更，且其組件布局形態(tài)可能更為復(fù)雜。
實(shí)施例1如圖2所示，本發(fā)明的半導(dǎo)體芯片封裝結(jié)構(gòu)2包括基板20；粘接在該基板20上的半導(dǎo)體芯片21，該芯片21上形成有多個(gè)電性接點(diǎn)212，與形成在該基板20上的多條焊線墊202互相對應(yīng)；覆蓋在基板20上的絕緣絕緣層22，是外露出該電性接點(diǎn)212及焊線墊202；多條形成在該絕緣絕緣層22上的導(dǎo)電線路23，用來電性連接該電性接點(diǎn)212及焊線墊202；覆蓋該電性接點(diǎn)212、導(dǎo)電線路23及焊線墊202的絕緣層24；以及多個(gè)植設(shè)在該基板20底部的焊球25。
以下通過圖3A至圖3E，詳細(xì)說明上述半導(dǎo)體芯片封裝結(jié)構(gòu)的整體制作流程。
首先，請參閱圖3A。準(zhǔn)備基板20及至少一個(gè)半導(dǎo)體芯片21，該基板20一般是雙馬來酰亞胺·三嗪樹脂(Bismaleimide Triazine，BT)基板、FR-4基板或陶瓷基板等，其具有正面200及相對的背面201，該基板20正面200上預(yù)先定義出芯片接置區(qū)200a，以及位于該芯片接置區(qū)200a之外，供多條焊線墊202(Fingers)分布的焊線墊聚集區(qū)200b，各焊線墊202借由貫穿基板20的導(dǎo)電跡線203，連通到基板20背面201的焊球墊204(Ball Pads)，使芯片21的信號(hào)能夠通過該焊線墊202傳遞至基板20及焊球(未圖標(biāo))后，再傳遞到外界。
接著，如圖所示，先將晶圓的厚度研磨至3密耳(mil)以下，切割成多條單一的半導(dǎo)體芯片21后，借膠粘劑26(如銀膠)，將該芯片21粘接到芯片接置區(qū)200a上。該芯片21具有電路面210及非電路面211，在該電路面210上形成有多個(gè)電性接點(diǎn)212(Electric Contacts)，且每一個(gè)電性接點(diǎn)212皆與一個(gè)焊線墊202相互對應(yīng)。
其次，請參閱圖3B，在該基板20的正面200及芯片21上布覆絕緣層22，該絕緣層22可選由聚酰亞胺(Polyimide)或環(huán)氧樹脂(Epoxy)等材質(zhì)制成，借由印刷(Screen Printing)或旋轉(zhuǎn)涂布(Spin Coating)等方式，將絕緣材料布覆到基板20正面200以及芯片21電路面210上，并使該電性接點(diǎn)212及該焊線墊202外露，基板20的其它區(qū)域則被該絕緣層22遮覆。
接著，請參閱圖3C，利用濺鍍(Sputtering)或無電鍍鍍膜(ElectrolessPlating)等方式，在包含該焊線墊202及芯片21電性接點(diǎn)212等露出部的絕緣層22上，敷鍍一層如鈦、鎳釩化合物、鈦鎢化合物、鉻、鎳或銅等材料形成的薄層金屬層230，作為鍍層的接合層；之后在該薄層金屬層230上鍍設(shè)一層如鎳層、銅層或鎳合金、銅合金等金屬材質(zhì)的電路形成層231，使該芯片21電性接點(diǎn)212能借由兩金屬層230，231電性連接至基板20的焊線墊202上。
之后，請參閱圖3D。在該電鍍金屬層231以及基板20背面上分別涂布光阻層27(Photoresist Layer)，并用光罩28覆蓋以進(jìn)行曝光(Exposure)、顯影(Development)及蝕刻(Etching)等作業(yè)，借由圖案化(Pattern)該薄層金屬層230以及電路形成層231的技術(shù)，形成多條一端連接該芯片21電性接點(diǎn)212，另一端連接基板20焊線墊202的導(dǎo)電線路23，使每一個(gè)芯片21電性接點(diǎn)212均能通過導(dǎo)電線路23電性連接至相對應(yīng)的基板20的焊線墊202上，以取代傳統(tǒng)的焊線工序。
請參閱圖3E。在金屬層230，231圖案化完成后，以常用的濕式剝除法或干式剝除法，去除該電路形成層231及基板20的背面201上的光阻層(未圖標(biāo))，使該電性接點(diǎn)212敷設(shè)金屬層后，能夠借由該導(dǎo)電線路23電性連接到基板20焊線墊202上。
隨后請參閱圖2，利用模壓或涂布技術(shù)，將環(huán)氧樹脂(Epoxy)或聚酰亞胺(Polyimide)等絕緣材料覆蓋到基板20的正面200上，形成一個(gè)遮覆該電性接點(diǎn)212、導(dǎo)電線路23及焊線墊202的絕緣層24；并在基板20的背面201植設(shè)多個(gè)焊球25，形成一個(gè)具有連接該電性接點(diǎn)212、導(dǎo)電線路23、焊線墊202、導(dǎo)電跡線203以及焊球25的導(dǎo)電路徑的球柵陣列式半導(dǎo)體封裝件。
實(shí)施例2圖4是本發(fā)明的半導(dǎo)體芯片封裝結(jié)構(gòu)的實(shí)施例2，實(shí)施例2采用的工序及結(jié)構(gòu)大致與上述實(shí)施例1相同，不同之處在于，該基板30上預(yù)先定義供芯片31接置的區(qū)域上，也可開設(shè)一個(gè)面積大于該半導(dǎo)體芯片31的開口300a，在上片時(shí)，可借膠粘劑36將芯片31粘固到開口300a內(nèi)，借由該開口300a的收納進(jìn)一步縮減芯片31電路面310與基板30正面300之間的高度差，這樣一方面可縮減半導(dǎo)體封裝件的整體高度，另一方面也能提升絕緣層布覆操作的便利性。
實(shí)施例3圖5是本發(fā)明的半導(dǎo)體芯片封裝結(jié)構(gòu)的實(shí)施例3，該實(shí)施例3采用的工序及結(jié)構(gòu)與上述實(shí)施例1大致相同，其不同之處在于，該絕緣層44布覆完成后，在該絕緣層44上對應(yīng)于接地導(dǎo)線43(指用于接地的導(dǎo)電線路)的位置上形成多條外露開口440，使接置在絕緣層44上方的散熱件45，可借由該外露開口440電性連接至接地導(dǎo)線43，從而增加封裝件的散熱效率以及屏蔽電磁干擾的功效。
實(shí)施例4圖6是本發(fā)明的半導(dǎo)體芯片封裝結(jié)構(gòu)的實(shí)施例4，該實(shí)施例4采用的工序及結(jié)構(gòu)與上述實(shí)施例大致相同，不同之處在于，該絕緣層54布覆完成后，在該絕緣層54上對應(yīng)于該導(dǎo)電線路53的位置上形成多條外露開口540，供另一封裝件或芯片55堆棧、并且電性連接到上述實(shí)施例的封裝結(jié)構(gòu)上，從而形成一個(gè)高度積成化的多芯片模塊結(jié)構(gòu)(Multi-chip Module，MCM)。
綜上所述，利用上述線路布設(shè)技術(shù)，形成多條電性連接芯片的電性接點(diǎn)及基板焊線墊的導(dǎo)電線路，可解決新一代芯片(如90納米以下的芯片)因尺寸及間距縮減造成的焊線困難，突破焊線機(jī)的機(jī)械極限，免除了模壓時(shí)產(chǎn)生的導(dǎo)線傾倒、短路等問題；同時(shí)，用導(dǎo)電線路電性連接芯片及基板也無需采用高成本的焊塊形成技術(shù)或基板增層技術(shù)，比較符合市場的經(jīng)濟(jì)效益。
權(quán)利要求
1.一種半導(dǎo)體封裝結(jié)構(gòu)的制造方法，其特征在于，該半導(dǎo)體芯片封裝結(jié)構(gòu)的制造方法包括下列步驟制備基板，該基板具有正面及背面，在該基板正面上預(yù)先定義出芯片接置區(qū)，并在該芯片接置區(qū)外的基板正面上形成多條焊線墊；在該芯片接置區(qū)上粘接至少一個(gè)芯片，該芯片具有電路面及非電路面，在該芯片的電路面上形成多個(gè)電性接點(diǎn)，且每一個(gè)電性接點(diǎn)各對應(yīng)一個(gè)焊線墊；布覆絕緣層至基板，以覆蓋該芯片電路面及基板正面，并外露出各電性接點(diǎn)及各焊線墊；在該絕緣層上形成金屬層，用以覆蓋并且連接該電性接點(diǎn)及焊線墊；圖案化該金屬層，形成多條導(dǎo)電線路，使該導(dǎo)電線路的一端連接該電性接點(diǎn)，另一端連接該電性接點(diǎn)所對應(yīng)的焊線墊；形成絕緣層，用以覆蓋該電性接點(diǎn)、導(dǎo)電線路及焊線墊；以及植設(shè)多個(gè)焊球至該基板的背面，供該芯片與外界裝置電性連接。
2.如權(quán)利要求1所述的半導(dǎo)體芯片封裝結(jié)構(gòu)的制造方法，其特征在于，該金屬層包括薄層金屬層及電路形成層。
3.如權(quán)利要求2所述的半導(dǎo)體芯片封裝結(jié)構(gòu)的制造方法，其特征在于，該薄層金屬層是以濺鍍的方式形成在該絕緣層上。
4.如權(quán)利要求2所述的半導(dǎo)體芯片封裝結(jié)構(gòu)的制造方法，其特征在于，該薄層金屬層是以無電鍍鍍膜的方式形成在該絕緣層上。
5.一種半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，該半導(dǎo)體芯片封裝結(jié)構(gòu)包括基板，其具有正面及背面，在該基板正面上預(yù)先定義出芯片接置區(qū)，且該芯片接置區(qū)外的基板正面上分布有多條焊線墊；至少一個(gè)芯片，粘置在該芯片接置區(qū)上，該芯片具有電路面及相對的非電路面，在該電路面上形成有多個(gè)電性接點(diǎn)，使每一個(gè)電性接點(diǎn)各與一個(gè)焊線墊相互對應(yīng)；絕緣層，是布覆到基板上，以覆蓋該芯片電路面及基板正面，并外露出各電性接點(diǎn)及各焊線墊；多條導(dǎo)電線路，形成在該絕緣層上，用以電性連接該電性接點(diǎn)及焊線墊；絕緣層，用以覆蓋該電性接點(diǎn)、導(dǎo)電線路及焊線墊；以及多個(gè)焊球，是植設(shè)在該基板背面，供該芯片電性連接至外界裝置。
6.如權(quán)利要求5所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，該芯片接置區(qū)上形成有一個(gè)面積大于芯片且可供芯片收納的開孔。
7.如權(quán)利要求5所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，該絕緣層上對應(yīng)于該導(dǎo)電線路的位置上形成有多個(gè)外露開口。
8.如權(quán)利要求5或7所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，該導(dǎo)電線路是通過該絕緣層的開口與散熱件電性連接。
9.如權(quán)利要求5或7所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，該導(dǎo)電線路是通過該絕緣層開口與芯片電性連接。
10.如權(quán)利要求5或7所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，該導(dǎo)電線路是通過該絕緣層開口與半導(dǎo)體封裝件電性連接。
全文摘要
一種半導(dǎo)體芯片封裝結(jié)構(gòu)及其制造方法，是在基板上粘接芯片，并在該基板及芯片上布覆絕緣層，使基板焊線墊及芯片電性接點(diǎn)均外露出該絕緣層；之后在該絕緣層表面包括有該焊線墊及電性接點(diǎn)等外露部敷設(shè)金屬層，經(jīng)過圖案化形成多條電性連接芯片電性接點(diǎn)與基板焊線墊的導(dǎo)電線路，取代傳統(tǒng)的焊線技術(shù)，避免封裝工序中發(fā)生導(dǎo)線傾倒或短路等問題；同時(shí)，運(yùn)用線路布設(shè)技術(shù)的電性連接芯片及基板也能克服芯片尺寸及焊墊間距縮小造成的焊線限制，能符合新一代(如90納米以下)芯片的封裝要求。
文檔編號(hào)H01L21/48GK1521816SQ0310195
公開日2004年8月18日 申請日期2003年1月30日 優(yōu)先權(quán)日2003年1月30日
發(fā)明者普翰屏, 黃建屏 申請人:矽品精密工業(yè)股份有限公司