專利名稱：薄膜晶體管陣列及其驅動電路結構的制作方法
技術領域：
本發明涉及一種薄膜晶體管陣列及其驅動電路結構，且特別是一種以六道光罩制程即可完成的薄膜晶體管陣列及其驅動電路結構。
背景技術：
針對多媒體社會的急速進步，多半受惠于半導體元件或人機顯示裝置的飛躍進步。就顯示器而言，陰極射線管(Cathode Ray Tube，CRT)因具有優異的顯示品質與其經濟性，一直獨占近年來的顯示器市場。然而，對于個人在桌上操作多數終端機/顯示器裝置的環境，或是以環保的觀點切入，若以節省能源的潮流加以預測陰極射線管因空間利用以及能源消耗上仍存在很多問題，而對于輕、薄、短、小以及低消耗功率的需求無法有效提供解決的方法。因此，具有高畫質、空間利用效率佳、低消耗功率、無輻射等優越特性的薄膜晶體管液晶顯示器(TFT-LCD)已逐漸成為市場的主流。
我們所熟知的薄膜晶體管大致上可分為非晶矽薄膜晶體管與多晶矽薄膜晶體管兩種。低溫多晶矽(LTPS)技術有別于一般傳統的非晶矽(a-Si)技術，其電子遷移率可以達到200cm2/V-sec以上，因此可使薄膜晶體管的尺寸更小，具有增加顯示器的開口率(aperture ratio)、減少功率消耗等功能。此外，低溫多晶矽制程可以將部份驅動電路隨同薄膜晶體管制程一并制造于基板上，大幅提升液晶顯示面板的特性及可靠度，故制造成本大幅降低。
圖1(A)至圖1(H)繪示為已有薄膜晶體管陣列以及驅動電路制程的剖面圖。請參照圖1A，首先提供一基板100，并于基板100上形成一多晶矽層(polysilicon layer)，接著以第一道光罩制程(Mask 1)定義此多晶矽層，以使其形成多個多晶矽材質的島狀結構102a、102b、102c。
島狀結構102a是用以形成薄膜晶體管(TFT)，而島狀結構102b以及島狀結構102c是用以形成驅動電路，如互補金氧半導體(CMOS)。由于島狀結構102a是用以形成薄膜晶體管，故島狀結構102a通常是以陣列方式排列于基板100上，而島狀結構102b以及島狀結構102c則通常是配置于基板100的邊緣或其他區域。
接著請參照圖1(B)，于形成有島狀結構102a、102b、102c的基板100上依序形成一第一介電層104以及一導體層(圖中未繪)。接著再以第二道光罩制程(Mask 2)定義此導體層，以于島狀結構102a、102b、102c上分別形成閘極106a、106b、106c，并于基板100的適當位置上形成儲存電容器的下電極108。
接著請參照圖1(C)，以第三道光罩制程(Mask 3)決定N+摻雜區域110、112的位置，以于島狀結構102a中形成N+摻雜區域110，而于島狀結構102c中形成N+摻雜區域112。其中，島狀結構102a中的N+摻雜區域110是分布于閘極106a的兩側，而島狀結構102c中的N+摻雜區域112則是分布于閘極106c的兩側。
接著請參照圖1(D)，接著以第四道光罩制程(Mask 4)決定N-摻雜區域的位置，以于島狀結構102a中形成N-摻雜區域114，而于島狀結構102c中形成N-摻雜區域116。其中，島狀結構102a中的N-摻雜區域114是分布于閘極106a與N+摻雜區域110之間，而島狀結構102c中的N-摻雜區域116則是分布于閘極106c與N+摻雜區域112之間。
接著請參照圖1(E)，以第五道光罩制程(Mask 5)決定P+摻雜區域的位置，以于島狀結構102b中形成P+摻雜區域118。其中，島狀結構102b中的P+摻雜區域110是分布于閘極106b的兩側。
接著請參照圖1(F)，形成一第二介電層120覆蓋于基板100上，接著以第六道光罩制程(Mask 6)定義第一介電層104以及第二介電層120，以決定第一介電層104以及第二介電層120的圖案。
第一介電層104以及第二介電層120中具有開口122a、開口122b以及開口122c。其中，開口122a是將N+摻雜區域110暴露，開口122b是將P+摻雜區域118暴露，而開口122c則是將N+摻雜區域112暴露。
接著請參照圖1(G)，形成一導體層(圖中未繪)覆蓋于第二介電層120上，接著再以第七道光罩制程(mask 7)定義上述的導體層以形成源極/汲極124。其中，源極/汲極124是藉由開口122a、開口122b以及開口122c而分別與N+摻雜區域110、P+摻雜區域118暴露以及N+摻雜區域112電性連接。
接著請參照圖1(H)，形成一平坦層126覆蓋于已形成有源極/汲極124的基板100上，接著再以第八道光罩制程(Mask 8)定義平坦層126，以決定平坦層126的圖案。其中，平坦層126具有開口128，此開口128是用以將源極/汲極124a暴露。
在以第八道光罩制程(Mask 8)定義平坦層126之后，接著會形成一導電層(圖中未繪)于基板100上，此導電層通常是氧化銦錫等透明材質。最后再以第九道光罩制程(Mask 9)定義上述的導電層，以形成畫素電極130。
同樣請參照圖1(H)，由圖1(H)左側可以得知，島狀結構102c中的N-摻雜區域116及N+摻雜區域112、閘極106c以及源極/汲極124c是構成一N型金氧半導體(NMOS)。島狀結構102b中的P+摻雜區域118、閘極106b以及源極/汲極124b是構成一P型金氧半導體(PMOS)。而由上述N型金氧半導體(NMOS)以及P型金氧半導體(PMOS)即可構成一互補金氧半導體(CMOS)，此互補金氧半導體(CMOS)于面板上所扮演的角色為一內藏的驅動電路(driving circuit)，用以驅動圖1H右側薄膜晶體管(TFT)，進而控制畫素的顯示。
由圖1(H)右側可以得知，島狀結構102a中的N-摻雜區域110及N+摻雜區域114、閘極106a以及源極/汲極124a是構成一多晶矽型態的薄膜晶體管(Poly-TFT)。其中，薄膜晶體管藉由上述互補金氧半導體(CMOS)的驅動來控制寫入畫素電極130的資料(data)。
圖2繪示為已有薄膜晶體管陣列以及驅動電路的制作流程圖。請參照圖2，已有薄膜晶體管陣列以及驅動電路的制作流程主要是由定義多晶矽層S200、定義閘極&儲存電容的下電極S202、定義N+摻雜區域S204、定義N-摻雜區域S206、定義P+摻雜區域S208、定義第一介電層的圖案S210、定義源極/汲極&儲存電容的上電極S212、定義第二介電層的圖案S214，以及定義畫素電極的圖案S216等步驟所構成。
已有薄膜晶體管陣列及其驅動電路結構，在制作上所需的光罩數目較多，通常需要八道(不包含N-摻雜區域114、116的制作)或是九道光罩制程才能夠完成，使得制程成本難以降低。此外，由于所需的光罩數目較多，使得面板制作的時間無法有效縮短，且良率難以提升。
發明內容
本發明的目的是提出一種薄膜晶體管陣列及其驅動電路結構，其僅需以六道光罩制程即可制作完成。
為達到本發明的上述目的，提出一種薄膜晶體管陣列及其驅動電路結構，適于配置于一基板上，其主要是由多個掃描配線、多個信號配線、多個薄膜晶體管、多個畫素電極、多個儲存電容以及多個互補金氧半晶體管所構成。
本發明中，薄膜晶體管主要是由一多晶矽層、一源極/汲極、一N+摻雜薄膜、一閘極以及一閘極絕緣層。其中，多晶矽層是配置于基板上，源極/汲極配置于多晶矽上方，N+摻雜薄膜配置于多晶矽層與源極/汲極之間，閘極配置于多晶矽上方，而閘極絕緣層則配置于多晶矽與閘極之間。
本發明中，畫素電極以及儲存電容是對應于薄膜晶體管而配置于基板上。
本發明中，互補金氧半導體是由一N型金氧半導體與一P型金氧半導體所構成。N型金氧半導體主要是由一多晶矽層、一源極/汲極、一N+摻雜薄膜、一閘極以及一閘極絕緣層所構成。其中，多晶矽層配置于基板上，源極/汲極配置于多晶矽上方，N+摻雜薄膜配置于多晶矽與源極/汲極之間，閘極配置于多晶矽上方，而閘極絕緣層則配置于多晶矽層與閘極之間。
此外，N型金氧半導體中，閘極與源極/汲極的間的多晶矽層內更包括一N-摻雜區域。
P型金氧半導體主要是由一多晶矽層、一源極/汲極、一P+摻雜薄膜、一閘極以及一閘極絕緣層所構成。其中，多晶矽層配置于基板上，源極/汲極配置于多晶矽上方，P+摻雜薄膜配置于多晶矽與源極/汲極之間，閘極配置于多晶矽上方，而閘極絕緣層則配置于多晶矽層與閘極之間。
上述閘極絕緣層例如是由至少一第一介電層所構成，其中，第一介電層的材質例如為氧化矽、氮化矽、含氫的介電層等。此外，閘極絕緣層亦可由至少一第一介電層以及一第二介電層構成，其中，第一介電層的材質包括氧化矽、氮化矽、含氫的介電層等，而第二介電層的材質例如為一感光性樹脂。
本發明中，閘極的材質例如為鋁/鉬、鋁/鈦等，源極/汲極的材質例如為鋁/鉬、鉬等。
針對穿透式面板而言，導體層的材質可選用氧化銦錫等透明的導體。針對反射式面板而言，導體層的材質可以選用金屬等具有良好反射特性的材質。此外，以反射式面板為例，導體層(通常為具有良好反射能力的金屬)下方保護層的表面例如一凹凸的表面，以增進導體層反射光線的效果。
為讓本發明的上述目的、特征、和優點能更明顯易懂，特舉一較佳實施例，并配合所附圖式，作詳細說明如下。
圖1(A)至圖1(H)為已有薄膜晶體管陣列以及驅動電路制程的剖面圖；圖2為已有薄膜晶體管陣列以及驅動電路的制作流程圖；圖3(A)至圖3(I)為依照本發明一較佳實施例薄膜晶體管陣列以及驅動電路制程的剖面圖；圖4為依照本發明一較佳實施例薄膜晶體管陣列以及驅動電路的制作流程圖；圖5為依照本發明一較佳實施例互補金氧半導體(CMOS)的布局(layout)示意圖；以及圖6為依照本發明一較佳實施例畫素的布局示意圖。
具體實施例方式
圖3(A)至圖3(I)為依照本發明一較佳實施例薄膜晶體管陣列以及驅動電路制程的剖面圖。請參照圖3(A)，首先提供一基板300，并依序于基板300上形成一多晶矽層以及一N+摻雜薄膜，接著一第一道光罩制程(Mask 1)定義上述的多晶矽層以及N+摻雜薄膜，以形成多個由多晶矽層302a、302b、302c以及N+摻雜薄膜304a、304b、304c堆疊而成的島狀結構。
上述多晶矽層的形成方式例如是先形成一非晶矽薄膜(a-Si)于基板300上，接著再對此非晶矽層進行一準分子雷射回火制程(ExcimerLaser Annealing，ELA)，以使得非晶矽層結晶成為多晶矽層。而N+摻雜薄膜的形成方法例如是直接以化學氣相沈積的方式沈積一具有N+摻雜的非晶矽薄膜于基板300上；或是先形成一非晶矽薄膜于基板300上，的后再對此非晶矽進行N型離子摻雜，以形成N+摻雜薄膜。
島狀結構302a是用以形成薄膜晶體管(TFT)，而島狀結構302b以及島狀結構302c是用以形成驅動電路，如互補金氧半導體(CMOS)。由于島狀結構302a是用以形成薄膜晶體管，故島狀結構302a例如是以陣列方式排列于基板300上，而島狀結構302b以及島狀結構302c則例如是配置于基板300的邊緣或其他區域。
接著請參照圖3(B)與圖3(C)，以第二道光罩制程(Mask 2)決定P+摻雜區域306的位置，藉由P型離子的摻雜的動作而于N+摻雜薄膜304b的全部區域(如圖3(B)所繪示)或是部份區域(如圖3(C)所繪示)中形成P+摻雜區域306。
接著請參照圖3(D)，于基板300上形成一第一導體層(圖中未繪示)，接著再以第三道光罩制程(Mask 3)定義上述的第一導體層，以于N+摻雜薄膜304a、P+摻雜區域306以及N+摻雜薄膜304c上分別形成源極/汲極308a、308b、308c。并于基板300的適當位置上形成儲存電容器的下電極310。
然而，在定義第一導體層時，第三道光罩制程可以同時定義位于第一導體層下方的N+摻雜薄膜304a、304b、304c或是P+摻雜區域306(圖3(B)、3(C)所示)。因此，源極/汲極308a會與其下的N+摻雜薄膜304a具有相同的圖案；源極/汲極308b會與其下的P+摻雜區域306具有相同的圖案；而源極/汲極308c也會與其下的N+摻雜薄膜304c具有相同的圖案。
接著請參照圖3(E)，于基板300上依序形成一第一介電層(圖中未繪示)以及一第二導體層(圖中未繪示)，接著以第四道光罩制程(Mask 4)定義上述介電層以及第二導體層，以于多晶矽層302a、302b、302c上分別形成閘極絕緣層312a、312b、312c與閘極314a、314b、314c的堆疊結構。
本實施例中，閘極絕緣層312a、312b、312c形成之后例如可對閘極絕緣層312a、312b、312c進行一快速熱制程(Rapid Thermal Process，RTP)，以使得閘極絕緣層312a、312b、312c的品質更為提升。
閘極絕緣層312a、312b、312c例如是由至少一第一介電層所構成，其中第一介電層的材質例如為氧化矽、氮化矽、含氫的介電層等。而閘極絕緣層312a、312b、312c亦可由至少一第一介電層以及一第二介電層構成，其中第一介電層的材質包括氧化矽、氮化矽、含氫的介電層等，而第二介電層的材質例如為一感光性樹脂。此外，閘極314a、314b、314c的材質例如為鋁/鉬、鋁/鈦等，而源極/汲極308a、308b、308c的材質例如為鋁/鉬、鉬等。
同樣請參照圖3(E)，第四道光罩制程(Mask 4)中會于下電極310上形成一介電層316以及一上電極318，下電極310、介電層316以及上電極318即構成一儲存電容器。此外，第四道光罩制程(Mask 4)中會于基板300的適當位置上形成介電層320以及配線322的堆疊結構。
然而，熟習該項技術的應能輕易理解閘極314a、314b、314c與源極/汲極308a、308b、308c的制作順序可因應制程而有所調整。也就是，本實施例中并不限定源極/汲極308a、308b、308c以及閘極314a、314b、314c的制作順序。
接著請參照圖3(F)，形成一保護層324于基板300上，接著再以第五道光罩制程(Mask 5)定義保護層324，以決定保護層324的圖案。保護層324中例如具有開口326a、326b、326c、326d、326e。其中，開口326a是用以將源極/汲極308a暴露，開口326b是用以將源極/汲極308b暴露，開口326c是用以將源極/汲極308c暴露，開口326d是用以將儲存電容器的上電極318暴露，而開口326e是用以將配線322暴露。
接著請參照圖3(G)，在以第五道光罩制程(Mask 5)定義保護層324之后，接著形成一導電層(圖中未繪示)于基板300上，此導電層通常是氧化銦錫等透明材質。最后再以第六道光罩制程(Mask 6)定義上述的導電層，以形成導線328以及畫素電極330。
接著請參照圖3(H)及圖3(I)，其繪示與圖3(F)及3(G)類似，為其差異在于一為穿透式面板(圖3(H)及圖3(I))，而另一為反射式面板(圖3(F)及圖3(G))。圖3(H)及圖3(I)中的保護層324具有一凹凸表面332，且配置于凹凸表面332上的畫素電極334例如是選用一些具有良好效果的導體。藉由保護層324上的凹凸表面332將可增進畫素電極334(反射電極)反射光線的效果。
接著請同時參照圖3(G)以及圖3(I)，由圖3(G)以及圖3(I)左側可以得知，多晶矽層302c、N+摻雜薄膜304c、源極/汲極308c、閘極絕緣層312c以及閘極314c是構成一N型金氧半導體(NMOS)。多晶矽層302b、P+摻雜薄膜306、源極/汲極308b、閘極絕緣層312b以及閘極314b是構成一P型金氧半導體(PMOS)。而由上述N型金氧半導體(NMOS)以及P型金氧半導體(PMOS)即可構成一互補金氧半導體(CMOS)，此互補金氧半導體于面板上所扮演的角色為一內藏的驅動電路，用以驅動圖3(G)以及圖3(I)右側薄膜晶體管，進而控制畫素的顯示。
由圖3(G)以及圖3(I)右側可以得知，多晶矽層302a、N+摻雜薄膜304a、源極/汲極308a、閘極絕緣層312a以及閘極314a是構成一多晶矽型態的薄膜晶體管。其中，薄膜晶體管是藉由上述互補金氧半導體的驅動來控制寫入畫素電極330或是畫素電極334中的資料。
圖4繪示為依照本發明一較佳實施例薄膜晶體管陣列以及驅動電路的制作流程圖。請參照圖4，本實施例薄膜晶體管陣列以及驅動電路的制作流程主要是由定義多晶矽層S400、定義P+摻雜區域S402、定義源極/汲極&N+摻雜薄膜回蝕&儲存電容的下電極S404、定義閘極&儲存電容的上電極S406、定義保護層的圖案S408，以及定義畫素電極&導線的圖案S410等步驟所構成。由S400至S410總共需要六道光罩制程。然而，若在驅動電路中的N型金氧半導體(NMOS)中制作N-摻雜區域(輕摻雜區域)的話，則需要再增加一道光罩制程。
圖5繪示為依照本發明一較佳實施例驅動電路中互補金氧半導體的布局示意圖。請參照圖5，分別施加電壓Vin、Vdd以及Vss于接點504、506以及508上，由于接點504與閘極500及閘極502電性連接，因此施加于接點504上的Vin可用以控制N型金氧半導體與P型金氧半導體通道層的導通與否，而N型金氧半導體與P型金氧半導體通道層的導通與否則會直接影響到互補金氧半導體由接點510的輸出Vout，而由接點510輸出的Vout值可能為Vdd或是Vss其中之一。
然而，圖5中所繪示的驅動電路僅為一的互補金氧半導體單元的布局示意圖，而熟習該項技術的應能了解面板上的驅動電路可由上述的互補金氧半導體搭配其他電路或元件而構成，以驅動面板上的畫素陣列。
圖6繪示為依照本發明一較佳實施例畫素的布局示意圖。請參照圖6，由上述圖3(A)至圖3(I)的六道光罩制程所制作出的畫素結構主要包括一掃描配線600、一信號配線602、一薄膜晶體管604、一儲存電容器606以及一畫素電極330(334)所構成。其中，薄膜晶體管604主要是由多晶矽層302a、閘極314a、N+摻雜薄膜304a以及源極/汲極308a所構成。此外，掃描配線600與薄膜晶體管604中的閘極314a連接，以控制其下通道層(多晶矽層302a)的開關，而所欲寫入的資料則是經由信號配線602傳輸以及薄膜晶體管604的控制而寫入畫素電極330(334)中。
綜上所述，本發明薄膜晶體管陣列及其驅動電路結構至少具有下列優點1.本發明薄膜晶體管陣列及其驅動電路結構，在制作上僅需六道光罩即可完成，使其制作成本大幅降低。
2.本發明薄膜晶體管陣列及其驅動電路結構，其在制作時所使用的光罩數目較少，使得面板制作的時間縮短許多。
3.本發明薄膜晶體管陣列及其驅動電路結構，其在制作上所使用的光罩數目較少，有助于面板優良率的提升。
雖然本發明已以一較佳實施例揭露如上，然其并非用以限定本發明。
權利要求
1.一種薄膜晶體管陣列及其驅動電路結構，適于配置于一基板上，其特征在于，該結構包括復數個掃描配線，配置于該基板上；復數個信號配線，配置于該基板上；復數個薄膜晶體管，該些薄膜晶體管是藉由該些掃描配線與該些信號配線驅動，每一該些薄膜晶體管包括一多晶矽層，配置于該基板上；一源極/汲極，配置于該多晶矽上方；一N+摻雜薄膜，配置于該多晶矽層與該源極/汲極的間；一閘極，配置于該多晶矽上方；一閘極絕緣層，配置于該多晶矽與該閘極的間；復數個畫素電極，對應于該些薄膜晶體管配置復數個儲存電容，對應于該些畫素電極配置；以及復數個互補金氧半導體，每一該些互補金氧半導體包括一N型金氧半導體與一P型金氧半導體。
2.如權利要求1所述的薄膜晶體管陣列及其驅動電路結構，其特征在于，所述N型金氧半導體包括一第二多晶矽層，配置于該基板上；一第二源極/汲極，配置于該第二多晶矽上方；一第二N+摻雜薄膜，配置于該第二多晶矽與該第二源極/汲極的間；一第二閘極，配置于該第二多晶矽上方；以及一第二閘極絕緣層，配置于該第二多晶矽層與該第二閘極的間。
3.如權利要求1所述的薄膜晶體管陣列及其驅動電路結構，其特征在于，所述閘極與該源極/汲極之間的該多晶矽層內更包括一N-摻雜區域。
4.如權利要求1所述的薄膜晶體管陣列及其驅動電路結構，其特征在于，所述P型金氧半導體包括一第三多晶矽層，配置于該基板上；一第三源極/汲極，配置于該第三多晶矽上方；一第P+摻雜薄膜，配置于該第三多晶矽與該第三源極/汲極的間；一第三閘極，配置于該第三多晶矽上方；以及一第三閘極絕緣層，配置于該第三多晶矽層與該第三閘極的間。
5.如權利要求1所述的薄膜晶體管陣列及其驅動電路結構，其特征在于，所述閘極絕緣層包括一介電層，而該介電層的材質包括氧化矽、氮化矽、含氫的介電層其中的一。
6.如權利要求1所述的薄膜晶體管陣列及其驅動電路結構，其特征在于，所述閘極絕緣層包括一第一介電層；以及一第二介電層，配置于該第一介電層上。
7.如權利要求6所述的薄膜晶體管陣列及其驅動電路結構，其特征在于，所述第一介電層的材質包括氧化矽、氮化矽、含氫的介電層其中之一，而該第二介電層的材質包括一感光性樹脂。
8.如權利要求1所述的薄膜晶體管陣列及其驅動電路結構，其特征在于，所述閘極的材質包括鋁/鉬、鋁/鈦其中之一。
9.如權利要求1所述的薄膜晶體管陣列及其驅動電路結構，其特征在于，所述源極/汲極的材質包括鋁/鉬、鉬其中之一。
10.如權利要求1所述的薄膜晶體管陣列及其驅動電路結構，其特征在于，所述畫素電極是為一透明電極，而該畫素電極的材質包括氧化銦錫。
11.如權利要求1所述的薄膜晶體管陣列及其驅動電路結構，其特征在于，所述畫素電極是為一反射電極，而該畫素電極的材質包括金屬。
全文摘要
一種薄膜晶體管陣列及其驅動電路結構，適于配置在一基板上，其主要是由多個掃描配線、多個信號配線、多個薄膜晶體管、多個畫素電極、多個儲存電容以及多個互補金氧半晶體管所構成。薄膜晶體管主要是由一多晶矽層、一源極/汲極、一N+摻雜薄膜、一閘極以及一閘極絕緣層。其中，多晶矽層是配置于基板上，源極/汲極配置于多晶矽上方，N+摻雜薄膜配置于多晶矽層與源極/汲極之間，閘極配置于多晶矽上方，而閘極絕緣層則配置于多晶矽與閘極之間。
文檔編號H01L27/02GK1516279SQ0310163
公開日2004年7月28日 申請日期2003年1月10日 優先權日2003年1月10日
發明者陳信銘 申請人:統寶光電股份有限公司