使用高產率頻譜散射量測法以控制半導體工藝的方法以及執行該方法的系統的制作方法

專利名稱：使用高產率頻譜散射量測法以控制半導體工藝的方法以及執行該方法的系統的制作方法
技術領域：
本發明通常涉及半導體制造技術，具體言之是涉及一種利用高產率的頻譜散射量測法以控制半導體工藝的方法及執行該方法的系統。
背景技術：
半導體工業中一直有驅動力來提高諸如微處理器、存儲裝置等集成電路器件的工作速度。客戶對于可在越來越快的速度下工作的計算機及電子裝置的需求更強化了此種驅動力。此種對更快的速度的需求已使得諸如晶體管等的半導體器件的尺寸持續地縮小。也就是，一典型的場效應晶體管(Field Effect Transistor；簡稱FET)中諸如溝道長度、結深、與柵極絕緣厚度等的許多組成部分的尺寸都縮小了。例如，所有其它的條件都相同時，晶體管的溝道長度愈小，則晶體管的工作速度將愈快。因此，一直有驅動力來縮小典型晶體管的組成部分的尺寸或尺度，以便提高該晶體管及設有此種晶體管的集成電路裝置的整體速度。
通常由在一半導體襯底之上形成的數百個或數百萬個晶體管構成集成電路裝置。現在先解說一下背景技術，如圖1所示，可在由摻雜硅構成的一半導體襯底或晶片11的一表面15之上形成圖1所示的一示例的場效應晶體管10。可以N型或P型摻雜劑材料來摻雜該襯底11。晶體管10可具有在一柵極絕緣層16之上形成的一摻雜多晶硅(多晶硅)柵電極14。介質側壁間隔物20可使柵電極14與柵極絕緣層16與晶體管10的摻雜的源/漏區22隔離。可執行一次或多次離子注入工藝，以便將諸如用于NMOS器件的砷或磷、或用于PMOS器件的硼等的摻雜劑原子注入襯底11，形成晶體管10的源/漏區22。可設有淺溝槽隔離區18，用以使該晶體管10與諸如其它晶體管(圖中未示出)等的鄰近半導體器件在電氣上隔離。此外，雖然圖1中并未示出，但是典型的集成電路裝置包含了諸如位于在襯底11之上形成的多層絕緣材料中的導電線路及導電接點或通孔等的多條導電互連。
柵電極14具有一特征尺寸12，也就是柵電極14的寬度(柵極長度)，該特征尺寸12大約相當于晶體管10在工作時的該器件的溝道長度13。當然，柵電極14的特征尺寸12只是在現代的半導體制造操作中必須非常精確地形成的組件形成區(feature)的一個例子。其它的例子包括(但不限于)導電線路、以及絕緣層中允許隨后形成導電互連(即導電線路或接點)的開孔。
現在將說明用來形成所示晶體管10的一個示例性的流程。開始時，在襯底11中蝕刻溝槽18A，然后以諸如二氧化硅等適當的絕緣材料填滿這些溝槽18A，在襯底11中形成淺溝槽隔離區18。接下來，在襯底11的表面15上并且在淺溝槽隔離區18之間形成柵極絕緣層16。可由各種材料構成該柵極絕緣層16，但通常是由熱生長的二氧化硅層構成該柵極絕緣層16。然后在柵極絕緣層16之上形成一層柵電極材料(通常是多晶硅)，然后利用已知的光刻技術及蝕刻技術在該柵電極材料層上產生圖形，界定出該柵電極14，因而形成晶體管10的柵電極14。柵電極14的側壁14A經常會稍微向外傾斜。當然，在該圖形化工藝期間，在襯底11的整個表面上形成幾百萬的此種柵電極。然后利用各種已知的技術形成源/漏區22及側壁間隔物20。此外，可在柵電極14及源/漏區22之上形成若干金屬硅化物區(圖中未示出)。
在制造出一集成電路裝置之后，即對該集成電路裝置進行多種電氣測試，以便確保該集成電路裝置的可用性，并決定該集成電路裝置的性能。盡管已非常努力確保以相同的工藝步驟制造所有的集成電路產品，但是諸如微處理器等的集成電路產品的性能還是可能有很大的變化。例如，微處理器的工作頻率可能在特定的范圍內變化。在各種因素中的許多因素或相互關系可能是此類變化的原因，而且可能很難判斷出這些原因。由于各種原因，集成電路裝置在性能水準上的變化可能會產生問題。例如，至少在微處理器的情形中，通常可在市場上以較高的價格銷售性能較高的微處理器，而通常只能以較低的價格銷售性能較低的微處理器。因此，在所有其它條件都相同的情形下，微處理器制造商將希望制造出其所能達到的最多數量的高性能微處理器。換言之，集成電路制造商將希望能夠在產品設計及制造設備所容許的最高性能水準下一致地且可靠地大量制造集成電路裝置。
本發明涉及一種可解決或至少減輕前文所述問題的全部或部分的方法及系統。

發明內容
本發明大致關于一種利用高產率的頻譜散射量測法以控制半導體工藝的方法及執行該方法的系統。在一實施例中，該方法包含下列步驟提供一數據庫，該數據庫包含由多個柵極堆棧構成的一格柵結構(grating structure)的至少一條目標光學特性跡線，該目標跡線對應于具有至少一個所需電氣性能特性的一半導體裝置；提供一襯底，該襯底具有至少一個在該襯底之上形成的格柵結構，所形成的該格柵結構包含多個柵極堆棧；照射在該襯底之上形成的至少一個格柵結構；測量在該襯底之上形成的該格柵結構所反射的光線，以便產生所形成的該格柵結構的一光學特性跡線；以及將所產生的該光學特性跡線與該目標跡線比較。
本發明還關于用來執行本文所述的例示方法的各種系統。在一實施例中，該系統包含散射量測工具(scatterometry tool)、工藝工具和控制器。該散射量測工具用以對由多個柵極堆棧構成的一格柵結構執行散射量測，并產生該格柵結構的光學特性跡線。可進一步使用該散射量測工具將所產生的該光學特性跡線與根據半導體裝置的電氣測試數據而決定的目標光學特性跡線比較。如果所產生的跡線與該目標跡線之間有偏差，則可利用該控制器來控制將要對包含這些有缺陷的或不夠標準的柵極堆棧的襯底執行的一個或多個工藝的一個或多個參數。


如果參照下文中的說明，并配合各附圖，將可了解本發明，在這些附圖中，相同的代號表示類似的組件，這些附圖有圖1是示例性的先前技術的晶體管的剖面圖；圖2是示例性的柵極堆棧的剖面圖；圖3A至3B給出了用來形成示例性的柵極堆棧的示例性的流程；圖4A至4B給出了由多個柵極堆棧所構成的示例性的格柵結構以及根據本發明的一方面用于照射此種格柵結構的散射量測工具；
圖5給出了根據本發明多個的目標光學特性跡線的一個例子；和圖6給出了根據本發明一個實施例的系統。
具體實施例方式
下文中將說明本發明的實施例。為了顧及說明的清晰，本說明書中將不說明真實的實施例的所有特征。然而，我們當了解，在開發任何此類真實的實施例時，必須做出許多與實施例相關的決定，以便達到開發者的特定目標，例如符合與系統相關的以及與業務相關的限制條件，而這些限制條件將隨著不同的實施例而改變。此外，我們當了解，開發工作可能是復雜且耗時的，但對已從本發明的揭示事項獲益的本領域普通技術人員而言，不過是一種例行的工作。
現在將參照各附圖來說明本發明。雖然這些圖式中將一半導體裝置的各區域及結構示出為具有極精確且明顯的組態及輪廓，但是本領于技術人員應當了解，實際上，這些區域及結構并非如這些圖式中所示出的這般精確。此外，這些圖式中所示出的各組件形成區及摻雜區的相對尺寸可能比所制造裝置上的這些組件形成區或摻雜區之尺寸有所放大或縮小。然而，說明中包括這些附圖，以便描述并解說本發明的各例子。應將本文所用的字及詞匯了解及詮釋為具有與本領域技術人員對這些字及詞匯所了解的相一致的意義。不會因持續地在本文中使用一術語或詞匯，就意味著該術語或詞匯有特殊的定義，即，與本領域技術人員所了解的一般和常用的意義不同的定義。如果想要使一術語或詞匯有一特殊的意義，即，與本領域技術人員所了解的意義不同的意義，則會將在本說明書中以一種直接且毫不含糊地提供該術語或詞匯的特殊定義的下定義方式明確地說明該特殊的定義。
一般而言，本發明是有關一種利用高產率的頻譜散射量測法以控制半導體工藝的方法及執行該方法的系統。本領于技術人員在完整地閱讀了本申請案之后將易于了解可將本發明的方法應用于諸如NMOS、PMOS、CMOS等各種技術，且易于將本發明的方法應用于其中包括(但不限于)邏輯裝置及存儲裝置等的各種裝置。
圖2是一示例性的柵極堆棧30的放大圖。如圖所示，柵極堆棧30包含在半導體襯底或晶片38之上形成的柵電極32及柵極絕緣層34。該柵電極32具有若干側壁36和上表面40。柵電極32具有厚度42，且柵極絕緣層34具有厚度44。柵電極32界定了特征尺寸46。由于在工藝期間，側壁36通常略呈錐形，所以所示的柵電極32輪廓具有梯形的橫斷面。也就是說，由于形成柵電極32時所采用蝕刻工藝的本質，所以柵電極32的側壁36與一條垂直于表面38A的線之間有大約2至3度的角度而略呈錐形，如角度48所示。理想上，側壁36在本質上是不呈現任何錐形的，但是目前的蝕刻工藝無法容易且重復地產生此種理想的結構。在某些實施例中，最后可在柵電極32上形成一層金屬硅化物，但是附圖中并未給出該結構。
可由各種材料構成柵電極32與柵極絕緣層34，且可利用各種已知的工藝技術形成柵電極32與柵極絕緣層34。在一實施例中，由厚度44范圍約為1.5至5納米的一層熱生長的二氧化硅構成該柵極絕緣層34，并且由厚度42范圍約為150至400納米的摻雜多晶硅構成該柵電極32。
一般而言，柵極堆棧30的一項或多項特性對所作出的集成電路裝置的性能特性可能有相當大的影響。例如，在決定裝置的性能水準時，特征尺寸46是非常重要的因素。因此，要相當注意控制柵電極32的特征尺寸46。然而，柵極堆棧30是許多工藝步驟的結果，而這些工藝步驟可能影響到柵極堆棧30的許多變量或特性，而這些變量或特性又可能影響到裝置的性能。例如，現在將參照圖3A至3B來說明用于形成柵極堆棧30的一典型流程。如圖所示，在襯底38中形成溝槽絕緣區31。然后，可在爐管(Furnace)中加熱生長該柵極絕緣層34，并且可利用化學氣相沉積(Chemical Vapor Deposition；簡稱CVD)工藝在柵極絕緣層34之上沉積一多晶硅層33。可以適當的摻雜劑材料(例如，用于NMOS器件的一N型摻雜劑、或用于PMOS器件的一P型摻雜劑)來摻雜該多晶硅層33。可在形成多晶硅層33之后，執行離子注入工藝，或者在為了形成多晶硅層33而執行的沉積工藝期間，加入適當的摻雜劑材料，從而完成上述的摻雜步驟。然后，在某些情形中，利用諸如CVD工藝等的沉積工藝，在多晶硅層33之上形成有時被稱為防反射涂膜(antireflection coatirg；ARC)層或底層防反射涂膜(Bottom anti reflectioncoating；BRAC)層的由諸如氮化硅所構成的一抗反射覆蓋層35。然后可利用已知的光刻法及設備，而在抗反射覆蓋層35(或者在并未設有ARC層35時的多晶硅層33)之上形成由若干光刻膠形成區39構成的產生圖形的光刻膠層37。然后如圖3B所示，利用該產生圖形的光刻膠層37作為掩膜層，執行一次或多次蝕刻工藝，以便界定出多個柵極堆棧30。例如，在第一次時，可利用各向異性蝕刻工藝蝕刻穿過多晶硅層33的大約75％的厚度。然后可利用在本質上大致是各向同性的第二次的端點蝕刻工藝來去除多晶硅層33的其余部分。要使該第二蝕刻工藝對構成柵極絕緣層34的材料有相當好的選擇性，以便確保柵極絕緣層34的完整性。
如前文所述，我們可了解，在形成集成電路裝置的柵極堆棧30時，經常執行各種工藝步驟。這些工藝步驟之間多少會有些關聯性，因而這些工藝步驟可能會影響到所形成的柵極堆棧30的特性，而這些特性又可能會影響到集成電路裝置成品的最終性能。例如，柵極絕緣層34的厚度44與柵電極32的厚度42可能因用來形成這些組成部分的工藝的本性而改變。柵電極32內的摻雜濃度以及摻雜劑在整個柵電極32內的分布可能因將摻雜劑加入柵電極32的方式及在后續工藝操作中對柵電極32的加熱而改變。ARC層35(在設有該ARC層35的情形下)的厚度也可能會影響到柵極堆棧30的形成。例如，用來形成ARC層35的沉積工藝的溫度可能在功效上會使多晶硅層33內的摻雜劑原子有非所需的移動。產生圖形的光刻膠層37的品質也可能會影響到將柵電極32形成至所需的特征尺寸46及輪廓的能力。最后，蝕刻工藝的變化可能會產生諸如使柵電極漏斗狀(flaring)或鉆蝕(undercutting)的問題。
由于可能會影響到柵極堆棧30的結構、特性、及(或)品質的所有可能交互關聯的因素，所以很難決定需要控制柵極堆棧30的哪一因素、或一些因素的哪一組合才能到最終的目標，即，提高集成電路裝置的產率，并提升裝置的性能特性。在本文的用法中，我們應了解術語″柵極堆棧″至少包含柵極絕緣層34與柵電極32。然而，在某些情形中，該柵極堆棧可包含諸如一ARC層等的額外結構。根據本發明，利用散射量測技術及所制造裝置的電氣測試數據來建立用來代表具有較佳的裝置性能特性的柵極堆棧30的目標光學特性跡線。然后可將該目標跡線用于各種用途，例如，對后續處理的襯底上形成柵極堆棧30所用的工藝進行修改或控制，使所形成柵極堆棧30的光學特性跡線對應于該目標跡線，或與該目標跡線大致匹配。使用該目標跡線的另一例子是決定可能需要調整哪些工藝操作(或參數)以提升性能特性。亦可將此種信息用來檢測偏離該目標跡線的柵極堆棧30結構，并且在適當且可行的情形下，采取矯正動作，以解決該問題。
在一實施例中，如圖4A至4B所示，本發明涉及形成多個柵極堆棧30以界定一格柵結構50。構成格柵結構50的該等柵極堆棧30可具有間距26，而在一實施例中，該間距26可在大約400至1000納米的范圍內變化。可在晶片38的一切割線(scribe line)中形成格柵結構50，且在制造晶片38上形成的裝置時，可在形成柵極堆棧30的同時，形成格柵結構50。可在晶片38的表面中的各個位置上形成多個此種格柵結構50。根據所構建的集成電路裝置的類型、及(或)設計上的選擇，可由可以是實際制造的集成電路裝置的一部分的各柵極堆棧30構成一個或多個格柵結構50。例如，對于存儲裝置而言，構成格柵結構50的該等柵極堆棧30可以是作為完成的存儲裝置的一部分的各柵極堆棧30。由于是在晶片38的一切割線中形成格柵結構50，所以將認定該格柵結構50代表了在實際制造的裝置形成的各柵極堆棧30。格柵結構50的尺寸、形狀、及構造可隨著設計上的選擇而變。例如，可在具有大約為100微米×120微米的尺寸的區域中形成格柵結構50，且可由大約500至1500個柵極堆棧30(視所選擇的間距而定)構成格柵結構50。
圖4A中也示出一示例性的散射量測工具74，該散射量測工具74包含一代表性的光源73及一探測器75。開始時，在形成柵極堆棧30之后，將產生該格柵結構50的一光學特性跡線。可從一個或多個晶片產生多個格柵結構50的每一格柵結構的多條跡線。然后在制造晶片38的芯片區(die area)時，可執行額外的處理操作，以便完成集成電路裝置的形成。然后可對完成的集成電路裝置執行各種電氣測試，以便決定所完成裝置的各種電氣性能特性。例如，可決定所完成裝置的諸如驅動電流(Id，Sat)或工作頻率等的參數。最后，使格柵結構50的光學特性跡線與該電氣測試數據相結合，以便決定與該電氣測試數據所指示的較佳的裝置性能特性相關的目標光學特性跡線。也就是，可決定與呈現所需的較佳性能特性(例如最高的工作頻率)的裝置成品相關聯的一條或多條光學特性跡線，以便界定圖5所示的示例性的目標跡線60。該目標跡線60可以是光強度相對于波長或入射角間的關系圖形。可利用已知的統計分析技術來建立光學特性跡線與測試數據間的相關性。
目標跡線60可能呈現可易于辨識的某些特征，例如圖5所示的相對陡峭的峰值62、或向上峰值62、64的組合。當然，我們當了解，圖5所示的目標跡線60在本質上是示例性的，且目標跡線60的形狀實際上可隨著各種因素而變，例如，柵極堆棧30的尺寸或成分以及所構建的裝置類型等因素。通過使用與電氣測試數據相關聯的目標跡線60，可解釋各種工藝步驟與用來形成柵極堆棧30的各種材料間的未知的變化或相互關系，其方式為制造呈現與目標跡線60的特性相同的或大致匹配的特性的柵極堆棧30。也就是，還將重點集中在最后的目標，即，增加呈現較佳的性能特性的裝置的產率，并根據該標準而量測所有的工藝改變或修改。當然，與該等光學特性跡線相關聯而產生目標跡線60的一項或多項特定電氣特性可能隨著所構建的裝置而變。因此，不應將本文所標示的特定電氣特性視為本發明的限制，除非在最后的權利要求中明確地述及了此種限制。
在另一實施例中，可將目標跡線60用于各種工程實驗，以便決定某些工藝參數的修改對產生散射量測跡線與該目標跡線60近似的所制造柵極堆棧30的影響。例如，此種工程實驗的重點將放在所研究的工藝改變是否會造成目標跡線60的峰值62高度的改變，或者是否會消除或減少了峰值62與64間的關系。總之，所有的工程實驗將會比對目標跡線60而進行量測，這是因為該目標跡線60代表了呈現較佳的性能特性的裝置成品。
在又一實施例中，可將本發明的目標跡線60用來決定在制造集成電路裝置時將要采取的矯正動作。如前文所述，集成電路裝置的制造涉及許多工藝步驟，而這些工藝步驟又涉及許多復雜的工藝工具，例如沉積工具、蝕刻工具、及離子注入工具等工藝工具。盡管盡了最大的努力來控制這些工藝，但是仍將有可能持續發生非所愿的工藝變化。因此，所形成的柵極堆棧30的特性經常也會有某種程度的變化，例如，柵電極32的輪廓或特征尺寸可能會變化，柵電極32或柵極絕緣層34的厚度可能會變化。通過產生由此種柵極堆棧30所構成的格柵結構50的光學特性跡線，并將所產生的跡線與目標跡線60比較，即可在制造時得知對象(subject)的柵極堆棧30將產生呈現較低性能水準的集成電路裝置。在某些情形中，可采取矯正動作。例如，對象柵極堆棧30的產生的跡線可能因柵電極32的特征尺寸46大于所需的尺寸，而無法與目標跡線60匹配。不論與目標跡線60偏差的原因為何，都可修改用來形成裝置成品的源/漏區的一個或多個離子注入工藝的各項參數，以便補償不夠標準的裝置。例如，可增加對此種裝置的注入劑量，以便增加性能水準。
圖6中示出可用于本發明的一實施例的一例示系統70。該系統70包含散射量測工具74、工藝工具76和控制器78。如圖6所示，晶片38代表了具有由在該晶片之上形成的多個柵極堆棧30構成的格柵結構50的一個或多個晶片38。該代表的晶片38將在工藝工具76中接受額外的處理。該工藝工具76可以是經常在半導體制造操作中所用的任何類型的工藝工具，例如離子注入工具、蝕刻工具、沉積工具、或爐管等的工藝工具。
可配合本發明而使用諸如所謂的2θ型系統及透鏡型散射量測工具等的各種散射量測工具74。視特定的實施例而定，該散射量測工具74可使用白光、或某些其它的波長或波長組合。散射量測工具74通常產生具有寬頻譜成分的入射光束，且其中該光線強度的改變比波長的改變緩慢。該光線的入射角也可隨著特定的實施例而變。散射量測工具74所產生的光學特性跡線可基于光強度與波長的比較(針對白光、及固定角型散射量測工具)，或基于光強度與入射角的比較(針對使用單一光源的角分辨(angle revolved)型系統)。
視特定的實施例而定，散射量測工具74可量測一批次中的特定晶片上的一個或多個格柵結構50，或者產生該批次中的每一格柵結構50的光學特性跡線。此外，可對來自一組樣本的格柵結構50的光學特性跡線計算其平均值或執行其它的統計分析。散射量測工具74(或制造工廠內所設的諸如控制器78等的某一其它控制器)將所產生的光學特性跡線(即，個別的或平均的光學特性跡線)與目標跡線60比較。可利用諸如均方誤差等已知的分析技術來比較所產生的光學特性跡線與目標跡線60。如果大致匹配或近似該目標跡線60，則控制器78可記錄此事實，并且若需要時，可將確認信息發出到監督計算機或操作人員。如果格柵結構50的量測的光學特性跡線與目標跡線之間有一明顯的偏差，則控制器78可采取各種動作。例如，控制器78可將對象晶片38或批次的對象晶片38標示為可能會制造出較低性能的集成電路裝置的晶片。控制器78也可將其已標示出不夠標準的晶片的通知發出到監督計算機或操作人員。控制器78也可將命令發出到工藝工具76，以便修改將要在工藝工具76中對所標示出的晶片38執行的工藝操作的一個或多個參數，以便補償經由所產生的光學特性跡線與目標跡線60間的比較而決定的柵極堆棧30中的缺陷。
在本發明所述的方法指示應進行調整的情形中，可采用控制方程式來調整工藝工具76的操作配方(recipe)。可利用一般已知的線性或非線性技術而以經驗方式開發控制方程式。控制器78可自動控制用來對所標示出的不夠標準的晶片執行一個或多個工藝操作的工藝工具76的操作配方。
在所示實施例中，控制器78是以軟件進行程序化以實施本發明所述的各項功能的計算機。此外，可通過分布在系統中的一個或多個控制器執行針對該控制器78的功能說明。例如，控制器78可以是晶片廠級的控制器，用以控制一半導體制造設施的整體或一部分的工藝操作。在替代實施例中，該控制器78可以是只控制該制造設施的一些部分或單元的較低水平計算機。此外，控制器78可以是獨立的裝置，或者也可設置在工藝工具76中。然而，本領域普通技術人員應當了解，也可使用被設計成實施特定功能的硬件控制器(圖中未示出)。
按照對計算機存儲器內的數據位執行的軟件、算法、或操作的符號表示法來呈現本發明的各部分及對應的詳細說明。這些說明及表示法是本領域普通技術人員用來在有效的方式下將其工作的內涵傳遞給本領域其它普通技術人員的說明及表示法。在本文的用法中，且在一般性的用法中，術語″算法″(″algorithm″)是一系列有條理并可得到所需結果的步驟。這些步驟是需要對物理量做物理操作的步驟。雖然并非必然，但這些物理量的形式通常是可被儲存、傳送、結合、比較、以及以它種方式操作的光信號、電氣信號、或磁性信號。將這些信號稱為位、數值、元素、符號、字符、項、數字等表示法時，已證明經常是較便利的，主要也是為了普遍使用。
然而，應當了解，所有這些術語及其它類似的術語都與適當的物理量有關，而且只是適用于這些物理量的便利性標記而已。除非有其它特別的陳述，或在說明中為顯而易見，否則諸如″處理″、″運算″、″計算″、″決定″、或″顯示″等的術語都是指計算機系統或類似電子運算裝置的動作及處理，并且此種計算機系統操作該計算機系統的寄存器及存儲器內表現為物理量、電子量的數據并將其變換成該計算機系統的存儲器、寄存器或其它此種信息儲存裝置、傳輸裝置、或顯示裝置內同樣表現為物理量的其它數據。
可適于執行本文所述的控制器78的功能的示例性的軟件系統是由KLA Tencor，Inc.所提供的Catalyst系統。該Catalyst系統使用與半導體設備及材料國際協會(Semiconductor Equipment and MaterialsInternational；簡稱SEMI)計算機整合式制造(Computer IntegratedManufacturing；簡稱CIM)架構相符的系統技術，并且是基于該先進工藝控制(APC)架構。可公開地從SEMI取得CIM(SEMIE81-0699-Provisional Specification for CIM Framework DomainArchitecture)及APC(SEMI E93-0999-Provisional Specification for CIMFramework Advanced Process Control Component)說明。
本發明大致關于一種利用高產率的頻譜散射量測法以控制半導體工藝的方法及執行該方法的系統。在一實施例中，該方法包含下列步驟提供一數據庫，該數據庫包含由多個柵極堆棧構成的一格柵結構的至少一個目標光學特性跡線，該目標跡線對應于具有至少一個所需電氣性能特性的半導體裝置；提供一襯底，該襯底具有至少一個在該襯底之上形成的格柵結構，所形成的格柵結構包含多個柵極堆棧；照射在該襯底之上形成的至少一個格柵結構；測量從在該襯底之上形成的該格柵結構反射的光線，以便產生所形成的該格柵結構的一光學特性跡線；以及將所產生的該光學特性跡線與該目標跡線比較。
本發明也關于用來執行本文所述的示例性方法的各種系統。在一實施例中，該系統70包含散射量測工具74、工藝工具76以及控制器78。該散射量測工具適于對由多個柵極堆棧30構成的一格柵結構50執行散射量測，并產生格柵結構50的光學特性跡線。可進一步使用該散射量測工具74將所產生的該光學特性跡線與根據半導體裝置的電氣測試數據而決定的目標光學特性跡線比較。如果所產生的跡線與該目標跡線之間有偏差，則可利用該控制器78來控制將要對包含有缺陷的或不夠標準的柵極堆棧30的襯底執行的一個或多個工藝的一個或多個參數。
使用本發明時，可在現代的集成電路制造設施中實現較佳的工藝控制。因此，本發明能夠更精確地形成集成電路裝置中所采用的柵極堆棧，因而提升了裝置性能，并提高了生產產率。
前文所揭示的特定實施例只是示例性的，這是因為本領域技術人員在參閱本發明的揭示事項之后，可易于以不同但等效的方式修改并實施本發明。例如，可按照不同的順序執行前文所述的工藝步驟。此外，除了下文的權利要求所述之外，不得將本發明限制在本文所示的結構或設計的細節。因此，顯然可改變或修改前文所揭示的特定實施例，且將把所有此類的變化視為在本發明的范圍及精神內。因此，本發明所尋求的保護在下文的權利要求中闡述。
權利要求
1.一種方法，其包括提供一數據庫，該數據庫包含由多個柵極堆棧構成的一格柵結構的至少一條目標光學特性跡線，該目標跡線對應于具有至少一個所需電氣性能特性的一半導體裝置；提供一襯底(38)，該襯底具有至少一個在該襯底之上形成的格柵結構(50)，所形成的該格柵結構(50)包含多個柵極堆棧(30)；照射在該襯底(38)上形成的所述至少一個格柵結構(50)；測量在該襯底(38)上形成的所述至少一個格柵結構(50)反射的光線，以便產生所形成的該格柵結構(50)的光學特性跡線；以及將所產生的該光學特性跡線與該目標跡線比較。
2.如權利要求1所述的方法，其中提供一數據庫，該數據庫包含由多個柵極堆棧構成的一格柵結構的至少一條目標光學特性跡線，該目標跡線對應于具有至少一個所需電氣性能特性的半導體裝置，其包括產生由多個柵極堆棧(30)構成的多個格柵結構(50)的多條光學特性跡線；產生至少一個半導體裝置的電氣測試數據；以及使所述的多條光學特性跡線中的至少一條光學特性跡線與該電氣測試數據相結合，以便決定對應于具有至少一個所需電氣性能特性的半導體裝置的目標光學特性跡線。
3.如權利要求1所述的方法，還包括根據所產生的該跡線與該目標跡線的所述比較結果，調整在后續處理的晶片上形成至少一個柵極堆棧所(30)用的至少一個制程的至少一個參數。
4.如權利要求1所述的方法，還包括根據所產生的該跡線與該目標跡線間的偏差，調整將要對該襯底(38)執行的至少一個工藝操作的至少一個參數。
5.如權利要求1所述的方法，其中提供一襯底(38)，該襯底具有至少一個在其上形成的格柵結構(50)，該步驟包括提供一襯底(38)，該襯底具有在該襯底(38)的切割線中形成的至少一個格柵結構(50)。
6.如權利要求1所述的方法，其中提供一襯底(38)，該襯底具有至少一個在其上形成的格柵結構(50)，該步驟包括提供一襯底(38)，該襯底具有在該襯底(38)上的制造芯片中形成的至少一個格柵結構(50)。
7.如權利要求1所述的方法，其中提供一襯底(38)，該襯底具有至少一個在其上形成的格柵結構(50)，該步驟包括提供一襯底(38)，該襯底具有在其上形成的多個格柵結構(50)。
8.如權利要求1所述的方法，其中在具有大約100×120微米的尺寸的區域中形成在所提供的該襯底(38)上形成的該格柵結構(50)。
9.如權利要求1所述的方法，其中所述至少一個所需的電氣性能特性至少包括一驅動電流以及一工作頻率的其中之一。
10.一種系統，其包括散射量測工具(74)，用以在至少一個形成在襯底(38)上的格柵結構(50)產生一光學特性跡線，該形成的格柵結構(50)是由多個柵極堆棧(30)構成的；以及控制器(78)，用以比較所述生成的由多個柵極堆棧構成的格柵結構的光學特性跡線，其中，該目標跡線對應于具有至少一個所需的電氣性能特性的半導體裝置。
11.如權利要求10所述的系統，其中該至少一個所需的電氣性能特性至少包括一驅動電流及一工作頻率的其中之一。
全文摘要
本發明揭示了一種利用高產率的頻譜散射量測法以控制半導體工藝的方法及執行該方法的系統。在一個實施例中，該方法包含下列步驟提供一數據庫，該數據庫包含由多個柵極堆棧構成的一格柵結構的至少一條目標光學特性跡線，該目標跡線對應于具有至少一個所需電氣性能特性的半導體裝置；提供一襯底(38)，該襯底(38)具有至少一個在該襯底上形成的格柵結構(50)，所形成的格柵結構(50)包含多個柵極堆棧(30)；照射形成在該襯底(38)上的至少一個格柵結構(50)；測量在該襯底(38)上形成的格柵結構(50)所反射的光線，以便產生已形成的該格柵結構(50)的光學特性跡線；以及將所產生的該光學特性跡線與該目標跡線比較。
文檔編號H01L21/66GK1623086SQ02828386
公開日2005年6月1日 申請日期2002年12月17日 優先權日2002年2月28日
發明者J·B·斯特頓, K·R·倫辛, H·E·納里曼, S·P·里夫斯 申請人:先進微裝置公司