專利名稱：減小粘附體之間的伸長失配的芯片接合工藝以及由此制造的半導體封裝的制作方法
領域本發明涉及電子組件及其制造方法。更具體地說，本發明涉及將半導體芯片焊接到襯底上的改進方法并且涉及由此制造的半導體封裝。
背景圖7A和7B所示的傳統半導體封裝1包括封裝襯底2和位于襯底上的芯片或管芯3。芯片的下面或正面攜帶集成電路，所述集成電路有多個位置或連接線用于使集成電路與封裝襯底上的各接觸焊盤4相接觸，將芯片電連接到封裝襯底上。更具體地說，芯片具有安裝在其上的一些支座5。支座由導電的高熔化溫度材料形成，例如銅。支座電連接到芯片上集成電路的相應的位置或連接線。焊接接點6再將芯片支座連接到封裝襯底上的接觸焊盤。焊接接點在傳統裝配過程中形成，在所述過程中，把帶支座的芯片和帶事先加有焊料的接觸焊盤的襯底設置成彼此接觸，并一起加熱到高于焊料的熔化溫度的溫度，而且一起冷卻。在所述接合過程中襯底上接觸焊盤上的焊料回熔，浸濕支座，形成焊接接點。
傳統半導體封裝中的芯片通常由硅制成，其熱膨脹系數(CTE)約為2.6-3.3ppm/℃(每1℃百萬分之幾)。過去，封裝襯底一般用陶瓷材料制造，其CTE通常低于6ppm/℃。在半導體封裝加熱或冷卻時，包括在封裝裝配時與焊接相關聯的加熱或冷卻，半導體芯片和封裝襯底之間CTE的失配幅度還不會引起半導體芯片的顯著彎曲。但這種失配仍然會因焊接后的殘余應力(特別是在脆性材料中)而出現問題。
近年來，已逐漸從使用陶瓷作為封裝襯底材料轉向用其它材料，例如塑料或其它有機材料，它們具有較低的成本和優良的電性能。這些代替材料的一個問題是和半導體芯片相比，它們通常具有較高的CTE。例如，一些塑料襯底的CTE在17ppm/℃左右。利用較高的CTE封裝襯底材料在封裝中造成的較大的CTE失配會導致一些有害的影響，例如焊料疲勞，封裝和芯片翹曲，芯片斷裂等。
已提出許多建議來減少因封裝材料CTE失配引發的問題。例如，美國專利No.5,369,551提出一種表面安裝應力消除界面系統和方法，其中將柔順的界面裝置既連接到襯底又連接到芯片上來消除CTE失配。在受讓人的美國專利No.5,889,652中，用一個柔性部分將襯底的焊接部分與襯底的接觸部分分隔開以便允許相對移動而將焊料接點上的應力減至最小。
美國專利No.5,931,311公開了在焊接過程中使用的一種受控支座互連，來減少CTE失配引起的焊接接點的塑性變形。專利權人解釋說支座越大，發生的塑性變形越小，這樣就可得到元件/互連的較長的耐用性和循環壽命。
為減少CTE失配對半導體封裝壽命的影響所采用的另一種途徑涉及到增強芯片抗翹曲的能力。例如，在受讓人的美國專利No.5,936,304中，建議在芯片背面使用一層保護層。在另一實例中，半導體芯片形成有倒角邊緣，在封裝被加熱時這些倒角邊緣和位于其上的環氧樹脂一起降低了芯片上的應力，如受讓人的美國專利No.6,049,124中所述。
隨著芯片日趨增大，由于從芯片中心到芯片和襯底相互接合處的距離增大，有關CTE失配引發的對半導體封裝影響的問題也日益明顯。需要有一種改進的方法來接合CTE失配材料和用其制造的電子組件/半導體封裝，以降低或減少CTE失配引發的影響，如焊料疲勞、封裝和芯片翹曲、芯片斷裂等。
附圖簡要說明本專利文檔包含至少一幅彩色附圖。帶彩色附圖的專利復制件可在提出要求并支付所需費用后由專利和商標局提供。
圖1為襯底上芯片組件的中心線CL右半部的示意的截面圖；圖2為用于按照本發明制造半導體封裝的本發明示范實施例的方法示意圖；圖3A-3C和3D-3E分別為按照圖2的方法制造的芯片和襯底上在不同時間的彩色編碼溫度分布，例如，其中圖3A-3C對應于芯片放到襯底上一秒鐘后的時間，圖3A是芯片和襯底組件的一部分的截面圖，圖3B是圖3A中襯底的右端的視圖，圖3C是圖3A的方框A中接點區的放大視圖，而圖3D-3E對應于冷卻10分鐘的時間，圖3D是組件的一部分的截面圖，而圖3E是圖3D所示襯底右側的端視圖。
圖4示出在用本發明的方法時，利用示范實施例的瞬態熱模型通過模擬導出的封裝代表區域的溫度和時間的關系曲線圖。
圖5示出利用所述瞬態熱模型通過模擬獲得的示范實施例的半導體封裝的應力和翹曲的圖表，與用傳統工藝制造的同樣封裝進行比較。
圖6示出利用所述瞬態熱模型通過模擬獲得的示范實施例的表面翹曲與距芯片中心距離的關系曲線圖，與用傳統方法制造的同樣封裝的翹曲進行比較。
圖7A示出傳統封裝的中心線CL右半部的示意的截面圖。
圖7B是圖7A的方框B中部分圖7A的半導體封裝的放大視圖。
詳細說明本發明的將第一和第二CTE失配部分互相接合的改進方法，通過在示范實施例中降低這些部分在高溫接合后冷卻時所產生的伸長失配，并通過焊接而解決了上述問題。和上述參閱圖7A和7B所述的傳統方法不同(在傳統方法中在焊接時將各部分一起加熱到高于焊料的熔化溫度并一起冷卻)，本發明基于以下原理，即，當兩個粘附體在高溫粘結時，如果它們在粘結劑/焊料固化時具有相同的伸長，兩個粘附體的收縮量就相等，于是就不會引入應力。對于CTE匹配的粘附體，粘附體伸長相等這個條件在任何溫度下都成立。對于CTE失配的粘附體，要使這個條件成立，粘附體必需處于不同的溫度。本發明的方法利用這個原理的方法是在高溫下將每個CTE失配的部分沿待粘結的表面的方向熱膨脹基本上相同的數量，然后將熱膨脹的部分互相接合。
在圖1-3E所示的示范實施例中，這兩個部分是半導體芯片7和襯底8，二者通過焊接互相接合以形成半導體封裝9。芯片和襯底在被放到一起進行焊接的那一刻處于不同的均勻溫度下。然后讓它們一起冷卻到室溫。這樣計算芯片和襯底的溫度，使得它們在焊料固化溫度下的熱膨脹或伸長基本上相同。
參閱圖1對本發明的技術基礎加以說明，圖1中芯片7通過多個焊接接點10接合到襯底8上。芯片的CTE αdie和襯底的CTE αsub不同，例如在示范實施例中，二者CTE之間的差大于2.7ppm/℃。更具體地說，在示范實施例中，假定αdie為2.6ppm/℃，αsub為16ppm/℃。當芯片接合到襯底上時(此時熔化的焊料在芯片上，Tdie＝Tmelting焊料的熔點)，芯片和襯底的溫度分別用Tdie和Tsub來表示。圖1中參數L是芯片的一半長度(或更精確一些，是從芯片中心到最外部凸起或焊接接點10的距離)。在焊料固化溫度(或者，如果是低共熔焊料，則是焊料熔化溫度)，芯片的伸長Δ1die和襯底的伸長Δ1sub(在最外部的焊接接點10區)可用下式表示(1)Δ1die＝αdie(Tdie-Troom)L(2)Δ1sub＝αsub(Tsub-Troom)L如果Δ1die和Δ1sub相等，則當焊接的組件冷卻到室溫時，芯片和襯底收縮的量等于它們膨脹的量(幾乎)，從粘結方法上不會有CTE失配所引發的影響(理想情況)。
為實現所述理想情況，(3)Δ1die＝Δ1sub＝αdie(Tdie-Troom)L＝αsub(Tsub-Troom)L，亦即 考慮到實例情況中封裝9是用熔點為221℃的低共熔AgSn焊料焊接，其中在接合之前焊料是在芯片側，銅凸起或支座11是在襯底側，焊接時芯片溫度Tdie需至少為221℃。假定在本發明的接合方法中將Tdie選擇為240℃，則襯底溫度Tsub需為57.4℃，芯片和襯底在要用焊接接點10接合的表面方向上才會有基本等量的熱膨脹。
本發明示范實施例的方法示于圖2，其中，如圖2左側示意圖所示，芯片7和襯底8用各自的熱源11和12分別加熱。具體地說，在連接處有低共熔AgSn的芯片由熱源11加熱到240℃，而襯底8由熱源12加熱到57.4℃，這樣它們各自的熱膨脹量基本相等。這些溫度是焊接溫度和熱膨脹系數比αsub/αdie的函數，在所述實例中，所述比率為6.15。芯片和襯底均勻加熱到各自的溫度后，將它們對準，把芯片置于襯底上，如圖2中間的示意圖所示。裝配后在芯片和襯底中間形成焊接接點10，因為芯片上的熔化焊料濕潤了襯底上銅凸起的表面，然后固化。然后將接合的裝配件冷卻到室溫，如圖2右側示意圖所示。
圖3A-3E示出在示范實施例中瞬態熱模型的溫度分布。在本發明方法中時間為零時，芯片和其上的AgSn焊料為240℃，而襯底和襯底支座或其上的凸起為57.4℃。在所述實例中，裝配過程(在開始冷卻之前芯片在襯底上的時間)假定進行了10秒鐘。在此期間，通過襯底凸起發生熱傳導，凸起附近的襯底局部區域被加熱(改變理想條件)。在開始冷卻之前芯片在襯底上停留的時間越長(大致上可解釋為撤銷對芯片的加熱前的一段時間)，情況就越偏離最佳狀態。裝配過程之后，芯片和封裝在空氣中冷卻到室溫。圖3A-3E示出在裝配步驟和冷卻步驟中在不同時間封裝中溫度分布，即圖3A-3C為芯片放到襯底上后1秒鐘，圖3D-3E為冷卻10分鐘。
圖4以曲線圖的形式示出冷卻時封裝9的代表區域中的溫度分布。當焊料溫度冷卻到221℃(熔化/固相溫度)以下時，芯片和襯底間的相對移動被制止，它們形成了一個裝配件。應當指出，在所述偏離理想情況的實例中，在冷卻步驟的每個時刻，芯片和襯底的溫度并不是使它們的Δ1相等的溫度。這就是說，在冷卻時在焊接接點中會積聚起一些殘余塑性變形，偏離了最佳情況。有可能推導出一個冷卻方案來減小對最佳情況的偏離。在任何情況下，對于示范實施例，應強調，比起如果用傳統過程粘結芯片和襯底在同樣情況下的應力和翹曲，本發明半導體封裝所關聯的應力和翹曲在冷卻到室溫后顯著減小。這一點從圖5可見。
圖5對用上述本發明的裝配方法裝配的示范實施例中，以及用傳統回熔工藝過程接合的同樣元件的裝配件中，關鍵區域中的應力和芯片表面的翹曲進行了比較。結果表明，本發明的封裝有顯著的改進，應力和翹曲以及凸起上的法向力都減少到用傳統方法制造的封裝中的一半以下，在傳統方法中對焊接接點作焊接后襯底和芯片一起從焊料固化溫度冷卻到室溫。通過減少裝配過程所用的時間(芯片放到襯底上后被加熱的時間)，按照本發明的方法制造的半導體封裝的應力和翹曲幅度還可進一步減小。所述時間對應于芯片放到襯底上后熱夾具(圖2中的11)與芯片的接觸時間，以及芯片和其上的焊料加熱到的焊料熔點以上的溫度。
圖6對示范實施例的封裝中芯片表面翹曲隨沿著芯片從芯片中心到焊接接點的距離的變化，與用傳統工藝制造的同樣的封裝的翹曲進行了比較。可以看出，比起用傳統回熔芯片接合工藝制備的半導體封裝，本發明封裝的翹曲較小。在每種情況下，均可見翹曲隨距芯片中心距離的增加而增加。這就證明了一個事實，即通過本發明的方法，大芯片(例如寬度為200mm的芯片，其中焊接接點距芯片中心有相當大的距離)在用本發明的方法制造時所發生的翹曲可顯著減小。
以上即是對示范實施例的說明。雖然已參閱其說明性的實施例對本發明作了說明，但是，顯然，本專業的技術人員可以在本發明原理的精神和范圍內設計許多其它的變更和實施例。例如，在示范實施例中，芯片和襯底在焊接前的熱膨脹是相同的，但如果膨脹不是絲毫不差，但至少基本上相同，例如，相差±25％或相差不大于2ppm/℃，也可獲得顯著有利的結果。具體地說，在上述公開的內容、附圖和所附權利要求書的范圍內可對零部件和/或其組合的結構作合理的變動和更改，而不背離本發明的精神。除了零部件和/或結構的變動和更改外，對于業界的技術人員來說，其它不同的應用也是顯而易見的。
權利要求
1.一種將熱膨脹系數失配的半導體芯片和襯底相互焊接的方法，所述方法包括使所述半導體芯片和所述襯底在沿待焊接的表面的方向上基本上等量地熱膨脹；以及將所述熱膨脹后的半導體芯片和襯底相互焊接在一起。
2.如權利要求1所述的方法，其特征在于所述熱膨脹包括將所述半導體芯片至少加熱到用于焊接所述芯片和襯底的焊接溫度。
3.如權利要求1所述的方法，其特征在于所述熱膨脹包括將所述芯片和襯底分別加熱到隨它們的熱膨脹系數失配程度而變化的不同溫度，然后以相互接觸的形式裝配所述芯片和襯底以便進行焊接。
4.如權利要求1所述的方法，其特征在于所述焊接包括以通過焊料彼此接觸的形式裝配所述熱膨脹后的半導體芯片和襯底以便形成焊接組件，以及所述方法還包括將所述焊接的組件冷卻到室溫。
5.如權利要求1所述的方法，其特征在于還包括在使所述芯片熱膨脹之前把焊料加到所述半導體芯片上，以及所述焊接包括使所述熱膨脹后的芯片上的所述焊料與所述襯底相接觸，以便浸濕所述襯底因而形成至少一個焊接接點。
6.如權利要求1所述的方法，其特征在于所述襯底包括凸起在所述襯底表面上的多個支座元件，以及所述焊接包括形成多個焊接接點，這些焊接接點將所述熱膨脹后的半導體芯片連接到所述熱膨脹后的襯底上各個所述支座元件的上部。
7.如權利要求6所述的方法，其特征在于所述支座元件在所述焊接溫度下不熔化。
8.如權利要求1所述的方法，其特征在于所述焊接包括在所述半導體芯片和所述襯底之間同時形成多個焊接接點。
9.如權利要求1所述的方法，其特征在于所述焊接包括在距所述芯片中心至少4mm的距離上沿所述芯片在所述芯片和所述襯底之間形成多個焊接接點。
10.一種將熱膨脹系數失配的第一和第二部分彼此接合的方法，所述方法包括使所述第一和第二部分在沿待接合的表面的方向上基本上等量地熱膨脹；在高溫下將所述熱膨脹的第一和第二部分接合在一起；以及將所述接合的第一和第二部分冷卻到室溫。
11.如權利要求10所述的方法，其特征在于所述熱膨脹過程包括將所述第一和第二部分中熱膨脹系數較低的部分至少加熱到進行所述接合的所述高溫。
12.如權利要求10所述的方法，其特征在于所述熱膨脹過程包括將所述第一和第二部分中的每一個分別加熱到隨它們的熱膨脹系數失配程度而變化的各自的溫度，然后以相互接觸的形式裝配所述各部分以便進行焊接。
13.如權利要求10所述的方法，其特征在于所述在高溫下的接合是通過焊接的接合。
14.一種電子組件，它包括具有第一熱膨脹系數的襯底；具有不同于所述第一熱膨脹系數的第二熱膨脹系數的半導體芯片；連接所述半導體芯片和所述襯底的多個焊接接點；其中，由于焊接，在所述電子組件的所述各個焊接接點兩端的所述芯片和襯底在室溫下具有由熱膨脹系數差引起的伸長失配；以及其中，所述伸長失配的幅度小于根據在所述焊接接點焊接之后將所述襯底和半導體芯片從所述焊料的固化溫度冷卻到室溫所預期幅度的一半。
15.如權利要求14所述的電子組件，其特征在于所述伸長失配在所述電子組件中通過以下效應中的至少一種反映出來焊接后的殘余應力；所述焊接接點中的殘余塑性變形；所述襯底中的殘余塑性變形；以及半導體芯片的翹曲。
16.如權利要求14所述的電子組件，其特征在于所述襯底的第一熱膨脹系數比所述半導體芯片的所述第二熱膨脹系數大兩倍以上。
17.如權利要求14所述的電子組件，其特征在于所述襯底包括凸起在所述襯底表面上的多個支座元件，以及所述焊接接點將所述半導體芯片連接到所述各個支座元件的上部。
18.如權利要求17所述的電子組件，其特征在于所述支座元件在所述焊料液化溫度下不熔化。
19.如權利要求17所述的電子組件，其特征在于所述支座元件是銅凸起。
20.如權利要求14所述的方法，其特征在于通過沿所述芯片、距所述芯片中心至少4mm距離的所述各焊接接點將所述半導體芯片接合到所述襯底上。
21.如權利要求14所述的方法，其特征在于所述多個焊接接點各自包括所述半導體芯片上的焊料，所述焊料浸濕到所述襯底表面上，形成所述焊接接點。
22.一種半導體封裝，它包括具有至少15ppm/℃的第一熱膨脹系數的封裝襯底，所述封裝襯底具有多個接觸部分；半導體芯片，它具有小于所述封裝襯底的所述熱膨脹系數的至少2.7ppm/℃的第二熱膨脹系數，所述芯片的正面具有多個焊接接頭，所述半導體芯片位于所述襯底上，所述焊接接頭通過將所述半導體芯片電連接到所述封裝襯底上的所述焊接接點連接到所述各接觸部分中相應的接觸部分上；其中，由于焊接，在所述半導體封裝的所述各個焊接接點兩端的所述半導體芯片和封裝襯底在室溫下具有由熱膨脹系數差引起的伸長失配；以及其中，所述伸長失配的幅度小于根據在所述焊接接點焊接之后將所述襯底和半導體芯片從所述焊料的固化溫度冷卻到室溫所預期幅度的一半。
23.如權利要求22所述的半導體封裝，其特征在于所述伸長失配在所述電子組件中通過以下效應中的至少一種反映出來焊接后的殘余應力；所述焊接接點中的殘余塑性變形；所述襯底中的殘余塑性變形；以及半導體芯片的翹曲。
24.如權利要求22所述的半導體封裝，其特征在于所述襯底的第一熱膨脹系數比所述半導體芯片的所述第二熱膨脹系數大兩倍以上。
25.如權利要求22所述的半導體封裝，其特征在于所述接觸部分包括凸起在所述襯底表面上的多個支座元件，以及所述焊接接點將所述半導體芯片連接到所述各支座元件中相應的支座元件的上部。
26.如權利要求22所述的半導體封裝，其特征在于所述支座元件在所述焊料液化溫度下不熔化。
27.如權利要求25所述的半導體封裝，其特征在于所述支座元件是銅凸起。
28.如權利要求22所述的半導體封裝，其特征在于通過沿所述芯片、距所述芯片中心至少4mm距離的所述各焊接接點將所述半導體芯片接合到所述襯底上。
29.如權利要求22所述的半導體封裝，其特征在于所述焊接接點各自包括所述半導體芯片上的焊料，所述焊料浸濕到所述襯底的接觸部分的表面上，形成所述焊接接點。
全文摘要
一種減小粘附體之間伸長失配的芯片接合工藝涉及使熱膨脹系數失配的半導體芯片和襯底在沿待通過焊接來接合的表面的方向上從它們的室溫狀態基本上等量地熱膨脹。然后將熱膨脹的半導體芯片和襯底焊接在一起，形成多個焊接接點，然后冷卻到室溫。所述過程可使焊接產生的伸長失配減小到小于根據在焊接后將襯底和半導體芯片從焊料固化溫度冷卻到室溫所預期的伸長的一半，從而減小了焊接后的殘余應力、焊接接點中的殘余塑性變形、襯底中的殘余塑性變形以及半導體芯片的翹曲。
文檔編號H01L21/60GK1620843SQ02828168
公開日2005年5月25日 申請日期2002年11月7日 優先權日2001年12月21日
發明者B·錢德蘭, C·貢扎萊茲 申請人:英特爾公司