專利名稱：用于制造具有包括用快速擴散形成的摻雜柱體的電壓維持區(qū)的高壓功率mosfet的方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體器件，更具體涉及功率MOSFET器件。
背景技術(shù)：
功率MOSFET器件應(yīng)用于例如汽車電系統(tǒng)、電力供應(yīng)和電力管理應(yīng)用的應(yīng)用中。這種器件在截止態(tài)應(yīng)維持高電壓而在導(dǎo)通態(tài)具有低電壓降和高電流。
圖1示出了用于N溝道功率MOSFET的典型結(jié)構(gòu)。形成在N+硅襯底2上方的N-外延硅層1含有p-體區(qū)5a和6a、以及用于器件中的兩個MOSFET單元的N+有源區(qū)7和8。p-體區(qū)5和6還可以包括深p-體區(qū)5b和6b。源-體電極12橫向延伸在外延層1的一定表面部分以接觸源區(qū)和體區(qū)。通過延伸到圖1中的上部半導(dǎo)體表面的部分N-外延層1形成用于兩個單元的N-型漏區(qū)。在N+襯底2的底部設(shè)置漏電極。典型地由多晶硅構(gòu)成的絕緣柵電極18主要位于器件的體區(qū)和部分漏區(qū)上方，并用電介質(zhì)(常常是二氧化硅)的薄層與體區(qū)和漏區(qū)分隔開。當(dāng)相對于源和體電極對柵極施加適當(dāng)?shù)恼妷簳r，在體區(qū)表面處的源區(qū)和漏區(qū)之間形成溝道。
主要用外延層1中的漂移帶電阻(drift zone resistance)測定圖1所示的常規(guī)MOSFET的開態(tài)電阻。通過外延層1的摻雜和層厚度依次測定漂移帶電阻。然而，為了增加器件的擊穿電壓，必須降低外延層1的摻雜濃度而增加層厚度。圖2中的曲線20示出了每單位面積的開態(tài)電阻隨用于常規(guī)MOSFET的擊穿電壓而變化的函數(shù)關(guān)系。另人遺憾地是，如曲線20所示，器件的開態(tài)電阻隨其擊穿電壓的增加而迅速增加。當(dāng)以較高的電壓、尤其在大于幾百伏的電壓下操作MOSFET時，電阻的這種迅速增加呈現(xiàn)出了問題。
圖3示出了設(shè)計成以較高電壓操作并具有降低的開態(tài)電阻的MOSFET。在1998年的IEDM的年報中第683頁的論文No.26.2公開了這種MOSFET。這種MOSFET除其含有從體區(qū)5和6下方延伸到器件的漂移區(qū)的p-型摻雜區(qū)40和42以外，其類似于圖1中所示的常規(guī)MOSFET。p-型摻雜區(qū)40和42限定用n-型摻雜柱體(column)隔開的漂移區(qū)中的柱體，n-型摻雜柱體用鄰近p-型摻雜區(qū)40和42的部分外延層1限定。如在常規(guī)MOSFET中，相反摻雜類型的可替換柱體使反相電壓不僅在縱向方向上增大，而且還在橫向方向上增大。結(jié)果，通過外延層1的降低了的厚度和漂移帶中增加的摻雜濃度，這種器件能得到與常規(guī)器件中相同的反相電壓。圖2中的曲線25示出了每單位面積的開態(tài)電阻隨圖3所示的MOSFET的擊穿電壓而變化的函數(shù)關(guān)系。明顯地，以較高的操作電壓，基本隨線性增加擊穿電壓，相對于圖1所示的器件，充分降低了這種器件的開態(tài)電阻。
圖3所示的器件的改進操作特性基于晶體管的漂移區(qū)中的電荷補償。也就是，充分增加了漂移區(qū)中的摻雜，例如，按數(shù)量級以上的順序，以及通過增加相反摻雜類型的柱體來平衡附加電荷。從而晶體管的閉鎖電壓保持不變。當(dāng)器件處于導(dǎo)通狀態(tài)時，電荷補償柱體無助于電流傳導(dǎo)。晶體管的這些理想特性嚴重取決于電荷補償?shù)某潭?，電荷補償是在相反摻雜類型的相鄰柱體之間得到的?？上У厥?，柱體的摻雜劑梯度中的不均勻很難避免在它們的制造期間產(chǎn)生控制工藝參數(shù)的局限性的后果。例如，沿柱體與襯底之間的界面和柱體與p-體區(qū)之間的界面橫向擴散將使靠近那些界面的柱體的部分的摻雜劑濃度改變。
用包括多次外延淀積步驟、并且每次步驟之后引入適當(dāng)?shù)膿诫s劑的處理順序制造圖3所示的結(jié)構(gòu)。不利地是，執(zhí)行外延淀積步驟很昂貴，從而生產(chǎn)這種結(jié)構(gòu)也很昂貴。在共同未決美國專利申請09/970,972中示出了用于制造這些器件的另一種技術(shù)，其中連續(xù)刻蝕溝槽到不同的深度。在每次刻蝕步驟之后注入摻雜劑材料并且通過溝槽底部擴散以形成一系列的摻雜區(qū)(所謂的“浮島”)，這些摻雜區(qū)共同地起如圖3所見的p型摻雜區(qū)40和42一樣的作用。然而，使用浮島技術(shù)的器件的開態(tài)電阻并不與使用連續(xù)柱體的同樣的器件一樣低。
因此，希望提供一種制造圖3所示的MOSFET結(jié)構(gòu)的方法，該方法要求淀積步驟的數(shù)目最低，使得能廉價地生產(chǎn)，而且還允許充分控制工藝參數(shù)，使得在器件漂移區(qū)中的相反摻雜類型的相鄰柱體中能得到高程度的電荷補償。
發(fā)明內(nèi)容
本發(fā)明提供一種高壓半導(dǎo)體器件及其形成方法。該方法按下列步驟進行A.提供第一或第二導(dǎo)電類型的襯底；B.在襯底上形成電壓維持區(qū)，按如下步驟1.在襯底上淀積外延層，外延層具有第一導(dǎo)電類型；2.在外延層中至少形成一個溝槽；3.沿溝槽的內(nèi)壁淀積阻擋材料；4.通過阻擋材料把第二導(dǎo)電類型的摻雜劑注入接近和低于溝槽底部的一部分外延層中；5.擴散摻雜劑以在外延層中形成第一摻雜層；6.至少從溝槽的底部除去阻擋材料；7.刻蝕溝槽穿通第一摻雜層到更大的深度并且重復(fù)步驟(B.3)-(B.5)以垂直地在第一摻雜層下面形成第二摻雜層；
8.從溝槽表面除去阻擋材料9.沿溝槽的內(nèi)壁淀積擴散促進材料，在淀積的材料中的注入摻雜劑具有比電壓維持層的外延層中高的擴散系數(shù)；10.使摻雜劑擴散進擴散促進材料，使得摻雜劑擴散進第一和第二摻雜層之間的溝槽的側(cè)壁；11.在溝槽中淀積填充材料以基本填充溝槽；以及C.在電壓維持區(qū)上方形成接觸電壓維持區(qū)的第二導(dǎo)電類型的至少一個區(qū)。
根據(jù)本發(fā)明的一個方案，該方法還包括在柵極電介質(zhì)區(qū)上方形成柵極導(dǎo)體；在外延層中形成至少一個體區(qū)以形成其之間的漂移區(qū)，體區(qū)具有第二導(dǎo)電類型；以及在至少一個體區(qū)內(nèi)形成第一導(dǎo)電類型的至少一個源區(qū)。
根據(jù)本發(fā)明的另一個方案，阻擋材料是氧化物材料。
根據(jù)本發(fā)明的另一個方案，氧化物材料是二氧化硅。
根據(jù)本發(fā)明的另一個方案，填充溝槽的材料是電介質(zhì)材料，例如二氧化硅、氮化硅或高電阻率的多晶硅。
圖1示出了常規(guī)功率MOSFET結(jié)構(gòu)的截面圖；圖2示出了每單位面積的開態(tài)電阻隨常規(guī)功率MOSFET的擊穿電壓變化的函數(shù)關(guān)系；圖3示出了包括電壓維持區(qū)的MOSFET結(jié)構(gòu)，該電壓維持區(qū)具有位于體區(qū)下方的p-型摻雜劑的柱體，該MOSFET結(jié)構(gòu)被設(shè)計成在相同的電壓下用比圖1所描述的結(jié)構(gòu)低的每單位面積的開態(tài)電阻操作；圖4示出了包括按照本發(fā)明構(gòu)造的電壓維持區(qū)的MOSFET結(jié)構(gòu)；
圖5(a)-5(g)示出了可以用于制造按照本發(fā)明構(gòu)造的電壓維持區(qū)的一序列的示例處理步驟。
具體實施例方式
按照本發(fā)明，如下可以一般介紹在半導(dǎo)體功率器件的電壓維持層中形成p-型柱體的方法。首先，在要形成器件的電壓維持區(qū)的外延層中刻蝕至少一個溝槽。每個溝槽放在要設(shè)置柱體的中心處。通過把p-型摻雜劑材料注入到溝槽的底部形成第一摻雜區(qū)。所注入的材料擴散進緊緊鄰近并低于溝槽底部設(shè)置的電壓維持區(qū)的部分中。接著，刻蝕溝槽到更大的深度，使得通過再次注入和擴散p-型摻雜劑材料能形成第二摻雜區(qū)。重復(fù)上述處理直到形成理想數(shù)量的摻雜區(qū)。隨后，通過促進所注入的摻雜劑材料快速擴散的材料而給溝槽作襯里。進行隨后的擴散步驟，使得摻雜劑沿溝槽的側(cè)壁擴散，使各種摻雜區(qū)相互連接，從而形成p-型柱體。最后，用不有害影響器件的電特性的材料填充溝槽。可以用于填充溝槽的示例材料包括高電阻率的多晶硅、例如二氧化硅的電介質(zhì)或其它材料以及這些材料的混合物。
圖4示出了包括按照本發(fā)明構(gòu)造的功率半導(dǎo)體器件。形成在N+硅襯底402上方的N-型外延硅層401含有p-體區(qū)405以及用于器件中的兩個MOSFET單元的N+源區(qū)407。如圖所示，p-體區(qū)405a還可以包括深p-體區(qū)405b。源-體電極412橫向延伸在外延層401的一定表面部分以接觸源區(qū)和體區(qū)。通過延伸到上部半導(dǎo)體表面的部分N-外延層401形成用于兩個單元的N-型漏區(qū)。在N+襯底402的底部設(shè)置漏電極。典型地由多晶硅層構(gòu)成的絕緣柵電極418主要位于器件的漏區(qū)的體部分上方，并用電介質(zhì)(典型為二氧化硅)的薄層與體區(qū)和漏區(qū)分隔開。當(dāng)相對于源和體電極對柵極施加適當(dāng)?shù)恼妷簳r，在體區(qū)表面處的源區(qū)和漏區(qū)之間形成溝道。在外延硅層401限定的器件的電壓維持區(qū)中設(shè)置一系列p-摻雜柱體410。
按照圖5(a)-5(g)所示例的下列示例步驟可以制造圖4所示的功率半導(dǎo)體器件。
首先，按常規(guī)在N+摻雜襯底502上生長N-型摻雜外延層501。對于具有5-40歐姆-厘米的電阻率的400-800V器件來說，外延層501普遍為10-50微米厚。接著，通過用介電層覆蓋外延層501表面形成介電掩模層，然后按常規(guī)曝光并構(gòu)圖以留下限定溝槽520位置的掩模部分。用反應(yīng)離子蝕刻通過掩模開口干刻蝕出溝槽520到范圍在5-15微米的初始深度。特別地，如果“x”是最初設(shè)想的浮島的均勻間隔的水平行的數(shù)目，溝槽520應(yīng)該首先刻蝕到外延層502厚度的大約1/(x+1)的深度，位于體區(qū)的底部和N+摻雜襯底的頂部之間。如果需要，可以使每個溝槽的側(cè)壁變得光滑。首先，可以使用干化學(xué)刻蝕從溝槽側(cè)壁除去一薄層氧化物(典型地大約為500-1000)以消除由反應(yīng)離子蝕刻處理引起的損壞。接著，在溝槽520上方生長犧牲二氧化硅。用緩沖氧化物刻蝕(buffer oxide etch)或HF刻蝕除去犧牲層，以便盡可能使產(chǎn)生的溝槽側(cè)壁光滑。
在圖5(b)中，在溝槽520中生長一層二氧化硅524。二氧化硅層524的厚度應(yīng)足以阻止注入的原子滲入接近和低于溝槽520側(cè)壁的硅，而允許注入的原子滲入溝槽520底部的氧化物層524，使得它們能淀積到鄰近并低于溝槽底部的硅上。接著，例如硼的摻雜劑528貫穿注入溝槽520底部的氧化物層。應(yīng)選擇摻雜劑的總劑量和注入能量，以便在進行隨后的擴散和刻蝕步驟后在每個水平層處留在外延層501中的摻雜劑的總量滿足所產(chǎn)生器件的擊穿要求。隨后，在圖5(c)中，進行高溫擴散步驟以使注入的摻雜劑528在縱向和橫向上都擴散(drive-in)。
在圖5(d)中，從溝槽520底部除去氧化物層524。可以從溝槽520的側(cè)壁除去或不除去氧化物層524。然后溝槽520的深度增加大約等于外延層501的厚度的1/(x+1)的量，位于體區(qū)的底部和N+-摻雜襯底之間。在圖5(e)(i)中，通過重復(fù)在溝槽側(cè)壁上生長氧化物層、注入并擴散穿通溝槽底部的摻雜劑以及從溝槽底部除去氧化物層的步驟來制作第二摻雜區(qū)530。如所需一樣多的次數(shù)重復(fù)該處理以形成“x”水平設(shè)置的摻雜區(qū)，其中選擇“x”提供理想的擊穿電壓。例如，在圖5(e)(i)中，示出了四個這樣的摻雜區(qū)528、530、532和534。如圖5(e)(i)所示，一旦形成最后的摻雜區(qū)，那么溝槽深度增加足夠的量以刻蝕穿通最后的摻雜區(qū)。在本發(fā)明的一些實施例中，例如圖5(e)(ii)所示，不刻蝕穿通最后的摻雜區(qū)536。
在圖5(f)(i)中，從溝槽520表面除去氧化物層524，并用在其中摻雜劑比在形成外延層501的材料中更快速擴散的材料540作襯里。在隨后的擴散步驟中，p-型摻雜劑從p-摻雜區(qū)528、530、532和534擴散進層540。在該擴散步驟期間，該摻雜劑還在材料540中以相對快速的速率沿溝槽520的側(cè)壁擴散。以這種方式，通過沿溝槽520側(cè)壁的摻雜劑使摻雜區(qū)528、530、532和534相互連接。因此，不需要多次外延淀積步驟有利地形成電荷的連續(xù)連接的柱體。在快速擴散步驟之后，促進快速擴散的材料540可以除去(例如，用刻蝕)、轉(zhuǎn)換成另一種類型(例如，用氧化)或留在溝槽內(nèi)(例如，如果材料是電介質(zhì)的話)。圖5(f)(ii)示出了在顯示摻雜區(qū)536的圖5(e)(ii)中描繪的結(jié)構(gòu)上進行淀積和快速擴散步驟的本發(fā)明的一個實施例。
在本發(fā)明一些實施例中，促進快速擴散的材料540可以是多晶硅，在用于一般使用例如硼和磷的摻雜劑的連接中尤其有優(yōu)勢。多晶硅還具有優(yōu)勢，是因為其可以從溝槽520的側(cè)壁刻蝕或用熱氧化技術(shù)轉(zhuǎn)化成二氧化硅。可選擇地，如果使用鎵作為形成摻雜區(qū)528、530、532和534的摻雜劑，那么材料540可以是二氧化硅，這是因為鎵在二氧化硅中比在硅中更快速地擴散。
在快速擴散步驟和任何隨后的處理步驟之后，用不有害影響器件特性的材料550填充溝槽520。示例的材料包括、但不局限于熱生長的二氧化硅，淀積的電介質(zhì)(例如二氧化硅、氮化硅、高電阻率多晶硅)，或這些或其它材料的熱生長或淀積層的結(jié)合物。最后，如圖5(g)所示，平面化結(jié)構(gòu)的表面。
產(chǎn)生圖5(g)中描繪的結(jié)構(gòu)的上述順序的處理步驟提供了電壓維持層，其上能制造任何大量不同的功率半導(dǎo)體器件。如前面所述，這樣的功率半導(dǎo)體器件包括垂直DMOS、V-凹槽DMOS以及溝槽DMOS MOSFET、IGBT和其它的MOS柵極器件。例如，圖4示出了MOSFET的一個例子，該MOSFET包括按照本發(fā)明原理構(gòu)造的電壓維持層。應(yīng)該注意，盡管圖5示出了用于形成單個p-型柱體的單個溝槽，本發(fā)明包括具有形成任意數(shù)量p-型柱體的單個或多個溝槽的電壓維持區(qū)。
一旦如圖5所示形成具有p-型單個柱體或多個柱體的電壓維持區(qū)，那么能以如下方式完成圖4所示的MOSFET。首先生長一厚場氧化物層。在用常規(guī)光掩模和刻蝕工藝限定有源區(qū)之后生長柵極氧化物。接著，淀積、摻雜并氧化一層多晶硅。然后遮掩多晶硅層以形成柵極區(qū)。用常規(guī)遮掩、注入和擴散步驟形成p+摻雜深體區(qū)405b。例如，用從大約1×1014至5×1015/cm2的劑量以20至200KeV硼離子注入p+-摻雜深體區(qū)。以類似的形式形成淺體區(qū)405a，但自對準到柵極。用于該區(qū)的注入劑量將為20至100KeV能量下的1×1013至5×1014/cm2。
接著，使用光致抗蝕劑掩模工藝形成限定源區(qū)407的已構(gòu)圖掩模層。然后用自對準到柵極的注入步驟和擴散步驟形成源區(qū)407。例如，可以用以20至100KeV的砷注入源區(qū)到典型地為2×1015至1.2×1016/cm2范圍內(nèi)的濃度。在注入后，使砷擴散到大約0.5至2.O微米的深度。具有稍微較深的p+摻雜深體區(qū)(如果展現(xiàn))的體區(qū)的深度典型地范圍為大約1-3微米。最后，以常規(guī)方式除去掩模層。以常規(guī)方式，通過淀積和回流BPSG層并且刻蝕該層和下面的氧化物層以在前表面上形成接觸開孔，來完成DMOS晶體管。還淀積和遮掩金屬化層以限定源-體和柵電極。而且，使用襯墊掩模限定襯墊接觸。最后，在襯底的底部表面上形成漏接觸層。
應(yīng)當(dāng)注意，雖然公開了用于制造功率MOSFET的具體處理順序，但可以使用保持在本發(fā)明范圍內(nèi)的其它處理順序。例如，在限定柵極區(qū)之前可以形成深p+摻雜體區(qū)。還能夠在形成溝槽之前形成深p+摻雜體區(qū)。在某些DMOS結(jié)構(gòu)中，P+摻雜深體區(qū)可以比P-摻雜體區(qū)淺，或在某些情況下，甚至可以不存在P+摻雜體區(qū)。
盡管這里具體示例并介紹了各種實施例，但應(yīng)意識到，在不背離本發(fā)明的精神和計劃范圍的情況下，本發(fā)明的修改和變化能用上述講解覆蓋并在附加權(quán)利要求范圍內(nèi)。例如，可以提供與這里介紹的各種半導(dǎo)體區(qū)的導(dǎo)電類型相反的依照本發(fā)明的功率半導(dǎo)體器件。此外，雖然這里使用DMOS晶體管示例需要制造按照本發(fā)明的器件的示范性步驟，但還可以遵循這些講解制造其它的DMOS FET和其它的功率半導(dǎo)體器件，例如二極管、雙極型晶體管、功率JFET、IGBT、MCT以及其它的MOS柵極功率器件。
權(quán)利要求
1.一種形成高壓半導(dǎo)體器件的方法，包括如下步驟A.提供第一或第二導(dǎo)電類型的襯底；B.在所述襯底上形成電壓維持區(qū)，按如下步驟1.在襯底上淀積外延層，外延層具有第一導(dǎo)電類型；2.在所述外延層中至少形成一個溝槽；3.沿所述溝槽的內(nèi)壁淀積阻擋材料；4.通過阻擋材料把第二導(dǎo)電類型的摻雜劑注入接近和低于所述溝槽底部的一部分外延層中；5.擴散所述摻雜劑以在所述外延層中形成第一摻雜層；6.至少從溝槽的底部除去阻擋材料；7.刻蝕溝槽穿通第一摻雜層到更大的深度并且重復(fù)步驟(B.3)-(B.5)以垂直地在所述第一摻雜層下面形成第二摻雜層；8.從溝槽表面除去阻擋材料；9.沿溝槽的內(nèi)壁淀積擴散促進材料，在淀積的材料中的所述注入摻雜劑具有比電壓維持層的外延層中高的擴散系數(shù)；10.使所述摻雜劑擴散進擴散促進材料，使得所述摻雜劑擴散進所述第一和第二摻雜層之間的溝槽的側(cè)壁；11.在所述溝槽中淀積填充材料以基本填充溝槽；以及C.在所述電壓維持區(qū)上方形成接觸所述電壓維持區(qū)的所述第二導(dǎo)電類型的至少一個區(qū)。
2.根據(jù)權(quán)利要求1所述的方法，還包括刻蝕溝槽穿通所述第二摻雜層的步驟。
3.根據(jù)權(quán)利要求1所述的方法，其中，步驟(C)還包括如下步驟在柵極電介質(zhì)區(qū)上方形成柵極導(dǎo)體；在外延層中形成至少一個體區(qū)以限定其間的漂移區(qū)，所述體區(qū)具有第二導(dǎo)電類型；在所述至少一個體區(qū)內(nèi)形成第一導(dǎo)電類型的至少一個源區(qū)。
4.根據(jù)權(quán)利要求1所述的方法，其中，所述阻擋材料是氧化物材料。
5.根據(jù)權(quán)利要求4所述的方法，其中，所述氧化物材料是二氧化硅。
6.根據(jù)權(quán)利要求1所述的方法，其中，所述外延層具有給定的厚度并且還包括如下步驟D.刻蝕溝槽到基本等于所述給定厚度的1/(x+1)的額外量，其中x等于或大于2并且與要在電壓維持區(qū)中形成的摻雜層的指定數(shù)目相一致；E.重復(fù)步驟(B.3)-(B.6)以垂直地在所述第二摻雜層下面形成另一個摻雜層；和F.重復(fù)步驟D-E直到形成指定數(shù)目的摻雜層；以及G.刻蝕溝槽穿通所述摻雜層的第x層。
7.根據(jù)權(quán)利要求1所述的方法，其中，填充溝槽的所述材料是電介質(zhì)材料。
8.根據(jù)權(quán)利要求7所述的方法，其中，所述電介質(zhì)材料是二氧化硅。
9.根據(jù)權(quán)利要求7所述的方法，其中，所述電介質(zhì)材料是氮化硅。
10.根據(jù)權(quán)利要求7所述的方法，其中，所述電介質(zhì)材料是高電阻率的多晶硅。
11.根據(jù)權(quán)利要求1所述的方法，其中，所述注入摻雜劑是硼。
12.根據(jù)權(quán)利要求3所述的方法，其中，所述體區(qū)包括深體區(qū)。
13.根據(jù)權(quán)利要求1所述的方法，其中，通過設(shè)置限定至少一個溝槽的掩模層、并且刻蝕通過掩模層限定的溝槽，來形成所述溝槽。
14.根據(jù)權(quán)利要求3所述的方法，其中，通過注入和擴散摻雜劑到襯底形成所述體區(qū)。
15.根據(jù)權(quán)利要求1所述的方法，其中，從垂直DMOS、V-凹槽DMOS以及溝槽DMOS MOSFET、IGBT和雙極型晶體管構(gòu)成的組中選擇所述功率半導(dǎo)體器件。
16.一種按照權(quán)利要求1所述的方法制造的高壓半導(dǎo)體器件。
17.一種按照權(quán)利要求6所述的方法制造的高壓半導(dǎo)體器件。
18.一種按照權(quán)利要求14所述的方法制造的高壓半導(dǎo)體器件。
19.根據(jù)權(quán)利要求1所述的方法，其中，所述擴散促進材料是多晶硅。
20.根據(jù)權(quán)利要求1所述的方法，其中，第二導(dǎo)電類型的所述摻雜劑是鎵并且所述擴散促進材料是二氧化硅。
21.一種高壓半導(dǎo)體器件，具有第一或第二導(dǎo)電類型的襯底、在襯底上的所述第一導(dǎo)電類型的外延層以及形成在所述外延層中的電壓維持區(qū)，所述電壓維持區(qū)包括柱體，沿已填充溝槽的至少外部側(cè)壁形成、具有第二導(dǎo)電類型，所述柱體包括至少一個第一擴散區(qū)和第二擴散區(qū)，所述至少一個第一擴散區(qū)由所述第二區(qū)相連并且所述第二區(qū)具有從溝槽側(cè)壁測量并小于所述至少一個第一區(qū)的結(jié)深度的結(jié)深度；以及第二導(dǎo)電類型的第三區(qū)，從外延層表面延伸以貫穿所述第二導(dǎo)電類型的第一和第二區(qū)中至少一個。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體器件，其中，所述柱體包括多個第一擴散區(qū)。
全文摘要
一種制造具有電壓維持區(qū)的高壓功率MOSFET的方法，電壓維持區(qū)包括通過快速擴散形成的摻雜柱體(410)。半導(dǎo)體器件具有襯底(402)、外延層(401)和形成在外延層(401)中的電壓維持區(qū)，電壓維持區(qū)包括沿已填充溝槽的至少外部側(cè)壁形成的柱體(410)，柱體(410)包括第一、第二和第三擴散區(qū)，第一擴散區(qū)具有比第二擴散區(qū)的結(jié)深度深的結(jié)深度，第三擴散區(qū)從外延層表面延伸以貫穿第一和第二擴散區(qū)之一。
文檔編號H01L29/78GK1610964SQ02826544
公開日2005年4月27日 申請日期2002年12月30日 優(yōu)先權(quán)日2001年12月31日
發(fā)明者理查德·A·布朗夏爾 申請人:通用半導(dǎo)體公司