專利名稱：具有電壓維持區域并從相反摻雜的多晶硅區域擴散的高電壓功率mosfet的制作方法
技術領域：
本發明總的來說涉及半導體器件，并且具體的說涉及功率MOSFET器件。
背景技術：
在比如自動電氣系統、電源，以及功率管理儀器的應用中采用功率MOSFET器件。這種器件應該在截止態中維持高電壓，同時在導通狀態下具有低電壓降和高電流。
圖1示出了N溝槽功率MOSFET的典型結構。在N+硅襯底2上形成的N-外延硅層1包括器件中兩個MOSFET單元的p-體區5a和6a，N+源區域7和8。P-體區5和6也可以包括深p-體區5b和6b。源-體區電極12延伸穿過外延層1的特定表面部分以接觸源極和體區。由延伸到圖1的半導體上表面的N-外延層1的部分形成兩個單元的N型漏極。在N+襯底2的底部設置漏電極。通常是多晶硅的絕緣柵電極18主要位于器件的體區和漏極部分之上，和體區和漏極通過通常是二氧化硅的絕緣物的薄層分開。當將合適的正向電壓加到與源極和體區電極相關的柵極上時，在體區的表面的源和漏之間形成溝槽。
如圖1所示的現有MOSFET的導通電阻大部分由外延層1中的漂移區域電阻確定。漂移區域電阻依次由外延層1的摻雜和層厚度確定。但是，為增加器件的擊穿電壓，必須在增加層厚度的同時減少外延層1的摻雜濃度。圖2的曲線20示出了作為現有MOSFET的擊穿電壓的函數的每單位面積的導通電阻。不幸的是，如曲線20所示，器件的導通電阻隨著它的擊穿電壓的增加快速增加。電阻的快速增加使得在較高的電壓操作MOSFET時，具體的說在高于幾百伏特的電壓操作時會產生問題。
圖3示出了設計用于操作在較高的電壓的、具有減少的導通電阻的MOSFET。在1998的IEDM論文集(p.683)的第26.2號論文公開了這種MOSFET。這個MOSFET和如圖1所示的現有MOSFET類似，除了它包括從體區5和6之下延伸進器件的漂移區域的p型摻雜區域40和42。該p型摻雜區域40和42限定了在由n型摻雜的柱分開的漂移區域中的柱，其中n型摻雜柱由和p型摻雜區域40和42相鄰的外延層1的部分限定。相反摻雜類型的另外的柱使得不僅如現有MOSFET中的在縱向方向上建立反向電壓，而且在水平方向上也建立反向電壓。結果，這個器件可以實現和現有器件相同的反向電壓，并且外延層1的層厚度減少而且漂移區域的摻雜濃度增加。圖2的曲線25示出了每單位面積的導通電阻，其是如圖3所示的MOSFET的擊穿電壓的函數。很明顯，在較高的操作電壓，這個器件的導通電阻相比如圖1所示的器件顯著的減少，基本上隨著擊穿電壓線性增加。
如圖3所示的器件的改進的操作特性是基于晶體管的漂移區域中的電荷補償。就是說，例如，以數量級或更多(by an order of magnitudeor more)顯著的增加漂移區域中的摻雜，并且通過添加相反摻雜類型的柱來使添加的電荷平衡。這樣晶體管的閉鎖電壓保持不變。當器件在它的導通狀態時電荷補償柱不對電流導通做出貢獻。晶體管的這些所需特征決定性的依靠在相反摻雜類型的相鄰柱之間實現電荷補償的程度。不幸的是，因為在其制造過程中控制處理參數的限制，難以避免柱的摻雜梯度的不均勻。例如，穿過柱和襯底之間的界面和穿過柱和p-體區之間的界面的擴散將引起在那些界面附近的柱的部分的摻雜濃度的改變。
可以以包括多個外延淀積步驟的處理順序來制造如圖3所示的結構，其中每一步淀積后都引入適當的摻雜劑。不幸的是，執行外延淀積步驟是昂貴的，并且使得制造這個結構很昂貴。制造這些器件的另一技術在未授權的美國申請序列號90/970,972中示出，其中將溝槽連續蝕刻到不同深度。在每一蝕刻步驟之后注入摻雜材料并且通過溝槽的底部擴散來形成一系列摻雜區域(所謂的“浮島”)，它們共同執行好像如圖3所示的p型摻雜區域40和42的功能，但是，使用該浮島技術的器件的導通電阻不和使用連續柱的相同器件一樣低。
因此，需要提供一種制造如圖3所示的MOSFET結構的方法，該方法需要最小數量的外延淀積步驟，使得可以更為廉價的生產，而且還能允許充分控制處理參數，使得可以在器件的漂移區域中的相反摻雜類型的相鄰柱中實現高度的電荷補償。
發明內容
根據本發明，提供了一種用于形成功率半導體器件的方法，本方法首先提供第一或第二導電類型的襯底，之后在襯底上形成電壓維持區域。通過在襯底上淀積第一導電類型的外延層并且在外延層中形成至少一個溝槽來形成電壓維持區域。在溝槽中淀積具有第二導電類型的第二摻雜劑的第一多晶硅層。擴散第二摻雜劑來形成在外延層中并且和溝槽相鄰的摻雜的外延區域。接下來在溝槽中淀積具有第一導電類型的第一摻雜劑的第二多晶硅層。分別位于第二和第一多晶硅層中的第一和第二摻雜劑彼此擴散來實現第一和第二多晶硅層中的電氣補償。最后，在電壓維持區域上形成至少一個第二導電類型的區域來在它們之間限定一接合(junction)。
可以從包括縱向DMOS，V-溝槽CMOS以及溝槽DMOSMOSFET，IGBT，雙極性晶體管和二極管的組中選擇由本發明的方法形成的功率半導體器件。
根據本發明的另一方面，提供一種功率半導體器件。該器件包括第一或第二導電類型的襯底和設置在襯底上的電壓維持區域。電壓維持區域包括具有第一導電類型的外延層和至少一個位于外延層中的溝槽。至少一個具有第二導電類型的摻雜劑的摻雜柱位于外延層中，并和溝槽的側壁相鄰。第一多晶硅層位于溝槽中，并且第二多晶硅層位于第一多晶硅層上。該柱是通過使第二摻雜劑從第一多晶硅層擴散進入外延層來形成的。在電壓維持區域上設置至少一個第二導電類型的區域來限定在它們之間的結。
圖1示出了現有的功率MOSFET結構的截面圖。
圖2示出了現有的功率MOSFET的作為擊穿電壓的函數的每單位面積導通電阻。
圖3示出了包括具有位于體區下的p型摻雜劑的柱的電壓維持區域的MOSFET結構，其被設計用于操作在使每單位面積的導通電阻比如圖1所示的結構在相同的電壓時更低。
圖4(a)-4(d)示出了可以采用來制造根據本發明構造的電壓維持區域的示例性處理步驟的順序。
具體實施例方式
根據本發明，將在下面描述一種在半導體功率器件的電壓維持層中形成p型柱的方法。首先，在形成器件的電壓維持區域的n型摻雜外延層中蝕刻一個或多個溝槽。每一溝槽被置于將設置摻雜柱的地方的中心。在溝槽中淀積第一p型摻雜多晶硅層。將在多晶硅中的p型摻雜劑擴散進在溝槽周圍的n型摻雜外延層。之后，淀積第二n型摻雜多晶硅層來填充該溝槽。來自相反摻雜的多晶硅層的摻雜劑彼此擴散，并且彼此進行電氣補償。但是，因為在多晶硅中n型摻雜劑的擴散速率大于形成外延層中的單晶硅的擴散速率，在外延層中形成的p型摻雜區域不經歷顯著的電荷補償。產生的幾乎是電中性的多晶硅柱顯示出高電阻，并且不以任何顯著的方式對器件性能做出貢獻，同時p型摻雜的單晶硅區域形成連續摻雜的柱，其具有類似于如圖3所示的光滑的側面。在本發明的一些實施例中，采用的p型摻雜劑是硼并且采用的n型摻雜劑是磷、砷或它們的組合物。
可以根據下面的在圖4(a)-4(d)中示出了的示例性步驟制造類似于如圖3所示的功率半導體器件。
首先，在現有N+摻雜襯底502上生長N型摻雜外延層501。外延層501通常是15-50微米厚并且在400-800V下具有5-40歐姆-厘米的電阻率。之后，通過以介質層覆蓋外延層501的表面形成介質掩模層，并且之后使用現有的曝光和構圖方法來留下限定溝槽520的位置的部分。通過掩模開口以反應離子蝕刻將溝槽520干蝕刻到最初的深度，該深度可能在(例如)10-45微米的范圍。
如果需要的話，每一溝槽的側壁可以是光滑的。首先，可以使用干化學蝕刻來從溝槽側壁移去氧化物的薄層(通常大約500-1000埃)來消除反應離子蝕刻過程引起的損壞。之后，在溝槽520上生長犧牲二氧化硅層。該犧牲層通過緩沖氧化物蝕刻，或通過HF蝕刻移去，使得產生的溝槽側壁盡可能的光滑。
在圖4(b)中，在溝槽520中淀積p型摻雜多晶硅層510。之后執行擴散步驟使得p型摻雜劑從溝槽520擴散進周圍的外延層501，這樣形成單晶硅的p型摻雜柱512。通常，應該選擇溝槽深度、摻雜劑劑量和擴散處理的幅度(magnitude)和持續時間來達到所需的電荷補償度(degree)。
參考圖4(c)，之后淀積n型摻雜的多晶硅層516來填充溝槽。其后執行擴散步驟使得多晶硅層516中的n型摻雜劑和多晶硅層510中的p型摻雜劑互相擴散。允許進行互相擴散處理直到p和n型摻雜劑彼此進行電氣補償，使得多晶硅層510和51 6成為電平衡。如在SolidState Electronics的Vol.27，No.11，pp.995-1001，1984的“半絕緣多晶硅電阻”(由M.K.Lee，C.Y.Lu，K.Z.Chang和C.Shih)中所描述的，如果正確地選擇n型和p型摻雜劑的量可以實現電荷補償，并且將其在這里完全包括并全文引入作為參考。
通過給位于溝槽520中的多晶硅層提供電氣補償，在溝槽520的中心形成高電阻區域。當將反向電壓應用到完成的器件時，假定高電阻多晶硅區域中的任意過度電荷具有和外延硅的摻雜柱512相同的導電類型，這個電阻引起小的泄漏電流在器件的兩個高壓終端之間流過。但是，如果高電阻多晶硅區域具有和摻雜的柱512相反的導電類型，它將在摻雜柱512中“電氣”漂移，除非超過臨界電場。
最后，如圖4(d)所示，通過從它的表面移去多晶硅對該結構的表面進行平坦化處理。
上述順序的處理步驟產生了如圖4(d)所示的結構，其提供具有p型摻雜柱的電壓維持層，在其上可以制造任意數量的不同的功率半導體器件。如前所述，這種功率半導體器件包括縱向DMOS，V-溝槽DMOS，以及溝槽MOS MOSFET，IGBT和其它MOS門控器件。例如，圖3示出了包括具有類似于在本發明中采用的摻雜柱的電壓維持層的MOSFET的實例，除了在本發明中，該摻雜柱具有縱向的側壁。應該注意雖然圖4示出了用來形成摻雜柱的單一溝槽，本發明包含具有一個或多個溝槽來形成任意數量的摻雜柱的電壓維持區域。例如，當適當的減少器件的導通電阻時，一個或多個摻雜柱可以位于柵極的中心以下或其它位置。
如圖4所示，一旦形成了電壓維持區域和一個或多個摻雜柱，可以以下面的方式完成如圖3所示的MOSFET。在形成有源區掩模之后生長柵氧化物。之后，淀積、摻雜、并氧化多晶硅層。然后對多晶硅層進行掩模處理來形成柵極區域。使用傳統的掩模處理、注入和擴散步驟形成p+摻雜深體區5b和6b。例如，在20到200KeV以大約1×1014到5×1015/cm2的劑量將硼注入p+摻雜深體區。以類似的方式形成淺體區5a和6a。這個區域的注入劑量將是在20到100KeV能量下的1×1013到5×1014/cm2。
接下來，使用光致抗蝕劑掩模處理來形成限定源區域7和8的構圖的掩模層。然后通過注入和擴散處理形成源區域7和8。例如，在襯底上形成氧化層之后，可以在20到100KeV、在通常2×1015到1.2×1016/cm2的濃度將砷注入源區域。在注入之后，將砷擴散到大約0.5到2.0微米的深度。體區的深度通常在大約1-3微米的范圍，其中P+摻雜深體區(如果存在的話)稍微深一些。以傳統的方式，通過蝕刻氧化層來在前表面上形成接觸開口來完成DMOS晶體管。還淀積金屬化層并對其進行掩模處理以限定源-體區和柵電極。而且，使用墊(pad)掩模來限定墊接觸。最后，在襯底的下表面形成漏接觸層，產生如圖5所示的器件。
應該注意雖然公開了制造功率MOSFET的特定處理順序，但可以使用其它處理順序，同時保持在本方面的范圍之中。例如，可以在限定柵極區域之前形成深p+摻雜體區。還可以在形成溝槽之前形成深p+摻雜體區。在一些DMOS結構中，該p+摻雜的深體區可以比p-摻雜體區更淺，或者在一些情況中，甚至可能沒有p+摻雜體區。
在本發明的一些實施例中，不需要淀積摻雜的多晶硅層。而是，可以使用氣相摻雜將摻雜劑添加到第一多晶硅層510。另外，可以在多晶硅上淀積二氧化硅的摻雜層，這里多晶硅在它在蝕刻步驟中被移去之前用作固體源(solid source)。類似的，可以將摻雜劑從氣相或從二氧化硅的摻雜淀積層添加到第二多晶硅層516，并使第二層不填充溝槽。如果采用氣相淀積，則淀積或生長介質層或未摻雜的多晶硅層來在平化之前以填充溝槽。相反的，如果摻雜的多晶硅用作摻雜源，則其可以被用于填充溝槽。還可以僅淀積一層摻雜的多晶硅(例如，層510)并且使用氣相摻雜或通過從如上所述的固體摻雜源引入摻雜劑來引入電氣補償摻雜的多晶硅的摻雜劑。如上所述，然后以介質或未摻雜的多晶硅隨后填充溝槽。
先前的描述表示該層510中的n型摻雜劑沒有擴散進p型摻雜柱512。但是，事實上可以在層516中使用n型摻雜劑來補償一些摻雜柱512中的p型摻雜劑，這樣提供了一種用于調整摻雜柱512中的電荷的技術，以獲得最大(或最佳)的擊穿電壓。還可以最初以未摻雜的多晶硅填充溝槽，然后將第一摻雜劑擴散進多晶硅以及外延層501的周圍部分(來形成摻雜柱512)，并且之后，將第二摻雜劑擴散進多晶硅來補償第一摻雜劑。這個方法將產生具有從晶片表面延伸到超過溝槽底部的點的摻雜劑濃度梯度的摻雜區域，這個梯度是溝槽尺寸、多晶硅晶粒尺寸、溝槽深度、引入的摻雜劑的量以及其它變量的函數。
雖然在這里特別示出并描述了多種實施例，應該理解由上述說明覆蓋了不脫離本發明的精神和范圍的修改和變型，并且它們在附加的權利要求的范圍之內。例如，可以提供根據本發明的功率半導體器件，其中多種半導體區域的導電性和在這里所述的相反。另外，雖然使用縱向DMOS晶體管來示出制造根據本發明的器件需要的示例性步驟，根據這些教導也可以制造其它DMOS FET和其它功率半導體器件，比如二極管、雙極性晶體管、功率JFET、IGBT、MCT和其它MOS門控功率器件。
權利要求
1.一種形成功率半導體器件的方法，包括下面的步驟A.提供第一或第二導電類型的襯底；B.在所述襯底上通過下列步驟形成電壓維持區域1.在襯底上淀積外延層，所述外延層具有第一導電類型；2.在所述外延層中形成至少一個溝槽；3.在所述溝槽中淀積具有第二導電類型的第二摻雜劑的第一材料層；4.擴散所述第二摻雜劑來形成相鄰所述溝槽的摻雜的外延區域并處在所述外延層中；5.在所述溝槽中淀積具有第一導電類型的第一摻雜劑的第二材料層；6.互相擴散分別位于第二和第一材料層中的第一和第二摻雜劑來實現第一和第二材料層中的電氣補償；C.在所述電壓維持區域上形成至少一個所述第二導電類型的區域來在它們之間限定一結。
2.如權利要求1所述的方法，其中所述電氣補償足夠基本上實現在第一和第二材料層中的電荷平衡。
3.如權利要求1所述的方法，其中該第二層基本上充滿溝槽。
4.如權利要求1所述的方法，其中步驟(C)進一步包括步驟在柵極絕緣區域上形成柵導體；在外延層中形成第一和第二體區來在它們之間限定一漂移區域，所述體區具有第二導電類型；在該第一和第二體區中分別形成第一導電類型的第一和第二源區域。
5.如權利要求1所述的方法，其中所述第二摻雜劑是硼。
6.如權利要求1所述的方法，其中所述第一摻雜劑包括磷。
7.如權利要求1所述的方法，其中所述第一摻雜劑包括砷。
8.如權利要求1所述的方法，其中所述第一摻雜劑包括磷和砷。
9.如權利要求4所述的方法，其中所述體區包括深體區。
10.如權利要求1所述的方法，其中通過提供限定至少一個溝槽的掩模層，并且蝕刻由該掩模層限定的溝槽來形成所述溝槽。
11.如權利要求4所述的方法，其中通過將摻雜劑注入并擴散進襯底來形成所述體區。
12.如權利要求1所述的方法，其中所述功率半導體器件是從包括縱向DMOS、V-槽DOS、和溝槽DMOS MOSFET、IGBT、二極管和雙極性晶體管的組中選擇的。
13.如權利要求1所述的方法，其中所述第一和第二材料層是多晶硅層。
14.如權利要求2所述的方法，其中所述第一和第二材料層是多晶硅層。
15.如權利要求3所述的方法，其中所述第一和第二材料層是多晶硅層。
16.如權利要求4所述的方法，其中所述第一和第二材料層是多晶硅層。
17.如權利要求1所述的方法，進一步包括將第一摻雜劑的部分擴散進所述摻雜的外延區域來調整所述摻雜的外延區域的電子電荷的步驟。
18.一種根據權利要求1的方法制造的功率半導體器件。
19.一種根據權利要求16的方法制造的功率半導體器件。
20.一種根據權利要求12的方法制造的功率半導體器件。
21.一種功率半導體器件，包括第一或第二導電類型的襯底；設置在所述襯底上的電壓維持區域，所述電壓維持區域包括具有第一導電類型的外延層；位于所述外延層中的至少一個溝槽；位于該溝槽中的第一材料層；位于第一多晶硅層上的第二材料層；至少一個摻雜的柱，其與溝槽相鄰并且位于外延層中，所述至少一個摻雜的柱具有第二導電類型的摻雜劑，通過將第二摻雜劑從第一材料層擴散進外延層來形成所述至少一個摻雜柱；至少一個所述第二導電性的區域，其設置在所述電壓維持區域上以在它們之間限定結。
22.如權利要求21所述的器件，其中所述第一和第二材料層是高電阻率材料層。
23.如權利要求21所述的器件，其中所述第一和第二材料層基本上是電中性的。
24.如權利要求21所述的器件，其中至少一個區域進一步包括柵介質和設置在所述柵介質上的柵導體；第一和第二體區，其位于外延層中以在它們之間限定漂移區域，所述體區具有第二導電類型，以及；第一導電類型的第一和第二源區域，其分別位于第一和第二體區中。
25.如權利要求24所述的器件，其中所述體區包括深體區。
26.如權利要求21所述的器件，其中該第二層基本上填充該溝槽。
27.如權利要求21所述的器件，其中所述摻雜劑是硼。
28.如權利要求21所述的器件，進一步包括從第二層擴散到第一層的第一摻雜劑。
29.如權利要求23所述的器件，進一步包括從第二層擴散到第一層，以實現第一和第二材料層電中性的第二摻雜劑。
30.如權利要求29所述的器件，其中所述另一摻雜劑包括砷。
31.如權利要求29所述的器件，其中所述另一摻雜劑包括磷。
32.如權利要求29所述的方法，其中所述另一摻雜劑包括磷和砷。
33.如權利要求21所述的器件，其中所述功率半導體器件是從包括縱向DMOS、V-槽DOS，和溝槽DMOS MOSFET、IGBT、二極管和雙極性晶體管的組中所選擇的。
34.如權利要求21所述的器件，其中所述第一和第二材料層是多晶硅層。
35.如權利要求22所述的器件，其中所述第一和第二材料層是多晶硅層。
36.如權利要求23所述的器件，其中所述第一和第二材料層是多晶硅層。
37.如權利要求24所述的方法，其中所述第一和第二材料層是多晶硅層。
38.如權利要求29所述的方法，其中所述第一和第二材料層是多晶硅層。
39.一種形成功率半導體器件的方法，包括下面的步驟A.提供第一或第二導電類型的襯底；B.在所述襯底上通過下列步驟形成電壓維持區域1.在襯底上淀積外延層，所述外延層具有第一導電類型；2.在所述外延層中形成至少一個溝槽；3.在所述溝槽中提供具有第二導電類型的第二摻雜劑的第一材料層；4.擴散所述第二摻雜劑來形成相鄰所述溝槽的摻雜的外延區域，并處在所述外延層中；5.在所述溝槽中提供具有第一導電類型的第一摻雜劑的第二材料層；6.互相擴散分別位于第二和第一材料層中的第一和第二摻雜劑以在第一和第二材料層中實現電氣補償；C.在所述電壓維持區域上形成至少一個所述第二導電類型的區域以在它們之間限定一結。
40.如權利要求39所述的方法，其中所述電氣補償足夠基本上實現第一和第二材料層中的電荷平衡。
41.如權利要求39所述的方法，其中該第二層基本上填充該溝槽。
42.如權利要求39所述的方法，其中步驟(C)進一步包括步驟在柵介質區域上形成柵導體；在外延層中形成第一和第二體區以在它們之間限定漂移區域，所述體區具有第二導電類型；在第一和第二體區中分別形成第一導電類型的第一和第二源區域。
43.如權利要求39所述的方法，其中所述第二摻雜劑是硼。
44.如權利要求39所述的方法，其中所述第一摻雜劑包括磷。
45.如權利要求39所述的方法，其中所述第一摻雜劑包括砷。
46.如權利要求39所述的方法，其中所述第一摻雜劑包括磷和砷。
47.如權利要求42所述的方法，其中所述體區包括深體區。
48.如權利要求39所述的方法，其中所述溝槽是通過提供限定至少一個溝槽的掩模層、并且蝕刻由掩模層限定的溝槽來形成的。
49.如權利要求42所述的方法，其中所述體區通過將摻雜劑注入并擴散進襯底來形成。
50.如權利要求39所述的方法，其中所述功率半導體器件是從包括縱向DMOS、V-槽DOS、和溝槽DMOS MOSFET、IGBT、二極管和雙極性晶體管的組中選擇。
51.如權利要求39所述的方法，其中提供第一材料層的步驟包括在使用氣相摻雜以第二摻雜劑摻雜第一材料層之后淀積第一材料層的步驟。
52.如權利要求51所述的方法，其中提供第二材料層的步驟包括在使用氣相摻雜以第一摻雜劑摻雜第二材料層之后淀積第二材料層的步驟。
53.如權利要求52所述的方法，進一步包括以介質材料填充溝槽的步驟。
54.如權利要求52所述的方法，進一步包括以未摻雜的多晶硅填充溝槽的步驟。
55.如權利要求39或51所述的方法，其中所述第一和第二材料層是多晶硅層。
56.如權利要求52所述的方法，其中所述第一和第二材料層是多晶硅層。
57.如權利要求53所述的方法，其中所述第一和第二材料層是多晶硅層。
58.如權利要求39所述的方法，進一步包括將第一摻雜劑的部分擴散進所述摻雜的外延區域以調整所述摻雜的外延區域的電荷的步驟。
59.一種形成功率半導體器件的方法，包括下面的步驟A.提供第一或第二導電類型的襯底；B.在所述襯底上通過下列步驟形成電壓維持區域1.在襯底上淀積外延層，所述外延層具有第一導電類型；2.在所述外延層中形成至少一個溝槽；3.在所述溝槽中提供具有第二導電類型的第二摻雜劑的第一材料層；4.擴散所述第二摻雜劑以形成相鄰所述溝槽的摻雜的外延區域，并處在所述外延層中；5.將第一導電類型的第一摻雜劑擴散進第一材料層以實現第一材料層中的電氣補償；C.在所述電壓維持區域上形成至少一個所述第二導電類型的區域以在它們之間限定一結部。
全文摘要
提供了一種用于形成功率半導體器件的方法，本方法首先提供第一(2)或第二導電(1)類型的襯底，之后在襯底(1)上形成電壓維持區域。通過在襯底(1)上淀積第一導電類型的外延層并且在外延層中形成至少一個溝槽(520)來形成電壓維持區域。在溝槽(520)中淀積具有第二導電類型的第二摻雜劑的第一多晶硅層(512)。擴散第二摻雜劑來形成相鄰于溝槽(520)的摻雜的外延區域，并處在外延層中。接下來在溝槽(520)中淀積具有第一導電類型的第一摻雜劑的第二多晶硅層(512)。分別位于第二和第一多晶硅層(512)中的第一和第二摻雜劑彼此相互擴散來實現第一和第二多晶硅層(512)中的電氣補償。最后，在電壓維持區域上形成至少一個第二導電類型的區域來在它們之間限定結部。
文檔編號H01L29/732GK1610974SQ02826542
公開日2005年4月27日 申請日期2002年12月30日 優先權日2001年12月31日
發明者理查德·A·布蘭查德 申請人:通用半導體公司