專利名稱：具有中點發生器基準的mram的制作方法
技術領域：
本發明涉及磁電阻存儲器，尤其涉及用于讀取存儲在磁電阻存儲器中的數據的裝置和方法。
背景技術：
薄膜磁電阻隨機訪問存儲器(MRAM)可以用各種包含磁隧道結(MTJ)單元的存儲器單元實施例來制備。因為MTJ單元最容易制備和使用，因此為了理解同樣適用于其它MRAM單元和陣列的各種概念，它被用作整個說明書中的基本例子。MTJ單元基本上包括一對磁層，其間夾有絕緣層。其中一個磁層具有固定的磁矢量，另一個磁層具有可變的磁矢量，其方向或者與該固定磁矢量方向一致，或者與該固定磁矢量的方向相反。當兩個磁矢量的方向一致時，MTJ單元的電阻，即對磁層之間流動的電流的阻力最小，而當兩個磁矢量方向相反或方向不重合時，MTJ單元的電阻最大。
通過對MTJ單元施加磁場，以使可變磁矢量移向所選擇的取向，從而將數據存儲在MTJ單元中。通常來說，可以將排列一致的取向指定為邏輯1或0，而將排列不一致的取向指定為相反邏輯值，即邏輯0或1。通過傳遞電流從一個磁層到另一個磁層地通過MTJ單元，讀取或檢測所存儲的數據。通過MTJ單元的電流或MTJ單元上的電壓降的大小將隨可變磁矢量的取向的變化而變化。有關MTJ存儲器單元的制備和操作的附加信息可以參見1998年3月授權的題目為“多層磁隧道結存儲器單元”的專利5,702,831，這里參照引用了該專利。
在某些現有技術的電路里，從MTJ單元中讀取所存儲的數據是通過使電流流經串聯電路來實現的，串聯電路包含負載電阻器和MTJ單元。流經MTJ單元的電流由柵極上加有偏壓的晶體管來控制，在負載電阻和電流控制晶體管之間的連結點上獲得輸出電壓。并且，MTJ單元(和陣列中的其它MTJ單元)的位線和數據線都被該晶體管箝位到所期望電壓。這種類型的數據讀取會遇到幾個主要問題負載電阻器的電阻必須比MTJ單元的電阻大很多，這使得MTJ單元在低供電電壓下的工作變得很困難。此外，電路的工作依賴于晶體管所提供的箝位電壓和偏置電壓。然而，箝位電壓是MTJ單元的電阻、偏置電壓和負載電阻的函數，其中的任何或所有因素都會因特定讀取過程的不同、供電電壓的變化、溫度的變化和MTJ單元電阻的變化等等而發生改變。而且，現有技術電路中的大負載電阻和其它元件需要占用大的芯片面積，這妨礙了高密度存儲器陣列的制備。而且，由于負載電阻的存在，輸入阻抗很高。
這些問題中的某些問題已在專利號為6,205,073，題目是“用于MTJ存儲器的讀取的電流傳送器和方法”的美國專利中得到解決。在6,205,073專利的參考文獻中，列被散布或分布在整個MTJ陣列中。每個參考列傳送“中點(midpoint)”電流，其中通過將參考列箝位到參考偏置電壓，以使流經參考列的電流處在流經目標列電流的最小值和最大值之間的點上，從而產生所述“中點”電流。生成參考偏置電壓的任務由兩個MTJ和某個線性CMOS電路來完成。即使這個方法是可靠的，然而它會受到CMOS電路的變化，和參考偏置電壓發生器中的MTJ沒有能力對目標和參考列進行密切跟蹤的缺陷(因為參考偏置發生器位于芯片的其它地方)的影響。
因此，非常希望能夠提供一種用于為讀取和檢測MTJ單元而生成中點(例如，電阻、電流和/或電壓)的設備和方法，來克服這些問題。
參照以下附圖圖1是帶有參考列的讀取電路的簡化示意圖，其中包含根據本發明嵌入在單一數據塊中的磁電阻中點發生器單元；圖2是舉例說明中點發生器的操作的簡化示意圖；圖3是與中點發生器單元相結合的數據存儲器單元的示意圖，其中舉例說明了讀取操作期間的電流；圖4是帶有參考列的讀取電路的簡化示意圖，其中包含根據本發明位于多個數據塊之間的磁電阻中點發生器單元；圖5是根據本發明、采用并-并結構的MRAM陣列的實施例的簡化示意圖，所述并-并結構帶有嵌入在單一數據塊中的中點發生器單元；圖6是中點發生器單元的一個實施例的簡化示意圖；圖7是中點發生器單元的另一個實施例的簡化示意圖；圖8是圖7的中點發生器單元的簡化等距視圖；圖9是根據本發明、采用并-并結構的MRAM陣列的實施例的簡化示意圖，所述并-并結構不帶有段選擇晶體管，但帶有嵌入在單一數據塊中的中點發生器單元；圖10是圖9的結構中的一列數據單元的簡化截面圖；圖11是根據本發明、采用串-并結構的MRAM實施例的簡化示意圖，所述串-并結構帶有包含中點發生器單元的嵌入參考線；圖12是圖11的結構中的一列數據單元的簡化截面圖；圖13是另一個中點發生器單元實施例的簡化示意圖；圖14是圖13的中點發生器單元的簡化等距視圖。
具體實施例方式
現在參見圖1，簡化示意圖舉例說明了根據本發明的讀取電路和包含磁電阻中點發生器的參考列。在這個特定實施例中，參考列41被嵌入在形成單個數據塊的多個數據列中，每個數據列用40來標明。每個數據列40包含位線42，位線42分別通過控制或激活晶體管48至51與非易失磁電阻存儲器元件對44和45、46和47連接。在這個優選實施例中，元件44至47都是用電阻表示的磁隧道結存儲器單元。元件44到47能夠以本領域已知的方式編程到Rmax和Rmin狀態中的一個狀態，以充當存儲信息的存儲器。位線42通過列選擇晶體管(或開關)52與讀取電路的一個輸入端相連，讀取電路通常包含電流傳送器55，電流傳送器的輸出端與差分放大器相連。
電流傳送器電路55包含最好具有極低輸入阻抗的分立元件，使得位線42與任何高輸出阻抗的電流源相隔離。將位線42箝位至Vbias所伴隨的低輸入阻抗限制了位線42的電壓的波動，從而實現了很高密度MTJ陣列的高速讀取。在這個優選實施例中，不論工作溫度如何，供電電壓的變化和處理條件如何，電流傳送器電路55都能為位線42提供和維持恒定的偏置電壓。此外，電流傳送器55為位線42上的電壓提供較小的波動，從而允許進行高速操作。有關在電流傳送器電路55中可用的某些電流傳送器的工作原理、構造和不同實施例的附加信息可以在專利號為6,205,073，題目為“用于MTJ存儲器的讀取的電流傳送器及其方法”的美國專利中找到，這里參考引用了該專利。當然應當理解，可以使用任何執行本發明這種功能的電流傳送器。同樣，應當理解，術語“電流傳送器”試圖包含任何執行所描述功能的其它設備，例如電流傳感器、電流檢測放大器和前置放大器等等。
參考列41包含兩個與參考位線60相連的中點發生器58和59。參考位線60通過列選擇晶體管(或開關)62與電流傳送器電路55的第二個輸入端相連。中點發生器單元58包含多個非易失磁電阻元件64至67，每個磁電阻元件具有Rmax狀態和Rmin狀態，每個磁電阻元件被設置為Rmax和Rmin兩個狀態中的一個狀態。在這個實施例中，磁電阻64和66被設置成Rmax狀態，磁電阻元件65和67被設置成Rmin狀態。而且，磁電阻64和65在單元58的輸入端(位線60)和輸出端(線63)之間連接成第一串聯電路，磁電阻元件66和67在單元58的輸入端(位線60)和輸出端(線63)之間連接成第二串聯電路。磁電阻元件64至67被連接在一起，以提供Rmax和Rmin之間的中點電阻的總電阻。類似地，中點發生器單元59包含多個(在這個實施例中是4個)連接在一起以提供Rmax和Rmin之間的中點電阻的總電阻的非易失磁電阻元件。兩個控制晶體管68和69被連接起來，用于控制流經單元58的電流，后面將描述這一過程。
參照圖2，它提供了一個簡化的示意圖，用于舉例說明中點發生器70的操作。在Rmin和Rmax之間的中間或一半的中點電阻被標明為Rmid。下列等式描述了Rmid與Rmin和Rmax之間的關系Rmid＝(Rmax-Rmin)/2+RminRmid＝ΔR/2+Rmin (1)其中ΔR＝Rmax-Rmin等式(1)可以通過圖2所示的磁電阻元件的串/并組合來實現。磁電阻元件可以以這種方式進行組合，因為它們都是一階線性元件，因此，它們都可以看作為普通的無源線性電阻器。在這個簡化的例子中，中點發生器70包含輸入端71和輸出端72。串聯電路74包含電阻值等于Rmax的磁電阻元件75，其與電阻值等于Rmin的磁電阻元件76串聯，所述磁電阻元件在輸入端71和輸出端72之間以串聯的形式連接起來。另一個串聯電路77包含電阻值等于Rmax的磁電阻元件78，與電阻值等于Rmin的磁電阻元件79串聯在一起，所述磁電阻元件在輸入端71和輸出端72之間以串聯的形式連接起來。串聯電路74還以并聯的方式與串聯電路77連接起來以形成串/并組合。
發生器70的電阻的串/并組合如下所述Rmid＝(Rmax+Rmin)||(Rmax+Rmin)＝RAB其中RAB是輸入端71和輸出端72之間的總電阻。
RAB＝(Rmax+Rmin)2/2(Rmax+Rmin)＝(Rmax+Rmin)/2＝(ΔR+Rmin+Rmin)/2RAB＝ΔR/2+Rmin (2)可以看出等式(2)與等式(1)是相同的，即RAB等于Rmid，因此發生器70成功地產生了中點Rmid。
一般地，磁電阻元件是可以編程到Rmax或Rmin狀態的非易失存儲器元件，其中Rmin是對應于平行磁化狀態的最小電阻值，Rmax是對應于反平行磁化狀態的最大電阻值。而且，磁電阻元件通常最初處于Rmin狀態，并且在產生Rmid之前必須將其編程到Rmax狀態。這種編程可以一次性完成，此后，Rmax將自動地產生而不需要重新編程，因為磁電阻元件以非易失方式保持其磁化狀態。
參照圖3，其中舉例說明的是數據存儲器單元對(一個單元包含磁電阻元件44和控制晶體管48，另一單元包含磁電阻元件45和控制晶體管49)的簡化示意圖，其與中點發生器單元58相結合，從而示出讀取操作期間的電流。在第一存儲器單元(磁電阻元件44和控制晶體管48)的讀取操作中，字線WL0被提升為邏輯1，而字線WL1保持邏輯0的狀態。WL0上的邏輯1使控制晶體管48導通，使得位線42中的數據電流I流過磁電阻元件44和控制晶體管48到達返回或地線GL。
同時，在中點發生器單元58的磁電阻元件65和地線GL之間連接的控制晶體管68被WL0上的邏輯1開啟，而在中點發生器單元58的磁電阻元件67和地線GL之間連接的第二個控制晶體管69，由于WL1上的邏輯0而保持關閉狀態。參考位線60中的參考電流(Iref)在中點發生器單元58處分流，其中的一半電流流過磁電阻元件66和67，而另一半電流流過磁電阻元件64和65。在磁電阻元件65和67之間提供直接相連，使得流過磁電阻元件66和67的一半電流流過直接相連以到達控制晶體管68的上端，在此處與流經磁電阻元件64和65的一半電流匯合。于是完整的參考電流(Iref)流過控制晶體管68到達地線GL。可以看出，當提供邏輯1以讀取其它存儲器單元(磁電阻元件45和控制晶體管49)中存儲的信息時，出現類似的電流(但以相反的方向通過直接連接)。因此，參考電流(Iref)在中點發生器單元58中流動，以產生中點電壓Vdataref，以作為所有類型的檢測放大器的參考電壓，例如在電流傳送器55中用來產生Vref。
參照圖4，其中的簡化示意圖根據本發明舉例說明了帶有參考列的讀取電路，包含位于多個數據塊之間的磁電阻中點發生器單元。圖4包含數據塊80和數據塊81，而參考列82位于它們之間。數據塊80和81是相似的，為了簡化起見，例子中是4位乘4位的塊，但應當理解，任何方便的尺寸都可以使用。如結合圖1的實施例所描述的那樣，數據塊80包含4個位線83，每個位線通過列選擇晶體管84與電流傳送器電路85相連。類似地，數據塊81包含4個位線86，每個位線通過列選擇晶體管87與電流傳送器88相連。參考列82與圖1中的參考列41類似，并以相似的方式工作。在這個實施例中的一個差別是參考列82為它自己的電流傳送器電路89提供參考信號。電流傳送器電路85和89的輸出信號在比較器90中進行比較，以提供數據塊80的輸出信號。電流傳送器電路88和89的輸出信號在比較器91中進行比較，以提供數據塊81的輸出信號。因此，并入一個或多個中點發生器的單個參考列可以與多個數據塊結合使用，或如圖1所描述的那樣，參考列可以嵌入在每個數據塊中。
現在參照圖5，其中根據本發明舉例說明了并入散布的中點發生器的磁電阻隨機訪問存儲器結構的另一個實施例。圖5所例舉的存儲器結構被看稱作并-并存儲器結構，并且將這種存儲器統一標明為100。存儲器100包含嵌入在多個數據列(每個數據列用102來標明)中的參考列101，所述數據列形成單個數據塊。每個數據列102包含全局位線103和本地位線104，本地位線104通過段選擇晶體管105與相關的全局位線103相連。非易失磁電阻存儲器元件106、107、108和109中的每個都有一邊與相關的本地位線104相連，而另一邊分別通過控制或激活晶體管112至115與地線GL相連。
在這個優選實施例中，元件106至109是用電阻表示的磁隧道結存儲器單元。元件106至109中的每個都可通過本領域已知的方式編程到Rmax和Rmin狀態中的一個狀態，以充當存儲信息的存儲器。每個全局位線102通過列選擇晶體管(或開關)117與電流傳送器電路118的一個輸入端相連，電流傳送器電路118的輸出端與差分放大器119相連。并-并結構的附加信息和實施例已在轉讓給相同受讓人、序號為09/649,562、2000年8月提交、題目為“MTJ MRAM并-并結構”的待審美國專利申請中公布過，這里參考引用了該申請。
參考列101包含兩個中點發生器單元120和121，它們通過本地參考位線122相連。并且，位線122通過段選擇晶體管124與全局參考位線123相連。全局參考位線123通過列選擇晶體管(或開關)127連到電流傳送器電路118的第二個輸入端上。在這個實施例中，中點發生器單元120包含多個非易失磁電阻元件128至131，每個都具有Rmax和Rmin狀態，并且每個都可以被設置為Rmax和Rmin狀態之一。如圖1所述，通常將磁電阻元件128至131連接在一起以提供Rmax和Rmin之間的中點電阻的總電阻。類似地，中點發生器單元121包含多個(在這個實施例中是4個)非易失磁電阻元件，它們都連接在一起以提供Rmax和Rmin之間的中點電阻的總電阻。
另外參照圖6，其中單獨說明了中點發生器單元120以便更好地闡述下列電路中的修改。而且，在實際構造中，磁電阻元件128至131通常作為位于支持層(例如，半導體襯底或類似材料)上的材料堆疊或疊層而進行制備的。圖6中，形成磁電阻元件的每個堆疊的底部用B來標明，而堆疊的上部用T來標明。這里應當注意，引入一對控制晶體管132和133，以根據所讀取的相關數據單元來控制流經中點發生器單元120的電流的方向(完整的解釋參見圖3)。通常在半導體襯底上形成控制晶體管，但是在這個實施例中，每個控制晶體管132和133的一個電流端子分別與磁電阻元件128和129的頂層相連。
為了減少圖6中所例舉的中點發生器單元的連接和部件，可以使用圖7所例舉的另一個實施例。中點發生器單元140包含4個磁電阻元件141至144，其中堆疊的底部和頂部用B和T來標明。在這個實施例中，元件141和143的底部連在一起，并且元件142和144的底部連在一起。同樣，元件141和142的頂部連在一起，并且元件143和144的頂部連在一起。圖8是一般性地舉例說明磁電阻元件141至144的物理位置的簡化等距視圖。容易看出，通過這種布局，磁電阻141至144的相互連接和制備大大地簡化了。
元件142至144的底部連到地線GL。元件141的底部通過控制晶體管147連到本地位線145，而元件143的底部通過控制晶體管148連到本地位線145。因為通常在半導體襯底(堆疊的底部)上形成控制晶體管，這種連接可非常簡單地并入實際結構中。而且，可以看出，當控制晶體管147或控制晶體管148被接通時，磁電阻元件141至144形成前面所描述的并聯電路，以在本地位線145上產生所期望的中點。
參照圖9，其中的簡化示意圖舉例說明了并-并結構的存儲器150。存儲器150通常與圖5中的存儲器100相類似，除開已經去掉了段選擇晶體管105，繼而去掉分立的本地位線104，以及全局位線和MTJ存儲器單元之間的控制晶體管112的連接。并且，參考列151包含兩個中點發生器單元152和153，每個中點發生器單元都與圖7的中點發生器單元140相類似。這里可以看出，磁電阻元件和控制晶體管都以規則的圖案定位，使得這個實施例的制備大大地簡化。參照圖10，其中的簡化截面視圖舉例說明了去掉段選擇晶體管的數據元件列中的數據磁電阻元件和控制晶體管的物理定位。在這種結構中去掉段選擇晶體管節省了存儲器的面積和通過段選擇晶體管的時延。然而增加了所有控制或隔離晶體管的結電容，這將導致在某種程度上的速度下降。
相對器件的規則圖案，應當注意，通過激活相關的全局位線(GBL0至GBL3)和相關的數字線(digitline)(DL0至DL3)來選擇任何特定數據元件。當通過激活適當的全局位線和數字線DL0來選擇4個數據列中的任何一列的上部數據元件時，中點發生器單元152中的上部控制晶體管也被激活。因此通過激活全局參考位線GBLref，在中點發生器單元152中產生適當的參考信號，并將該參考信號施加給全局參考位線GBLref上，并且通過電流傳送器到達比較器。所使用的特定中點發生器單元總是放置所讀取的數據單元的附近，使得所讀取的數據單元和中點發生器單元之間在結構和周圍環境因素(例如溫度等等)方面差別最小或沒有差別。
現在參照圖11，其中的簡化示意圖舉例說明了串-并結構的MRAM陣列200的實施例。陣列200包含多個(此例中為4個)數據單元204的列202，和包含根據本發明的中點發生器單元208的嵌入參考列206。每個數據單元204包含與控制晶體管并聯的磁電阻元件。這里應當注意，控制晶體管通常導通以便短路或從電路中去掉磁電阻元件。為了讀取數據單元，控制晶體管被置為非導通。每個數據列202包含多個串聯的段，每段包含多個串聯數據單元204。每個串聯的段通過段選擇晶體管212被連接到全局位線210，使得列中所有串聯的段都并聯起來。列202的每個全局位線210通過列選擇晶體管214與電流傳送器215的一個輸入端相連。另外參照圖12，其中的簡化截面視圖舉例說明了一個數據列202的串聯段。有關串-并結構的附加信息和實施例在轉讓給同一受讓人、2000年8月28日提交、序號為09/649,117、題目為“MTJ MRAM串-并結構”的美國專利申請中公布過，這里參考引用了該申請。
參考列206包含與參考位線216相連的中點發生器單元208的多個串聯段。參考位線216通過列選擇晶體管(或開關)217連到電流傳送器電路215的第二個輸入端上。每個中點發生器單元208包含多個非易失磁電阻元件220至223，每個都具有Rmax和Rmin狀態，每個都被設置為Rmax和Rmin中的一個狀態。參照圖13，為了更好地理解其操作，其中舉例說明了單個中點發生器單元208。除磁電阻元件220至223之外，每個中點發生器單元208包含一對在串聯的磁電阻元件221和223上串聯的控制晶體管225和226。因此，每個中點發生器單元208包含在I/O端子A和B之間串聯的磁電阻元件220和222，在I/O端子A和B之間串聯的磁電阻元件221和223，在I/O端子A和B之間串聯的控制晶體管225和226。圖14的簡化等距視圖舉例說明了圖13的單個中點發生器單元208。
在對每個中點發生器單元208進行編程時，通過全局位線216將編程電流提供給磁電阻元件220和222，通過第二個全局位線230將編程電流提供給磁電阻元件221和223。通過數字線DL0或DL1提供附加的編程和選擇或尋址。這里應當注意，陣列200中的每個串聯段中的每個數據單元可以通過全局位線和數字線DL0至DL3單獨進行尋址。在每個中點發生器單元208中，磁電阻元件220和221被編程到Rmax狀態，而磁電阻元件222和223被編程到(或保持在)Rmin狀態。在端子A和B之間的最終電阻值是RAB＝ΔR/2+Rmin。
在操作中，控制晶體管225和226通常導通，使得中點發生器單元208(參照圖13)通常斷開，或對陣列沒有影響。當通過激活數字線DL0或數字線DL1來選擇陣列200中包含磁電阻元件220和221的行中的數據單元，或包含磁電阻元件222和223的行中的數據單元時，分別關閉控制晶體管225或226。當控制晶體管225或226處于非導通狀態時，中點發生器單元208(參照圖13)在電路中，并在全局位線216上向電流傳送器215提供參考信號。
在上面所有的實施例中，應當理解，多個數據列與單個參考列相關或能夠相關，參考列可以散布、嵌入或者分布在數據列的整個陣列中。例如，在圖1所例舉的結構中，參考列可以包含中點發生器，而每一邊的數據列可擴展為4個、8個等等。所包含的參考列的數目可以很少，其中有限數目的參考列在包括8、16、32或64個數據塊的整個陣列中分布。
一般來說，MRAM結構中的參考列由n/2個中點發生器單元構成，其中n是每個數據列中存儲器單元的數目。并且，每個參考列內中點發生器的布局使得每個中點發生器占據4個磁電阻元件所占用的面積。也就是說，存儲器通常在單個襯底(例如，半導體芯片或類似材料)上制備，而磁電阻元件位于規則圖案的行和列上。而且，多個數據列的磁電阻元件和多個參考列的磁電阻元件通常都很相似。包含中點發生器的參考列的一個非常重要的方面在于，它的電容性地非常接近相鄰的數據列。因此，數據和參考列上的所有時變信號均非常密切地相隨，從而實現高速讀取處理。
于是，這里公開和描述了新的和改進的MRAM結構，其大大改進了磁電阻元件讀取電路的操作和可靠性。由于有了帶有中點發生器的新的和改進的參考列，電路工作更快而且更為可靠。由于有了帶有中點發生器的新的和改進的參考列，可以進行超快速讀取，且結構非常穩健和可靠，至少可與SRAM的性能相比。
盡管我已經給出和描述了本發明的特別實施例，然而本領域的技術人員將可以進一步地對其做出修正和改進。因此我希望應當理解，本發明并不限于所給出的特殊形式，我的意思是指附加的權利要求覆蓋了不違背此項發明的宗旨和范圍的所有修正。
權利要求
1.一種磁電阻隨機訪問存儲器結構，包括被連接以便在其中存儲信息的存儲器單元的數據列，每個存儲器單元包含可編程到Rmax和Rmin狀態之一的非易失磁電阻元件；包含中點發生器單元的參考列，位于數據列的附近，中點發生器單元包含多個非易失磁電阻元件，其中每個磁電阻元件均具有Rmax狀態和Rmin狀態，每個磁電阻元件被設置為Rmax和Rmin之一，并且多個非易失磁電阻元件被連接在一起以提供Rmax和Rmin之間的中點電阻的總電阻。
2.如權利要求1所述的磁電阻隨機訪問存儲器結構，還包含與數據列和參考列相連的差分讀出電路，用于差分比較數據列所產生的數據電壓和中點發生器單元所產生的參考電壓，并提供數據輸出信號。
3.如權利要求1所述的磁電阻隨機訪問存儲器結構，其中存儲器單元的數據列中的每個存儲器單元包含磁隧道結和控制晶體管。
4.如權利要求1所述的磁電阻隨機訪問存儲器結構，其中數據列包含多對存儲器單元，并且參考列包含在操作中和物理上與每對存儲器單元相關的中點發生器。
5.如權利要求2所述的磁電阻隨機訪問存儲器結構，還包含與參考列位置鄰近的多個存儲器單元數據列，該多個數據列一次一個地選擇性連接到差分讀取電路，用于差分比較多個數據列中選定的數據列所產生的數據電壓與中點發生器所產生的參考電壓。
6.如權利要求2所述的磁電阻隨機訪問存儲器結構，還包含多個存儲器單元數據列和多個參考列，每個參考列包含中點發生器，多個參考列被散布在多個數據列。
7.如權利要求6所述的磁電阻隨機訪問存儲器結構，其中多個數據列被分成數據塊，每個數據塊包含該多個數據列的一部分，且該多個參考列中的每個一次一個地嵌入在每個數據塊中，多個數據列的該部分和嵌入在相關塊中的參考列被連接，以分別向差分讀出電路提供數據電壓和參考電壓。
8.如權利要求6所述的磁電阻隨機訪問存儲器結構，其中多個數據列被分成數據塊，每個數據塊包含多個數據列的一部分，多個參考列一次一個地被放置在相鄰數據塊之間，相鄰數據塊和在相鄰數據塊之間散布的參考列被連接，以分別提供數據電壓和參考電壓到差分讀出電路。
9.如權利要求6所述的磁電阻隨機訪問存儲器結構，其中多個數據列的存儲器單元按并-并結構布置。
10.如權利要求9所述的磁電阻隨機訪問存儲器結構，其中多個數據列中的每個列包含全局位線，和通過段選擇晶體管連接到全局位線的本地位線。
11.如權利要求9所述的磁電阻隨機訪問存儲器結構，其中多個數據列中的每個列包含全局位線和本地位線，本地位線包含多個存儲器單元，每個存儲器單元包含串聯的磁隧道結和控制晶體管，每個存儲器單元的控制晶體管直接連接到全局位線。
12.如權利要求6所述的磁電阻隨機訪問存儲器結構，其中多個數據列的存儲器單元按串-并結構布置。
13.如權利要求1中的磁電阻隨機訪問存儲器結構，其中在參考列中包含的中點發生器單元還包含輸入端子和輸出端子，第一串聯電路，包含其電阻值等于Rmax的第一磁電阻元件，其與電阻值等于Rmin的第一磁電阻元件串聯，第一串聯電路在輸入端子和輸出端子之間串聯連接，和第二串聯電路，包含其電阻值等于Rmax的第二磁電阻元件，其與電阻值等于Rmin的第二磁電阻元件串聯，第二串聯電路在輸入端子和輸出端子之間串聯連接，并且與第一串聯電路并聯，其中輸入端子和輸出端子之間的總電阻是Rmax和Rmin之間的中點。
14.一種磁電阻隨機訪問存儲器結構，包括襯底；存儲器單元的數據列，位于襯底上并且被連接以在其中存儲信息，每個存儲器單元包含可編程到Rmax和Rmin狀態之一的非易失磁電阻元件；參考列，包含位于和數據列鄰近的襯底上的中點發生器，中點發生器包含與參考列連接的第一端子和第二端子，第一串聯電路包含電阻值等于Rmax的第一磁電阻元件，其與電阻值等于Rmin的第一磁電阻元件串聯，第一串聯電路在第一端子和第二端子之間串聯連接，以及第二串聯電路，包含電阻值等于Rmax的第二磁電阻元件，其與其電阻值等于Rmin的第二磁電阻元件串聯，第二串聯電路在第一端子和第二端子之間串聯連接，并與第一串聯電路并聯，其中第一端子和第二端子之間的總電阻為Rmax和Rmin之間的中點；和差分讀出電路，與數據列和參考列相連，用于差分比較數據列所產生的數據電壓與中點發生器單元所產生的參考電壓，并提供數據輸出信號。
15.一種磁電阻隨機訪問存儲器結構，包括多個存儲器單元數據列，所述存儲器單元被連接以在其中存儲信息，每個存儲器單元包含可編程到Rmax和Rmin狀態之一的磁電阻隧道結元件，多個數據列被分成數據塊，每個數據塊包含多個數據列的一部分；多個參考列，其中每個參考列包含多個中點發生器單元，每個中點發生器單元包含與相關參考列連接的第一端子和第二端子，第一串聯電路包含電阻值等于Rmax的第一磁電阻元件，其與電阻值等于Rmin的第一磁電阻元件串聯，第一串聯電路在第一端子和第二端子之間串聯連接，以及第二串聯電路，包含電阻值等于Rmax的第二磁電阻元件，其與電阻值等于Rmin的第二磁電阻元件串聯，第二串聯電路在第一端子和第二端子之間串聯連接，并與第一串聯電路并聯，其中第一端子和第二端子之間的總電阻為Rmax和Rmin之間的中點；多個參考列，其按照以下結構之一被散布在多個數據列之間參考列一次一個地放置在相鄰數據塊之間的結構，和參考列一次一個地嵌入在每個數據塊中的結構；和差分讀出電路，與多個數據列和多個參考列相連，用于差分比較所選擇的數據列中的數據單元所產生的數據電壓，和多個參考列中與所選擇的數據列鄰近的參考列的中點發生器單元所產生的參考電壓，并提供數據輸出信號。
全文摘要
MRAM結構包含存儲器單元(44－47)的數據列(40)和參考列(41)，參考列包含中點發生器，參考列位于襯底上數據列的附近。存儲器單元(58－59)和中點發生器包含類似的磁電阻存儲器元件，例如MTJ元件。發生器中的每個MTJ元件都被設置為Rmax和Rmin兩個狀態中的一個狀態，并將它們連接起來以提供Rmax和Rmin之間的中點的總電阻。差分讀出電路與數據列和參考列相連，用于比較數據電壓和參考電壓的差異。
文檔編號H01L27/105GK1550017SQ02816923
公開日2004年11月24日 申請日期2002年8月2日 優先權日2001年8月27日
發明者比德·K·納吉, 比德 K 納吉 申請人:自由度半導體公司