單片半導體壓電器件結構和電－聲電荷傳送器件的制作方法

專利名稱：單片半導體壓電器件結構和電－聲電荷傳送器件的制作方法
技術領域：
本發明總的來說涉及單片半導體器件結構，具體地說涉及包括由不同種類的材料形成的各個器件的單片半導體器件結構。更加具體，本發明涉及也包括可以用來形成電-聲器件的壓電材料的單片半導體器件結構。
背景技術：
世界上，在90％以上的固態電子器件和集成電路都使用硅作為原材料。硅作為選擇的原材料的這種顯赫地位在很大程度上是由于使用硅制造器件和集成電路的良好經濟性。可以以適當的成本和逐漸提高適用于大體積制造的晶片直徑得到優質的單晶硅襯底晶片。
但是，硅不具有適用于各種固態器件的物理性能。一些器件在它們的操作中利用一些材料的物理性能，這些物理性能是獨特的或優于硅。盡管這種使用相對不經濟，但是這些器件必須使用除硅以外的材料。例如，硅具有不適于光電器件工作的間接帶隙。因此，由直接帶隙半導體如代替硅的III-V化合物半導體制成常規的光電器件。
而且，對于一些特定的電子器件如電-聲器件，可以優選使用除元素或化合物半導體以外的材料。例如，電-聲器件如表面聲波(SAW)器件的性能特征取決于制造它們的材料的壓電性能。硅本身是非壓電的。一些化合物半導體，例如，砷化鎵表現出壓電現象，但是它們的壓電性能與例如結晶的鈮酸鋰或鉭酸鋰相比比較弱。商業上使用這些后者材料和其它如適當晶體形式的石英、四硼酸鋰和氧化鍺鉍制成離散的表面聲波(SAW)器件。這些(SAW)波器件設計用作，例如脈沖壓縮濾波器、帶通濾器、延遲線、共振器、振蕩器、回轉器和用于擴頻的匹配濾波器。
現在普遍在信號處理電路中使用SAW器件。發現SAW器件在信號處理電路中的應用范圍從雷達和通信系統到包括接收器、傳呼機和蜂窩電話的消費者電子設備。正如所看到的，一般技術朝著增加電子設備的微型化的方向發展，例如，在消費者電子設備中，也導致SAW器件模塊越來越小。通過利用共振和半共振設計和新的襯底材料已經部分地實現更小的SAW器件。但是，如果現在混合的SAW元件可以與信號處理電路中的半導體集成電路單片地集成，那么信號處理電路的更進一步合乎需要的微型化也是可能的。
因此，需要在用于制造半導體集成電路的單片結構中引入適于制造電-聲器件的壓電材料。
但是，用于制造器件的大多數材料希望的壓電性及其他物理性能是材料的結晶質量的函數。因此，如果單片結構將用于集成以根本不同的材料制造的器件，那么單片結構中的壓電材料和半導體材料(例如硅)必須形成在一起，而不降低任何一種材料的結晶質量。
因為兩種材料的不同晶體結構，所以在硅襯底上生長或淀積優質的壓電材料是不尋常的。兩種材料的始終不同的晶格尺寸在至少一種材料中引起應力和張力，足以降低它的晶體質量，且因此降低器件工作必不可少的物理性能。
不同種類的材料結構形成良好的晶體質量的挑戰不是壓電材料和硅的結合所獨有的。通常試圖集成不同種類的半導體器件，已經或正在尋找器件材料的其他結合。結合的一般尋找包括不同種類的半導體結合，如IV族元素半導體(例如硅)與III-V族或II-VI化合物半導體(例如砷化鎵(GaAs)和磷化銦(InP))結合。受希望最大化兩種材料的利益驅動試圖形成根本不同種類的半導體與硅的合成結構。例如，試圖在硅襯底上形成GaAs基化合物半導體薄膜，設法從硅的粗糙和它對器件和大規模生產的集成電路的可控制性以及來自化合物半導體的特別的電性能獲益，化合物半導體的電性能例如使它們有用于高速器件和光-電器件如激光器。
化合物半導體與上述通常使用的壓電材料相比是不同種類的材料。可是，它可能對面對包括基本半導體襯底上的化合物半導體的任何根本不同的材料的不同種類生長的問題中形成優質的壓電硅單片結構的挑戰有用。
附圖簡述結合附圖，考慮以下的詳細描述將明白本發明的上述及其他目的和優點。其中相同的參考標記始終指相同的部分，其中

圖1-3以剖面圖示意地說明根據本發明的各個實施例能被使用的合成半導體器件結構；圖4圖形地說明基質晶體和生長的晶體覆層之間可獲到的最大膜厚和晶格失配的關系；圖5是根據在此所示制造的說明性半導體材料的高分辨率透射式電子顯微鏡照片(TEM)。
圖6是根據在此所示制造的說明性半導體結構的X射線衍射。
圖7說明包括非晶氧化層的結構的高分辨率TEM；圖8說明包括非晶氧化層的結構的X射線衍射譜；圖9-12以截面圖示意地說明根據本發明的另一個實施例的合成器件結構的形成；圖13-16說明圖9-12中圖示的器件結構可能的分子鍵結構；圖17-20以截面圖示意地說明根據本發明的另一個實施例合成器件結構的形成；圖21-23以截面圖示意地說明根據本發明的又一個實施例合成器件結構的形成；圖24和25以截面圖示意地說明根據本發明的各個實施例能被使用的合成器件結構；圖26-30包括集成電路的部分截面圖，集成電路包括在此所示的化合物半導體部分、雙極部分以及MOS部分；圖31-33以截面圖示意性說明包括根據本發明的各個實施例壓電材料的單片結構的形成；圖34和36以截面圖示意地說明能被根據本發明的各個實施例使用的單片結構；圖35以平面圖示意地說明根據本發明的實施例在圖34的單片結構中形成的SAW回轉器；圖37以截面圖示意地說明根據本發明的實施例包括適用于制造電-聲器件的壓電材料的單片結構的形成；圖38和39示意地說明根據本發明的聲音電荷傳送器件的實施例的截面。
本領域普通技術人員將明白在某些附圖中的許多元件的圖示是為了簡單和清楚，沒有必要按比例繪制。例如，某些附圖中的一些元件尺寸可以相對于其他元件放大以有助于提高對所示內容的理解。
發明的詳細說明形成具有不同的晶格間距的全異晶體材料的異類結構的困難至少首先接近機械穩定性的問題。晶體表面具有自然趨勢或偏向(preference)以維持它們的晶體習性，亦即，在體晶(bulk crystal)中生長保持原子或分子的晶格間距和晶體排列。在具有不同于第一晶體的晶格間距的第二晶體上直接生長第一晶體的薄膜，促使接近生長界面的兩種晶體中的原子或分子的晶格間距朝著共同值互相調整。晶格間距的這些相互展寬或壓縮引起兩種晶體中的機械應力和/或張力。晶體的自然彈性可以允許晶格間距的一定展寬或壓縮，當第二晶體薄膜或層生長加厚時，晶格間距的繼續機械形變導致它的晶體結構退化。該現象通常按照晶體的彈性來理解和描述。當由于晶格失配超過晶體的彈性極限或兩種材料之間的界面的電子鍵強度時在它之中的機械應力或張力變化，生長層(通俗術語)的晶體結構開始崩潰。
在襯底上的異種材料的生長中，兩種材料中的原子或分子的詳細的準確本性認為是在機械晶格失配/彈性現象中的次要作用。跟隨這種觀點，將形成壓電-半導體單片結構的問題認為是形成包括不同種類的半導體材料以及壓電材料的異種材料的異類結構中的晶格隔開不匹配(lattice-spacing mismatch)的一般問題。
本公開解決不同類型的半導體-半導體結構和壓電-半導體結構的形成。
在此為了方便起見，半導體-半導體結構有時稱為“合成半導體結構”或“合成集成電路”，因為在一個集成的結構或電路中它們包括兩種(或更多)顯著地不同類型的半導體器件。例如，這兩種器件的一個可以是硅基器件如CMOS器件，這兩種器件的另一種可以是化合物半導體器件，如砷化鎵器件。Ramdani等在2000年2月10日申請的美國專利申請號US09/502023中公開了說明性合成半導體結構和制造這種結構的方法，在此引入其全部內容作為參考。下面基本上重復來自參考文獻的某些材料，以保證支持參考文獻的合成半導體結構和合成集成電路。
同樣，為了方便起見，除一個或多個半導體之外包括壓電材料的壓電半導體結構在此指單片結構。
圖1示意地說明與本發明的某些實施例有關或結合有用的部分半導體結構20的截面。半導體結構20包括單晶襯底22、包含單晶材料的調節(accommodating)緩沖層24和單晶化合物半導體材料層26。在本文中，術語“單晶”應該具有在半導體工業中普遍使用的意義。該術語指在半導體工業中材料是單晶體或基本上是單晶體以及應該包括那些具有相對小的缺陷數如位錯等的材料，這些缺陷在硅或鍺或硅和鍺的混合物襯底中經常發現和在這種材料的外延層中經常發現。
根據一個實施例，結構20也包括位于襯底22和調節緩沖層24之間的非晶中間層28。結構20也可以包括調節緩沖層24和化合物半導體層26之間的模板(template)層30。如以下更完全地說明，模板層30有助于在調節緩沖層24上開始化合物半導體層26的生長。非晶中間層28有助于減輕調節緩沖層24中的張力，以及通過這樣做，有助于生長高結晶質量的調節緩沖層24。
根據一個實施例，襯底22是單晶半導體晶片，優選大直徑的半導體晶片。晶片可以是來自元素周期表的IV族材料。IV族半導體材料的例子包括硅、鍺、混合的硅和鍺、混合的硅和碳、混合的硅、鍺以及碳等。優選襯底22是包含硅或鍺的晶片，最優選是半導體工業中使用的優質單晶硅晶片。調節緩沖層24優選是在下面的襯底22上外延地生長的單晶氧化物或氮化物材料。根據一個實施例，在襯底22和調節緩沖層24之間的界面的襯底22上生長非晶中間層28，在層24的生長過程中通過氧化襯底22生長調節緩沖層24。非晶中間層28用來減輕由于襯底22和緩沖層24的晶格常數差可能出現在單晶調節緩沖層24中的張力。如在此使用，晶格常數指在表面的平面中測量的單元原子之間的距離。如果不通過非晶中間層28減輕這種張力，那么該張力可能在調節緩沖層24的晶體結構中引起缺陷。反過來，在調節緩沖層24的晶體結構中的缺陷將使之難以在單晶化合物半導體層26中實現優質的晶體結構。
調節緩沖層24優選是它的結晶性與下面的襯底22和與覆蓋的化合物半導體材料26相容而選擇的單晶氧化物或氮化物材料。例如，該材料可以是具有與襯底22和隨后涂敷的半導體材料26相配的晶格結構的氧化物或氮化物。適合于調節緩沖層24的材料包括金屬氧化物如堿土金屬鈦酸鹽、堿土金屬鋯酸鹽、堿土金屬鉿酸鹽、堿土金屬鉭酸鹽、堿土金屬釕酸鹽、堿土金屬鈮酸鹽、堿土金屬釩酸鹽、堿土金屬錫基鈣鈦礦、鋁酸鑭、氧化鈧鑭和氧化釓。此外，各種氮化物如氮化鎵、氮化鋁和氮化硼也可以用于調節緩沖層24。這些材料的大多數是絕緣體，盡管釕酸鍶(例如)是導體。一般，這些材料是金屬氧化物或金屬氮化物，更具體地，這些金屬氧化物或氮化物一般包括至少兩種不同的金屬元素。在一些特別的應用中，金屬氧化物或氮化物可以包括三種或更多不同的金屬元素。
可以用于調節緩沖層24的這些氧化物和氮化物的幾種(例如，鈦酸鍶鋇和氮化鋁)也具有壓電性能，使它們適用于電-聲器件。
通過氧化襯底22的表面形成的非晶中間層28優選是氧化物，更優選由氧化硅組成。層28的厚度為足以減輕由于襯底22和調節緩沖層24的晶格常數之間不匹配引起的張力。一般，層28具有約0.5-5.0nm范圍內的厚度。
如具體的半導體結構需要，層26的化合物半導體材料可以選自IIIA族和VA族元素(III-V半導體化合物)、混合的III-V化合物、II族(A或B)和VIA族元素(II-VI半導體化合物)以及混合的II-VI化合物中的任意一種。例子包括砷化鎵(GaAs)、砷化銦鎵(GaInAs)、鎵鋁砷(鎵鋁砷)、磷化銦(InP)、硫化鎘(CdS)、碲化鎘汞(CdHgTe)、硒化鋅(ZnSe)、硒化硫鋅(ZnSSe)等。適當的模板30材料在選擇的位置化學地鍵合到調節緩沖層24的表面，并提供用于隨后的化合物半導體層26的外延生長的晶核形成的位置。下面論述適于模板30的材料。
圖2說明根據在一實施例的部分半導體結構40的截面。結構40類似于先前描述的半導體結構20，除了附加的緩沖層32位于調節緩沖層24和單晶化合物半導體材料層26之間外。具體地說，附加的緩沖層32位于模板層30和化合物半導體材料的覆蓋層26之間。當調節緩沖層24的晶格常數不能充分地與覆蓋的單晶化合物半導體材料層26相配時，由半導體或化合物半導體材料形成的附加緩沖層32用來提供晶格補償。
圖3示意地說明根據本發明的另一個示例性實施例的部分半導體結構34的截面。結構34類似于結構20，除了結構34包括非晶形層36而不是調節緩沖層24和非晶的中間層28以及包括附加半導體層38之外。
如下面更詳細的描述，可以與如上所述類似的方式通過首先形成調節緩沖層和非晶中間層來形成非晶層36。然后形成(通過外延生長)覆蓋單晶調節緩沖層的單晶半導體層26。然后調節緩沖層暴露于退火處理，以將單晶調節緩沖層轉變為非晶層。以此方式形成的非晶層36包括調節緩沖層和中間層的材料，非晶層可以或可以不合并(amalgamate)。因此，層36可以包括一個或兩個非晶層。在襯底22和半導體層38(之后形成的層38)之間形成非晶層36減輕層22和38之間的應力，為后續工序例如形成化合物半導體層26提供真正的相容襯底。
如先前所述的工序與圖1和2結合適用于在單晶襯底上生長單晶化合物半導體層。但是，包括將單晶調節緩沖層轉變為非晶氧化層的、結合圖3描述的工序對于生長單晶化合物半導體層更好，因為它允許減輕緩和層26中的任意張力。
半導體層38可以包括本申請所描述與化合物半導體材料層26或附加的緩沖層32的任意一個相關的任意材料。例如，層38可以包括單晶的IV族或單晶化合物半導體材料。
根據本發明的一個實施例，半導體層38在層36形成過程中用作退火帽蓋層，且用作后續半導體層26形成的模板。由此，層38優選足夠厚，以為層26生長(至少一個單層)提供合適的模板，以及層38優選足夠薄以允許層38形成為基本上沒有缺陷的單晶半導體化合物。
根據本發明另一個實施例，半導體38包括足夠厚的化合物半導體材料(例如，與化合物半導體層26結合的上述材料)，以在層38內形成器件。在此情況下，根據本發明的半導體結構不包括化合物半導體層26。換句話說，根據該實施例的半導體結構僅包括布置在非晶氧化層36上的一個化合物半導體層。
在襯底22上形成的層，無論它僅包括調節緩沖層24、具有非晶中間或界面層28的調節緩沖層24、非晶層例如通過如上所述退火與圖3有關的層24和28、或模板層30形成的層36一般都可以指作“調節層”。
以下非限制、說明性例子說明在根據各個選擇性實施例的結構20，40和34中有用的各種材料組合。這些例子僅僅是說明性的，并不打算讓本發明限于這些說明性的例子。
例1根據一個實施例，單晶襯底22是以(100)取向的硅襯底。硅襯底22可以是，例如普遍用于制造互補金屬氧化物半導體(CMOS)集成電路的硅襯底，具有約200-300mm的直徑。根據這個實施例，調節緩沖層24是SrzBa1-zTiO3的單晶層，z的范圍從0至1，非晶中間層28是在硅襯底22和調節緩沖層24之間的界面形成的氧化硅(SiOX)層。選擇z的值，以獲得與隨后形成的層26的晶格常數緊密地相配的一個或多個晶格常數。調節緩沖層24可以具有約2至約100納米(nm)的厚度，優選具有約5nm的厚度。一般地，希望調節緩沖層24足以厚到將單晶材料層26與襯底22隔離，以便獲得想要的電性能和光性能。厚于100nm的層通常幾乎不提供額外的優點，同時不必要地增加成本；但是如果需要，可以制造厚層。氧化硅的非晶中間層28可以具有約0.5-5.0nm的厚度，優選具有約1-2nm的厚度。
根據這個實施例，化合物半導體材料層26是具有約1nm至約100μm厚度的砷化鎵層(GaAs)或砷化鎵鋁(AlGaAs)層，優選具有約0.5μm至10μm的厚度。厚度一般取決于被制備的層的應用。為了便于在單晶氧化物上外延生長砷化鎵或砷化鎵鋁，通過覆蓋氧化層形成模板層30。模板層30優選是Ti-As、Sr-O-As、Sr-Ga-O或Sr-Al-O的1-10個單層。通過優選實例，Ti-As或Sr-Ga-O的1-2個單層30已證明成功地生長GaAs層26。
實例2根據再一個實施例，單晶襯底22是如上所述的硅襯底。調節緩沖層24是立方體或與硅襯底22和調節緩沖層24之間的界面處形成的氧化硅的非晶中間層28正交的鍶或鋯酸鋇或鉿酸鹽的單晶氧化物。調節緩沖層24 以具有約2-100nm的厚度，優選具有至少5nm的厚度，以確保適當的晶體和表面質量，且由單晶SrZrO3、BaZrO3、SrHfO3、BaSnO3或BaHfO3形成。例如，可以在約700℃的溫度下生長BaZrO3的單晶氧化層。所得結晶氧化物的晶格結構顯示出相對于襯底22硅晶格結構旋轉45°由這些鋯酸鹽或鉿酸鹽材料形成的調節緩沖層24適于在磷化銦(InP)系中生長化合物半導體材料26。化合物半導體材料26可以是例如具有約1.0nm至10μm厚的磷化銦(InP)、砷化鎵銦(InGaAs)、砷化鋁銦(AlInAs)或鎵銦砷磷鋁(AlGaInAsP)。這種結構的適合模板30是鋯-砷(Zr-As)、鋯-磷(Zr-P)、鉿-砷(Hf-As)、鉿-磷(Hf-P)、鍶-氧-砷(Sr-O-As)、鍶-氧-磷(Sr-O-P)、鋇-氧-砷(Ba-O-As)、銦-鍶-氧(In-Sr-O)、或鋇-氧-磷(Ba-O-P)的1-10個單層。優選這些材料之一的1-2個單層。通過一個實例，對于鋯酸鋇調節緩沖層24，表面終止于1-2個鋯的單層，接著淀積砷的1-2個單層以形成Zr-As模板30。然后在模板層30上生長來自磷化銦系的化合物半導體材料的單晶層26。化合物半導體材料26的所得晶格結構相對于調節緩沖層24晶格結構顯示出旋轉45度以及與(100)InP的晶格失配小于2.5％，優選小于約1.0％。
實例3根據再一個實施例，提供適合于覆蓋硅襯底22的II-VI材料的外延膜生長的結構。襯底22優選是如上所述的硅片。適合的調節緩沖層24材料是SrxBa1-xTiO3，x的范圍從0至1，具有約2-100nm的厚度，優選約5-15nm的厚度。II-VI化合物半導體材料26可以是例如硒化鋅(ZnSe)或硒化鋅硫(ZnSSe)。這個材料系適合的模板30包括鋅-氧(Zn-O)的1-10個單層，接著在鋅表面上鋅過量的1-2個單層，含硒的鋅。另外，模板30可以是(例如)接著是ZnSeS的鍶-硫(Sr-S)的1-10個單層。
實例4本發明的這個實施例是圖2中說明的結構40的實例。襯底22、單晶氧化層24和單晶化合物半導體材料層26可以是類似于實例1中描述的那些層。此外，附加的緩沖層32用來減輕可能源于調節緩沖層的晶格和單晶半導體材料的晶格的不匹配引起的任意張力。附加的緩沖層32可以是鍺或GaAs、砷化鎵鋁(AlGaAs)、磷化鎵銦(InGaP)、磷化鎵鋁(AlGaP)、砷化鎵銦(InGaAs)、磷化銦鋁(AlInP)、磷砷化鎵(GaAsP)或磷化鎵銦(InGaP)張力補償的超晶格層。根據該實施例的一個方面，緩沖層32包括GaAsxP1-x超晶格，其中x的值從0至1。根據該實施例的另一個方面，緩沖層32包括InyGa1-yP超晶格，其中y的值從0至1。視情況而定，通過改變x或y的值，晶格常數自下至上改變與超晶格層交叉，以在下面的氧化物的晶格常數和覆蓋的化合物半導體材料之間產生匹配。其他的材料的合成，例如上列的那些，也可以以相同方式同樣改變，以操作(manipulate)層32的晶格常數。超晶格層可以具有約50-500nm的厚度，優選具有約100-200nm的厚度。用于這個結構的模板可以與實例1中描述的相同。另外地，緩沖層32可以是具有1-50nm厚度的單晶鍺層，優選具有約2-20nm的厚度。在使用鍺緩沖層中，具有約一個單層厚度的鍺-鍶(Ge-Sr)或鍺-鈦(Ge-Ti)之一的模板層能被用于單晶化合物半導體材料的后續生長的成核位置。形成的氧化層覆蓋有鍶單層或鈦單層之一，以作為用于單晶鍺的后續淀積的成核位置。鍶單層或鈦單層提供鍺的第一單層可以鍵合的成核位置。
實例5該實施例也說明對圖2中說明的結構40有用的材料。襯底材料22、調節緩沖層24、單晶化合物半導體材料層26和模板層30可以與如上所述的實例2中的那些層相同。此外，緩沖層32插入在調節緩沖層24和覆蓋的單晶化合物半導體材料層26之間。緩沖層32，進一步單晶半導體材料，例如可以是砷化鎵銦(InGaAs)或砷化鋁銦(InAlAs)的過渡(graded)層。根據該實施例的一個方面，緩沖層32包括InGaAs，其中銦成分從0變到約50％。附加的緩沖層32優選具有約10-30nm的厚度。從GaAs至InGaAs改變緩沖層32的成分，用來在下面的單晶氧化物材料24和單晶化合物半導體材料的覆蓋層26之間提供晶格匹配。如果在調節緩沖層24和單晶化合物半導體材料層26之間有晶格失配，這種緩沖層32是特別有利的。
實例6這個實施例提供對圖3中說明的結構34有用的示例性材料。襯底材料22、模板層30、單晶化合物半導體材料層26可與如上所述的實例1中的那些層相同。
非晶層36是適當地由非晶中間層材料(例如如上所述的層28的材料)和調節緩沖層材料(例如如上所述的層24材料)形成的非晶氧化層。例如，非晶層36可以包括SiOX和SrzBa1-zTiO3(z的范圍從0至1)的組合，在退火工序過程中至少部分地結合或混合，以形成非晶氧化層36。
非晶層36的厚度根據應用而變化且可以取決于如下因素，如層36想要的絕緣性能，包括26的半導體材料的種類等。根據本實施例的一個示例性方面，層36厚度約2nm至約100nm，優選約2-10nm，更優選約5-6nm。
層38包括可以在單晶氧化物材料上外延地生長的化合物半導體材料，例如用來形成調節緩沖層24的材料。根據本發明的一個實施例，層38包括與層26包括的那些相同的材料。例如，如果層26包括GaAs，層38也包括GaAs。但是，根據本發明的其他實施例，層38可以包括不同于用來形成層26的那些材料。根據本發明一個示例性實施例，層38是約1單層至約100nm厚。
再參考圖1-3，襯底22是單晶襯底，例如單晶硅襯底。單晶襯底的晶體結構的特點在于晶格常數和晶格取向。同樣，調節緩沖層24也是單晶材料，單晶材料的晶格特點在于晶格常數和晶體取向。調節緩沖層24和單晶襯底22的晶格常數必須緊密地匹配或，另外必須如此一個晶體取向相對于另一晶體取向旋轉，實現晶格常數的實質性匹配。本文中的術語“基本上相等”和“基本上匹配”意味晶格常數之間有足夠的相似性，以允許下面的層上生長優質的晶體層。
圖4以圖形說明高晶體質量的生長晶體層的可獲得的厚度的關系是基質晶體和生長晶體的晶格常數之間的不匹配的函數。曲線42說明高晶體質量材料的邊界。曲線42右邊的區域表示傾向多晶的層。沒有晶格失配，理論上可以在基質晶體上生長無限厚度、優質的外延層。當晶格常數的不匹配增加時，優質的結晶層能達到的厚度迅速地減小。作為參考點，例如，如果基質晶體和生長層之間的晶格常數不匹配超過約2％，不能實現超過約20nm單晶外延層。
根據一個實施例，襯底22是(100)或(111)取向的單晶硅晶片，調節緩沖層24是鈦酸鍶鋇層。通過相對于硅襯底晶片22晶體取向旋轉鈦酸鹽材料24的晶體取向45°實現這兩種材料之間的晶格常數的實質性匹配。在該例中，包括在非晶中間層28的結構中氧化硅層如果足夠厚，可用來減小鈦酸鹽單晶層24中可能源于基質硅片22和生長的鈦酸鹽層24的晶格常數的任意不匹配引起的張力。結果，可獲得優質的、厚的單晶鈦酸鹽層24。
還參考圖1-3，層26是外延生長的單晶材料層，晶體材料也以晶格常數和晶體取向為特征。根據本發明的一個實施例，層26晶格常數不同于襯底22的晶格常數。為了在該外延生長的單晶層中的獲得優質的結晶性，調節緩沖層24必須是高結晶質量。此外，為了在層26中獲得優質的結晶性，在此情況下，希望基質晶體，單晶調節緩沖層24和生長的晶體26的晶格常數之間的實質性匹配。利用適當選擇的材料，獲得晶格常數的這些實質性匹配，由于生長晶體26的晶體取向相對于基質晶體24的取向旋轉。如果生長晶體26是砷化鎵、砷化鎵鋁、硒化鋅、或硒化硫鋅，而調節緩沖層24是單晶SrBa1-xTiO3，那么獲得兩種材料的晶格常數的實質性匹配，其中生長層26的晶相相對于基質單晶氧化物24的取向旋轉45℃。同樣，如果基質材料24是鍶或鋯酸鋇或鍶或鉿酸鋇或氧化錫鋇，而化合物半導體層26是磷化銦或砷化鎵銦或砷化鋁銦，那么通過將生長晶體層26的取向相對于基質氧化物晶體24旋轉45℃可以獲得晶格常數的實質性匹配。在某些情況下，基質氧化物24和生長化合物半導體層26之間的結晶半導體緩沖層32可用于減小生長單晶化合物半導體層26中的張力，該張力可能源于晶格常數的微小差異。由此在生長的單晶化合物半導體層26中可以獲得比較好的結晶質量。
以下實例說明根據一個實施例用于制造半導體結構如圖1-3所描繪的結構的工藝。該工藝開始提供包括硅或鍺的單晶半導體襯底22。根據優選實施例，半導體襯底22是具有(100)取向的硅片。襯底22優選取向在軸上或至多偏離軸約0.4℃。盡管如下所述，襯底的其他部分可以包含其他結構，但至少半導體襯底22的一部分具有裸露面。本文中的術語“裸露”意味部分襯底22的表面已被清洗，以除去任意氧化物、雜質或其他異物。眾所周知，裸硅是高反應的以及容易形成自然氧化物。術語“裸”意圖包含這種自然氧化物。也可以有意地在半導體襯底上生長薄的氧化硅，盡管這種生長的氧化物對工藝來說不是必需的。為了外延地生長覆蓋單晶襯底22的單晶氧化層24，首先必須除去自然氧化層，露出下面的襯底22的晶體結構。優選通過分子束外延(MBE)進行以后的工序，盡管根據本發明也可以使用其他外延工藝。首先在MBE設備中通過熱淀積鍶、鋇、鍶和鋇的組合物、或其他堿土金屬或堿土金屬的組合物可以除去自然氧化物。在使用鍶的情況下，襯底22被加熱到約750℃的溫度，以促使鍶與自然氧化硅層起反應。鍶用來減少氧化硅，以留下沒有氧化硅的表面。顯示出有序的2×1結構的所得表面，包括鍶、氧、和硅。有序的2×1結構形成用于單晶氧化物的覆蓋層24的有序生長的模板。模板提供必要的化學及物理性能以使覆蓋層24的晶體生長形成晶核。
根據另一個實施例，通過在低溫下通過MBE淀積堿土金屬氧化物如氧化鍶或氧化鋇到襯底表面上，且通過隨后加熱該結構到約750℃的溫度，可以轉變自然的氧化硅和可以準備襯底22的表面，用于單晶氧化層24的生長。在此溫度下，在氧化鍶和自然氧化硅之間發生固態反應，導致自然氧化硅減少和在襯底22的表面上留下具有鍶、氧和硅殘留物的有序的2×1結構。同樣，這形成用于有序的單晶氧化層24隨后生長的模板。
在從襯底22的表面除去氧化硅之后，襯底被冷卻到在約200-800℃的溫度范圍內，通過分子束外延在模板層上生長鈦酸鍶層24。通過在分子束外延設備中打開閘門，露出鍶、鈦和氧源，開始MBE工序。鍶和鈦的比接近1∶1。氧分壓最初設為最小值，以每分鐘約0.3-0.5nm的生長速率生長理想(stoichiometric)的鈦酸鍶。在鈦酸鍶開始生長之后，氧分壓增至高于起始的最小值。氧的過壓促使下面的襯底22和生長的鈦酸鍶層24之間界面處的非晶硅氧化層28的生長。氧化硅層28的生長源于氧通過生長的鈦酸鍶層24到氧與下面的襯底22的表面起反應的界面的氧擴散。鈦酸鍶生長為具有相對于底下襯底旋轉45℃的(100)晶體取向的有序(100)單晶體。在非晶硅氧化中間層28中減輕了由于硅襯底22和生長晶體24之間的晶格常數的微小不匹配可能引起的存在于鈦酸鍶層24中的張力。
在鈦酸鍶層24已生長到想要的厚度之后，通過有助于想要的化合物半導體材料26的外延層的后續生長的模板層30覆蓋單晶鈦酸鍶。對于砷化鎵層26的后續生長，可以通過終止鈦的1-2個單層、鈦-氧的1-2個單層或鍶-氧的1-2個單層的生長完成鈦酸鍶單晶層24的MBE生長。接著形成該覆蓋層，淀積砷以形成Ti-As鍵、Ti-O-As鍵或Sr-O-As鍵。這些的任意一種形成適宜于淀積和形成砷化鎵單晶層26的模板30。形成模板30之后，隨后引入鎵，與砷反應和形成砷化鎵26。另外地，可以在覆蓋層上淀積鎵，以形成Sr-O-Ga鍵，隨后引入砷，形成GaAs。
圖5是根據本發明制造的半導體材料的高分辨率透射式電子顯微鏡照片(TEM)。在硅襯底22上外延地生長單晶SrTiO3調節緩沖層24。在該生長工序過程中，形成非晶界面層28，減輕由于晶格失配的張力。然后使用模板層30外延地生長GaAs化合物半導體。
圖6說明拍攝包括使用調節緩沖層24在硅襯底22上生長的GaAs化合物半導體層26的結構的X射線衍射譜。波譜的峰值表明調節緩沖層24和GaAs化合物半導體層26都是單晶體和(100)取向。
通過上述工序外加附加的緩沖層淀積步驟可以形成圖2所示的結構。在淀積單晶化合物半導體層26之前形成覆蓋模板層的附加緩沖層32。如果附加緩沖層32是化合物半導體超晶格，那么可以通過MBE(例如)在如上所述的模板30上淀積這種超晶格。如果替代的附加緩沖層32是鍺層，那么修改上述工序，用鍶或鈦二者之一的最后層覆蓋鈦酸鍶單晶層24，然后通過淀積鍺，與鍶或鈦起反應。然后可以在該模板30上直接淀積鍺緩沖層32。
可以如上所述通過生長調節緩沖層，在襯底22上形成非晶氧化層，在調節緩沖層上生長半導體層38，以形成圖3中說明的結構34。然后暴露調節緩沖層和非晶氧化層，退火工序有效地將調節緩沖層的晶體結構從單晶變為非晶，由此形成非晶層，以致非晶氧化層和現在的非晶調節緩沖層的組合形成單個非晶氧化層36。然后在層38上接著生長層26。另外，可以在層26的生長之后進行退火工序。
根據本實施例的一個方面，通過將襯底22、調節緩沖層、非晶氧化層和半導體層38暴露于約700℃至約1000℃的峰值溫度和約5秒至約10分鐘的處理時間進行快速熱退火工序，形成層36。但是，根據本發明，可以使用其他適合的退火工序使調節緩沖層變為非晶層。例如，可以使用激光退火或“常規的”熱退火工序(在適當的環境下)形成層36。當使用常規的熱退火形成層36時，可以要求層30的一種或多種組分的過壓，以防止退火工序過程中層38退化。例如，當層38包括GaAs時，退火環境優選包括過壓的砷，以減輕層38的退化。
如上所述，結構34的層38可以包括適合于層32或26的任何一個的任意材料。由此，可以使用根據層32或26二者之一描述的任意淀積或生長方法淀積層38。
圖7是根據圖3說明的本發明的實施例制造的半導體材料的高分辨率透射式電子顯微鏡照片(TEM)。根據本實施例，在硅襯底22上外延地生長單結晶SrTiO3調節緩沖層24。在該生長工序過程中，如上所述形成非晶界面層。接著，在調節緩沖層上形成GaAs層38，調節緩沖層暴露于退火工序，以形成非晶氧化層36。
圖8說明拍攝包括硅襯底22上形成的GaAs化合物半導體層38和非晶氧化層36的結構的X射線衍射譜。波譜的峰值表明GaAs化合物半導體層38是單晶體和(100)取向，以及40至50度周圍缺少峰值表明層36是非晶的。
如上所述的工序說明用于包括硅襯底22、覆蓋氧化層和通過分子束外延工序形成的單晶砷化鎵化合物半導體層26的半導體結構的工序。還可以通過化學氣相淀積(CVD)工序、有機金屬化學氣相淀積(MOCVD)、徒動增強外延(MEE)、原子層外延(ALE)、物理汽相淀積(PVD)、化學溶液淀積(CSD)、脈沖激光淀積(PLD)等的工序進行該工藝。而且，通過類似的工序，也可以生長其他單晶調節緩沖層24，如堿土金屬、鈦酸鹽、鋯酸鹽、鉿酸鹽、鉭酸鹽、釩酸鹽、釕酸鹽以及鈮酸鹽堿土金屬錫基鈣鈦礦、鋁酸鑭、氧化鈧鑭、和氧化釓。而且，通過類似的工序，如MBE，可以淀積覆蓋單晶氧化物調節緩沖層24的其他III-V和II-VI單晶化合物半導體層26。
化合物半導體材料26和單晶氧化物調節緩沖層24的每一變化使用適宜的模板30用于開始生長化合物半導體層。例如，如果調節緩沖層24是堿土金屬鋯酸鹽，那么可以由鋯薄層覆蓋氧化物。隨后，通過淀積砷或磷可以淀積鋯，以與作為前體的鋯起反應，以分別淀積砷化鎵銦、砷化鋁銦、或磷化銦。同樣，如果單晶氧化調節緩沖層24是堿土金屬鉿酸鹽，那么可以由鉿薄層覆蓋氧化層。隨后，通過淀積砷或磷可以淀積鉿，以與作為前體的鉿起反應，以分別淀積砷化鎵銦、砷化鋁銦、或磷化銦層26。以類似方式，可以用鍶或鍶和氧層覆蓋鈦酸鍶24，以及可以用鋇、鋇和氧的層覆蓋鈦酸鋇24。隨后通過淀積砷或磷以與覆蓋材料起反應，可以進行這些淀積的每一種，以形成用于淀積化合物半導體材料層26的模板30，化合物半導體材料層26包括銦、砷化鎵、砷化銦鋁、或磷化銦。
在圖9-12中示意地說明根據本發明的另一個實施例的器件結構的形成截面。與先前參考圖1-3描述的實施例相同，本發明的該實施例包括形成相容襯底的工序和形成模板層的工序，利用單晶氧化物的外延生長形成相容的襯底，如先前參考圖1和2描述的形成調節緩沖層24和先前參考圖3描述的形成非晶層36。但是，圖9-12中說明的實施例利用包括表面活性劑以促進層與層的單晶材料生長的模板。
現在轉到圖9，通過在層54的生長過程中氧化襯底52，在襯底52和生長調節緩沖層54之間的界面的襯底52上生長非晶中間層58，優選是單晶體氧化層。層54優選是單晶氧化物材料，如SrzBa1-zTiO3的單晶層，z的范圍從0至1。但是，層54也可以包括參考圖1-2中的層24預先描述的那些化合物的任何一種和參考圖3中由層24和28組成的層36預先描述了那些化合物的任意一種，層24和28參考圖1和2。
生長層54，具有由圖9中的陰影線55表示的鍶(Sr)終止面，接著增加包括表面活性劑層61和帽蓋層63的模板層60，如圖10和11所示。表面活性劑層61可以包括但不局限于如鋁、銦、和鎵元素，但是將取決于層54和用于最優結果的單晶材料的覆蓋層的成分。在一個示例性實施例中，鋁(Al)用于表面活性劑層61，起改變層54的表面和表面力(surface energy)的作用。優選，在圖10所示的層54上通過分子束外延(MBE)外延地生長表面活性劑層61至一至兩個單層的厚度，盡管其他外延工藝也可以執行，包括化學氣相淀積(CVD)、有機金屬化學氣相淀積(MOCVD)、徒動增強外延(MEE)、原子層外延(ALE)、物理汽相淀積(PVD)、化學溶液淀積(CSD)、脈沖激光淀積(PLD)等。
然后表面活性劑層61(例如)暴露于五族元素如砷，以形成如圖11所示的覆蓋層63。表面活性劑層61可以暴露于多種材料以產生覆蓋層63，如包括但是不局限于砷、磷、銻和氮。表面活性劑層61和覆蓋層結合形成模板層60。
然后通過MBE、CVD、MOCVD、MEE、ALE、PVD、CSD、PLD等淀積單晶材料層66，以形成圖12所示的最終結構，單晶材料層在本實例中是化合物半導體，如GaAs。
圖13-16說明根據圖9-12中說明的本發明的實施例形成的化合物半導體結構的具體實例的可能的分子鍵結構。更具體地說，圖13-16說明使用包含模板(層60)的表面活性劑在鈦酸鍶單晶氧化物(層54)的鍶終止表面上生長GaAs(層66)。
在調節緩沖層54如在非晶中間層58和襯底層52上的氧化鈦鍶上生長單晶材料層66，例如GaAs，其中非晶中間層58和襯底層52都可以包括前面參考圖1和2中層28和22分別描述的材料，圖示了約1000埃的臨界厚度，因為涉及的表面力改變兩維(2D)和三維(3D)生長。為了保持真正的一層接一層的生長(Frank Van der Mere生長)，必須滿足以下關系δSTO＞(δINT+δGaAs)單晶氧化層54的表面力必須大于加到GaAs層66表面力的非晶中間層58的表面力。由于它難以滿足該等式，因此使用包含模板的表面活性劑，如上參考圖10-12所述，以增加單晶氧化層54的表面力和還改變模板的晶體結構為與初始GaAs層相容的類金剛石結構。
圖13說明鈦酸鍶單晶氧化層的鍶終止表面的分子鍵結構。在鍶終止表面頂上淀積鋁表面活性劑層并與如圖14所示的表面鍵合，反應形成包括Al2Sr單層的帽蓋層，Al2Sr單層具有圖14所示的分子鍵結構，形成具有與化合物半導體例如GaAs相容的sp3混合終止表面和類金剛石結構。然后該結構暴露于As，形成如圖15所示的AlAs層。然后淀積GaAs，以完成圖16所示的由二維生長獲得的分子鍵結構。GaAs可以生長到任意厚度，用于形成其他半導體結構、器件、或集成電路。優選使用堿土金屬如IIA族中的那些元素形成單晶氧化層54的覆層表面，因為它們能形成具有鋁的想要的分子結構。
在該實施例中，包含模板層的表面活性劑有助于形成用于單片集成的各種材料層的相容襯底，各種材料層包括由III-V族化合物構成的那些層，以形成優質的半導體結構、器件和集成電路。例如，包含模板的表面活性劑可以用于單片集成單晶材料層如包括鍺(Ge)的層，以形成高效率的光電池。
現在轉向圖17-20，以截面圖說明根據本發明的再一個實施例的器件結構的形成。該實施例利用相容襯底的形成，依靠在硅上外延生長單晶氧化物，接著在氧化物上外延生長單晶硅。
在襯底層72如硅上首先生長調節緩沖層74如單晶氧化層，具有如圖17所示的非晶中間層78。單晶氧化層74可以由前面參考圖1和2中的層24論述的任意一種材料構成，同時非晶中間層78優選由參考圖1和2所示的層28預先描述的任何一種材料構成。襯底72盡管優選硅，也可以包括前面參考圖1-3中的襯底22描述的任何一種材料。
接著，通過MBE、CVD、MOCVD、MEE、ALE、PVD、CSD、PLD等在單晶氧化層74上淀積硅層81，如圖18所示，具有幾百埃的厚度，但是優選具有約50埃的厚度。單晶氧化層74優選具有約20至100埃的厚度。
然后在碳源如乙炔或甲烷存在的情況下，進行快速熱退火，例如在約800℃至1000℃范圍內的溫度下，以形成帽蓋層82和硅酸鹽非晶層86。但是，可以使用其他適合的碳源，只要快速熱退火步驟起將單晶氧化層74非晶化為硅酸鹽非晶層86和碳化頂硅層81以形成帽蓋層82的作用，在該實例中帽蓋層82是碳化硅(SiC)層，如圖19所示。非晶層86的形成類似于圖3中所示的層36的形成，且可以包括參考圖3中的層36描述的那些材料的任意材料，但是優選材料將取決于用于硅層81的帽蓋層82。
最終，通過MBE、CVD、MOCVD、MEE、ALE、PVD、CSD、PLD等在SiC表面上生長化合物半導體層96如氮化鎵(GaN)，如圖20所示，，以形成用于器件形成的優質化合物半導體材料。更具體地說，GaN和GaN基系如GaInN和AlGaN的淀積將導致在硅/非晶區限制的網點形成位錯。所得的氮化物包含化合物半導體材料且沒有缺陷，化合物半導體材料可以包括元素周期表的III、IV、V族元素。
盡管過去已在SiC襯底上生長了GaN，但是本發明的實施例進行形成包含SiC頂面和硅表面上的非晶層的相容襯底的一個步驟。更具體地說，本發明的實施例使用非晶化以形成吸收層間張力的硅酸鹽層的中間單晶氧化層。而且，與過去使用的SiC襯底不同，本發明的該實施例不受晶片尺寸限制，現有技術的SiC襯底的晶片尺寸通常小于50mm的直徑。
包含半導體化合物的氮化物和硅器件的單片集成可以用于高溫RF應用和光電子器件，半導體化合物包含III-V氮化物。GaN系特別用于用于藍/綠和W光源和探測的光電工業。也可以在GaN系統內形成高亮度的發光二極管(LED)和激光器。
圖21-23以截面圖示意地說明形成根據本發明的又一個實施例的器件結構。該實施例包括使用絡合物或Zintl型鍵合起過渡層作用的相容層。更具體地說，該實施例利用金屬間模板層以減小材料層之間的界面力，由此允許層接層的二維生長。
圖21所示的結構包括單晶襯底102、非晶中間層108以及調節緩沖層104。如參考圖1和2的先前描述，在襯底102和調節緩沖層104之間界面的襯底102上形成非晶中間層108。非晶中間層108可以包括前面參考圖1和2的中間層28描述的那些材料的任意材料。襯底102優選是硅，但是也可以包括參考圖1-3中的襯底22先前描述的那些材料的任意材料。
在調節緩沖層104上淀積如圖22所示的模板層130，優選包括由具有大量的離子特性的金屬和準金屬組成的Zintl型位相材料的薄層。如先前描述的實施例，通過MBE、CVD、MOCVD、MEE、ALE、PVD、CSD、PLD等淀積模板層130，以獲得一個單層的厚度。模板層130起具有不定向鍵合的“軟”層作用但具有吸收晶格失配的層間積累的應力的作用。用于模板130的材料可以包括，但是不局限于包含硅、鎵、銦和銻的材料，例如AlSr2、(MgCaYb)Ga2、(Ca、Sr、Eu、Yb)In2、BaGe2As以及SrSn2AS2。
在模板層130上外延地生長單晶材料層126，以獲得圖23說明的最終結構。作為具體實例，SrAl2層可以用作模板層130，在SrAl2上生長適宜的單晶材料層126，例如化合物半導體材料GaAs。Al-Ti(來自SrzBa1-zTiO3的調節緩沖層，z范圍從0至1)鍵主要呈金屬性，同時Al-As(來自GaAs層)鍵是弱共價。Sr具有兩種類型鍵，一種其電荷進入包括SrzBa1-zTiO3的調節緩沖層104的氧原子以具有離子鍵，另一種在用Zintl相材料一般進行的方式中價電荷捐獻給鋁。電荷改變量取決于包括模板層130的元素的相關陰電性以及取決于原子間距。在該實例中，鋁假定sp3雜化且可以容易地與單晶材料層126形成鍵，在該實例中單晶材料層包括化合物半導體材料GaAs。
通過利用該實施例中使用的Zintl型模板層產生可以吸收大的張力而沒有顯著的能量損失的相容襯底。在上述實例中，通過改變SrAl2層的體積調整鋁的鍵強度，由此制成用于專門應用可調的器件，包括III-V和硅器件的單片集成以及用于CMOS技術的高k介質材料的單片集成。
清楚地，具體描述了具有化合物半導體部分和IV族半導體部分的那些實施例用于說明本發明的實施例且不限制本發明。存在許多其他組合和本發明的其他實施例。例如，本發明包括用于制造形成半導體結構、器件和集成電路的結構和方法，集成電路包括其他層例如金屬和非金屬層。更具體地說，本發明包括用于形成相容襯底和材料層的結構和方法，相容襯底用于制造半導體結構、器件和集成電路，材料層適合于制造那些結構、器件和集成電路。通過使用本發明的實施例，現在簡化包括單晶層和其它材料層的集成器件，單晶層包括半導體和化合物半導體，其它材料層用來形成具有其他元件的那些器件，其他元件工作更好或容易地和/或廉價地形成在半導體或化合物半導體材料內。這些允許器件縮小，減小制造成本和增加產量和可靠性。
根據本發明的一個實施例，單晶半導體或化合物半導體晶片可以用于在晶片上形成單晶材料層。以此方式，晶片本質上是在覆蓋晶片的單晶層內制造半導體電子元件的過程中使用的“處理”晶片。因此，電子元件可以形成在覆蓋至少約200毫米直徑和可能至少近似300毫米直徑的晶片上的半導體材料內。
利用這種襯底，相對廉價的“處理”晶片克服放置化合物半導體或其他單晶材料晶片在相對更持久和便于制造的基材上易脆的自然性。因此，可以形成集成電路，以致可以在單晶材料層內或使用單晶材料層形成所有電子元件特別所有的有源電子器件，即使襯底本身可能包括單晶半導體材料。使用非硅單晶材料的化合物半導體器件及其他器件的生產成本應該減小，因為與相對較小和更易脆的襯底(例如，常規的化合物半導體晶片)相比大的襯底可以更經濟和更容易處理。
圖24以截面圖示意地說明根據再一實施例的器件結構50。器件結構50包括單晶半導體襯底52，優選單晶硅晶片。單晶半導體襯底52包括兩個區53和57。在區53中至少部分地形成一般由虛線56表示的電子半導體元件。電子元件56可以是電阻器、電容器、有源半導體元件如二極管或晶體管，或集成電路如CMOS集成電路。例如，電子半導體元件56可以是配置來完成數字信號處理或硅集成電路也適合的其它功能的CMOS集成電路。可以通過常規的半導體工藝同時也是半導體工業公知的和廣泛使用的工藝形成區53中的電子半導體元件。絕緣材料層59例如二氧化硅層等可以覆蓋電子半導體元件56。
從區54的表面除去區53中的半導體元件56的處理過程中已形成或淀積的絕緣材料59和任意的其他層，以在區中提供裸硅表面區。眾所周知，裸硅表面高反應性和可以在裸露面很快地形成氧化硅層。在區57的表面上的自然氧化層上淀積鋇或鋇和氧的層，并與氧化表面起反應，形成第一模板層(未示出)。根據一個實施例，通過分子束外延工序形成覆蓋模板層的單晶氧化層。在模板層上淀積包括鋇、鈦和氧的反應劑以形成單晶氧化層。在最初淀積過程中，保持氧分壓接近與鋇和鈦完全反應所必需的最小值，以形成單晶鈦酸鋇層。然后增加氧分壓，以提供氧過壓和允許氧擴散通過生長的單晶氧化層。氧擴散通過鈦酸鋇在區57的表面與硅反應，在第二區57上和在硅襯底52和單晶氧化層65之間的界面形成氧化硅62的非晶層。層65和62可以經受如上結合圖3所述的退火工藝，以形成單個非晶的調節層。
根據一個實施例，通過淀積第二模板層64終止單晶氧化層65的淀積步驟，第二模板層64可以是鈦、鋇、鋇和氧或鈦和氧的1-10單層。然后通過分子束外延工藝淀積覆蓋第二模板層64的單晶材料層66。通過在模板上淀積砷層開始層66的淀積。該初始步驟之后淀積鎵和砷，以形成單晶砷化鎵66。另外地，鍶可以代替上述實例的鋇。
根據再一實施例，在化合物半導體層66中形成一般由虛線68表示的半導體元件。可以通過通常用于制造砷化鎵或其他III-V化合物半導體材料器件的工藝步驟形成半導體元件68。半導體元件68可以是任意的有源或無源元件，優選是利用和具有化合物半導體材料的物理性能優點的半導體激光器、發光二極管、光探測器、異質結雙極晶體管(HBT)、高頻MESFET或其他元件。可以形成由線70示意地表示的金屬導體以電耦接器件68和器件56，因此實現包括在硅襯底52中形成的至少一個元件和在單晶化合物半導體材料層66中形成的至少一個器件的集成器件。盡管說明性結構50已描述為在硅襯底52上形成且具有鈦酸鋇(或鍶)層65和砷化鎵層66的結構，但是使用本公開在別處描述的其他襯底、單晶氧化層和其他化合物半導體層可以制造類似的器件。
圖25說明根據再一實施例的半導體結構71。結構71包括單晶半導體襯底73例如單晶硅晶片，單晶半導體襯底73包括區75和區76。使用半導體工業中通常使用的常規硅器件處理技術在區75中形成由虛線79示意地圖示的電子元件。使用類似于如上所述的那些工藝步驟，形成覆蓋襯底73的區76的單晶氧化層80和中間非晶硅氧化層83。形成覆蓋單晶氧化層80的模板層84和隨后的單晶半導體87。根據再一實施例，通過類似于用來形成層80的工藝步驟形成覆蓋層86的附加單晶氧化層88，通過類似于用來形成層87的工藝步驟形成覆蓋單晶氧化層88的附加單晶半導體層90。根據一個實施例，層87和90的至少一個由化合物半導體材料組成。層80和83可以經受如上結合圖3所述的退火工藝，以形成單個非晶的調節層。
在單晶半導體層87中至少部分地形成一般由虛線92表示的半導體元件。根據一個實施例，半導體元件92可以包括具有部分由單晶氧化層88形成的柵介質的場效應晶體管。此外，單晶半導體90可用于實現場效應晶體管的柵電極。根據一個實施例，單晶半導體層87由III-V族化合物組成，半導體元件92是利用III-V族元件材料的高遷移率性能的射頻放大器。根據又一實施例，由線94示意地圖示的電互連電連接元件79和元件92。結構71因此集成利用兩種單晶半導體材料的獨特性能的元件。
注意現在關注用于形成說明50或71的合成半導體結構或合成集成電路的示例性部分的方法。具體而言，圖26-30中示出的說明性合成半導體結構或集成電路103包括化合物半導體部分1022、雙極部分1024以及MOS部分1026。在圖26中，提供p型摻雜的單晶硅襯底110，具有化合物半導體部分1022、雙極部分1024、以及MOS部分1026。在雙極部分1024內，摻雜單晶硅襯底110以形成N+掩埋區1102。然后在掩埋區1102和襯底110上形成輕p型摻雜的外延單晶硅層1104。然后執行摻雜步驟，以在N+掩埋區1102上產生輕N型摻雜的漂移區1117。摻雜步驟將雙極區1024截面內的輕p型外延層的摻雜劑類型轉變為輕N型單晶硅區。然后在雙極部分1024和MOS部分1026之間和雙極1024和MOS部分1026周圍形成場隔離區1106。在MOS部分1026內的部分外延層1104上形成柵介質層1110，然后在柵介質層1110上形成柵電極1112。沿柵電極1112和柵介質層1110的垂直側面形成側壁隔片1115。
將p型摻雜劑引入漂移區1117以形成有源或本征基區1114。然后在雙極部分1024內形成N型深集電區1108以允許電連接到掩埋區1102。執行選擇性的N型摻雜以形成N+摻雜區1116和發射區1120。在沿柵電極1112的鄰邊的層1104內形成N+摻雜區1116，其為MOS晶體管的源、漏區或源/漏區。N+摻雜區1116和發射區1120具有每立方厘米至少1E19原子的摻雜濃度，以允許形成歐姆接觸。形成p型摻雜區，以產生P+摻雜區的非有源區或外基區1118(每立方厘米至少1E19原子的摻雜濃度)。
在描述的實施例中，已經執行了幾個處理步驟，但是沒有說明或更進一步描述，例如形成阱區、閾值調整注入、溝道穿通防止注入、場穿通防止注入以及各種掩模層。使用常規的步驟執行器件實現這些工序。如所說明，在MOS區1026內形成標準的N溝道MOS晶體管，在雙極部分1024內形成垂直的NPN雙極晶體管。盡管用NPN雙極晶體管和N溝道MOS晶體管來說明，但是根據各個實施例的器件結構和電路可以附加地或另外地包括使用硅襯底形成的其他電子器件。基于此，在化合物半導體部分1022內不形成電路。
在區1024和1026中形成硅器件之后，形成覆蓋區1024和1026中的器件的保護層1122，以保護區1024和1026中的器件由于在區1022中形成器件潛在的損壞。例如，可以由例如絕緣材料如氧化硅或氮化硅形成層1122。
現在從化合物半導體部分1022的表面除去在集成電路的雙極和MOS部分的處理過程中已形成的所有層，除了外延層1104，但是包括保護層1122。因此提供用于這部分的后續處理的裸硅表面，例如以如上闡述的方式。
然后如圖27所示在襯底110上形成調節緩沖層124。調節緩沖層將形成為部分1022中適當地制備的(亦即，具有適宜的模板層)裸硅表面上的單晶層。但是，在部分1024和1026上形成的部分層124可以是多晶的或非晶的，因為它在不是單晶的材料上形成的，因此沒有形成單晶生長的晶核。調節緩沖層124一般是單晶金屬氧化物或氮化物層和一般具有約2-100納米范圍的厚度。在一個具體的實施例中，調節緩沖層約5-15nm厚。在形成調節緩沖層的過程中，沿集成電路103的最高硅表面形成非晶的中間層122。非晶中間層122一般包括硅氧化物和具有約1-5nm范圍的厚度。在一個具體的實施例中，調節緩沖層約2nm厚。形成調節緩沖層124和非晶中間層122之后，然后形成模板層125，具有約一至十個材料單層的厚度范圍。在一個具體的實施例中，該材料包括鈦-砷、鍶-氧-砷或如先前根據圖1-5所述的其他類似材料。
然后外延地生長覆蓋調節緩沖層124的單晶部分的單晶化合物半導體層132，如圖28所示。在不是單晶的層124的部分上生長的層132的部分可以是多晶的或非晶的。可以通過許多方法形成單晶化合物半導體層，一般包括如砷化鎵、砷化鎵鋁、磷化銦或如前面提到的其他化合物半導體材料。層的厚度約1-5000nm的范圍，更優選100-2000nm的范圍。而且，可以在層132上形成附加的單晶層，如下面結合圖31-32更詳細地論述。
在該具體的實施例中，模板層內的每種元素也存在于調節緩沖層124、單晶化合物半導體材料132中或兩者中。因此，在處理過程中模板層125和它兩個直接鄰近的層之間的圖形消失。因此，當拍攝透射電子顯微(TEM)圖片時，看到調節緩沖層124和單晶化合物半導體層132之間的界面。
在區1022中形成至少部分層132后，層122和124可以經受如上結合圖3所述的退火工序，以形成單個非晶調節層。如果在退火工序之前僅形成層132的部分，那么在進一步處理之前，可以在結構103上淀積剩下的部分。
此時，從覆蓋雙極部分1024和MOS部分1026的部分除去化合物半導體層132和調節緩沖層124(或如果已進行如上所述的退火工序，非晶的調節層)的部分，如圖29所示。在除去化合物半導體層和調節緩沖層124部分之后，在保護層1122之上形成絕緣層142。絕緣層142可以包括多種材料如氧化物、氮化物、氮氧化合物、低k電介質等等。作為在此使用，低k是具有不高于約3.5的介電常數的材料。在淀積了絕緣層142之后，然后拋光或刻蝕它以除去覆蓋單晶化合物半導體層132的部分絕緣層142。
然后在單晶化合物半導體部分1022內形成晶體管144。然后在單晶化合物半導體層132上形成柵電極148。然后在單晶化合物半導體層132內形成摻雜區146。在該實施例中，晶體管144是金屬半導體場效應晶體管(MESFET)。如果MESFET是N型MESFET，那么摻雜區146和至少部分單晶化合物半導體層132也是N型摻雜。如果準備形成p型MESFET，那么摻雜區146和至少部分單晶化合物半導體層132將具有相反的摻雜類型。重摻雜(N+)區146允許形成與單晶化合物半導體層132的歐姆接觸。此時，在集成電路內已形成有源器件。盡管在圖中未圖示，但是根據本發明可以執行附加處理步驟，如形成阱區、閾值調整注入、溝道穿通防止注入、場穿通防止注入等。這些具體的實施例包括N型MESFET、垂直的NPN雙極晶體管以及平坦的N溝道MOS晶體管。許多其他種類晶體管，包括P溝道MOS晶體管，p型垂直雙極晶體管、p型MESFET以及垂直的和平面晶體管的組合可以使用。此外，可以在一個或多個部分1022，1024和1026形成其他電子元件，如電阻、電容器、二極管等等。
處理繼續以基本上完成如圖30所示的集成電路103。在襯底110上形成絕緣層152。絕緣層152可以包括圖30中未示出的刻蝕停止或拋光停止區。然后在第一絕緣層152上形成第二絕緣層154。除去部分層154，152、142，124，以限定將連接器件的接觸開口。在絕緣層154內形成互連溝槽，以在接觸之間提供橫向連接。如圖30所示，互連1562將部分1022內的N型MESFET的源區或漏區連接到雙極部分1024內的NPN晶體管的深集電極區108。NPN晶體管的發射區1120連接到MOS部分1026內的N溝道MOS晶體管的一個摻雜區1116。另一摻雜區1116電連接到集成電路的其他部分，未示出。類似的電連接也形成，以將區1118和1112耦接到集成電路的其他區。
在互連1562、1564和1566以及絕緣層154上形成鈍化層156。為如圖所示的晶體管以及在集成電路103內未圖示的其他電氣部分或電子元件制造電連接。而且，如需要可以形成附加的絕緣層和互連，以在集成電路102內的各個元件之間形成合適的互連。
如從先前的實施例可以看出，化合物半導體和IV族半導體材料的有源器件可以集成到單個集成電路中。因為在同一個集成電路內引入雙極晶體管和MOS晶體管有一些困難，所以可以移動雙極部分1024內的一些元件到化合物半導體部分1022或MOS部分1026中。因此，可以省去用于制造雙極晶體管需要的特別的制造步驟。因此，集成電路僅僅是化合物半導體部分和MOS部分。
清楚地，具有如上所述的化合物半導體部分和IV族半導體部分的集成電路的實施例用于說明什么可以做和并不打算窮舉所有的可能性或限制可以做什么。存在許多其他可能的組合和實施例。例如，化合物半導體部分可以包括發光二極管、光探測器、二極管等，IV族元素半導體部分可以包括數字邏輯、存儲器陣列以及可以在常規的MOS集成電路中形成的多種結構。而且，例如，如下面將詳細描述，化合物半導體部分和元素半導體部分任意一種或兩者都可以包括傳統上用作混合增加到信號處理電路的AW器件及其他電-聲器件。通過使用所示的和在此描述的，現在簡化在化合物半導體材料中工作好的集成器件和/或在IV族半導體材料中工作好的其他壓電材料。這些允許器件尺寸縮小和單片集成度增加，伴隨增加產量和可靠性。制造成本也可以由規模經濟而減小。
盡管未圖示，單晶IV族晶片僅可被用于在晶片上形成化合物半導體電子元件。以此方式，在覆蓋晶片的單晶化合物半導體內制造化合物半導體電子元件的過程中使用的晶片實質上是“處理”晶片。因此，可以在至少約200毫米直徑和可能至少約300毫米直徑的晶片上的III-V或II-VI半導體材料內形成電子元件。
通過利用這種襯底，相對廉價的“處理”晶片克服放置化合物半導體晶片在相對更持久的和便于制造的基材上易脆的自然性。因此，即使襯底本身可能包括IV族半導體材料，也可以形成集成電路，以致可以在化合物半導體材料層內形成所有電子元件，特別是所有有源電子器件。因為與相對小和更易脆的常規化合物半導體晶片相比大的襯底可以更經濟和更容易地處理，所以將減小化合物半導體器件的生產成本。
如前所述，根據本發明的集成電路的附加實施例可以包括SAW器件及其他電-聲器件。電-聲器件利用用于信號處理的器件材料的壓電性能。壓電性指其中材料的電性能耦合材料的機械性能的現象。一般在具有極性分子結構的各向異性材料中觀察壓電現象。普通壓電材料通常是結晶材料或陶瓷。壓電材料通過內部產生的機械(例如，聲音)波響應施加的振蕩電場。相互地，施加到壓電材料的機械應力或張力在它們中產生電場。電性能和機械性能之間耦合的力不同于材料與材料耦合。通常稱為壓電耦合系數K的這些耦合強度用作測量材料的壓電性能。材料的耦合系數K取決于它的極性分子結構的細節以及常常也取決于它的晶體取向。電-聲器件的設計、尺寸、功能性和性能特征取決于使用的器件材料的壓電性能(例如由耦合系數K表征)。
圖31-33示意地說明，例如與用于集成電-聲器件與半導體器件的本發明的某些實施例有關或結合有用的單片結構300，320和330。
圖31示意地說明根據本發明的實施例的單片結構300的截面。結構300包括單晶襯底302和壓電層304。根據一個實施例，結構300也包括位于襯底302和壓電層304之間的非晶中間層308。非晶中間層308有助于減輕壓電層304中晶格失配引起的張力。通過這樣做，層308有助于生長具有用于高壓電耦合強度的適合晶體取向的良好結晶質量壓電層304。
根據一個實施例，襯底302是單晶半導體晶片，優選大直徑的半導體晶片，類似于早先參考圖1-3描述的襯底22。優選襯底302是包含硅或鍺的晶片，最優選是半導體工業中使用的優質單晶硅晶片。襯底302可以是未處理的裸晶片或可以是已經部分地或完全地處理以構造掩埋的器件元件如掩埋摻雜區到其表面內的晶片。襯底302也可以是具有受限的裸露面部分的晶片，晶片的其他部分包含其他結構。
壓電層304優選由在下襯底302上外延地生長的壓電氧化物或氮化物材料形成。根據一個實施例，在層304的生長過程中通過氧化襯底302，在襯底302和壓電層304之間的界面的襯底302上生長非晶的中間層308。
壓電層304是選擇的具有適合于制造電-聲器件的壓電耦合強度系數K的壓電氧化物或氮化物材料。例如，該材料可以是壓電氧化物或氮化物。適合于壓電層304的材料包括具有高壓電強度的金屬氧化物如堿土金屬鈦酸鹽、堿土金屬鋯酸鹽、堿土金屬鉿酸鹽、堿土金屬鉭酸鹽、堿土金屬釕酸鹽、堿土金屬鈮酸鹽、堿土金屬釩酸鹽、堿土金屬錫基鈣鈦礦、鋁酸鑭、氧化鈧鑭、氧化鋅和氧化釓。此外，壓電氮化物如氮化鋁或其他氮化物也可以適合于壓電層304。只要這些壓電材料的大多數可能具有基本上不同于硅的晶體取向和/或晶格間距。這些差異引起這些材料的直接外延生長導致質量差的壓電材料。根據本發明，如前所述，通過使用非晶中間層308完成在硅上生長優質的壓電層304，非晶中間層308吸收或減輕壓電/襯底外延結構中晶格失配引起的張力。
氧化物或氮化物材料用來形成壓電層304，除考慮壓電強度之外，還要選擇性考慮它的晶格與可能在層304的頂上外延地生長的半導體材料的超晶格層的相容性。如果如此選擇壓電層304的材料(例如，鈦酸鍶鋇)，那么壓電層304可以與先前參考圖1-2、圖9-12以及圖21-23分別描述的制造合成半導體結構中的調節緩沖層24、調節緩沖層54、或調節緩沖層的用途相同。在此情況下，結構300形成合成IV族、III-V族、II-VI族、或早先描述的本發明的實施例的絡合物型半導體結構的子集。
在單片結構300的優選實施例中，壓電層304是鈦酸鍶鋇層(即，SrzBa1-zTiO3，z可以具有從0至1之間選擇的值)。使用MBE、CVD、MOCVD、MEE、ALE、PVD、CSD、PLD技術等的任意適合的生長方法都可以使用。例如，可以使用先前描述的使用MBE生長調節層24(例如，圖1-3)的生長方法來生長鈦酸鍶鋇層304。壓電層304可以具有幾百納米至幾十微米的厚度范圍。可以適當地選擇壓電層304的厚度使之用于電-聲器件。
圖32以截面圖示意地說明根據本發明的另一個示例性實施例的單片結構320的部分。結構320不同于結構300，其中壓電層304通過中間調節層306與襯底302隔開。壓電結構320可以由壓電材料如氧化鋅和氮化鋁制成。調節層306可以由考慮用于生長優質的壓電層304需要的張力減輕和晶格匹配而選擇的結晶或非晶材料制成。在一個實施例中，非晶層306開始為結晶層。利用層306的結晶性在層306上首先生長薄的壓電層304至最初開始或建立壓電層304的晶體習性。然后，結構300被加熱為軟化或熔融層306，使層306非結晶。非晶層306可以更適合于減輕在生長的薄壓電層306中晶格失配引起的機械應力或張力。然后，厚壓電層304的進一步生長可以繼續釋放應力。調節層306可以(例如)由先前論述的任何氧化物制成，例如，參考圖1和2。調節層306優選是非晶的硅化層20，厚度100埃。
例如，可以通過延續先前描述的用于在非晶硅化層86上形成碳化硅帽蓋層82的方法形成單片結構320，參考圖17-20說明的合成半導體結構。碳化硅帽蓋層可以用作一個基體，其上形成通常由使用壓電膜如氧化鋅或氮化鋁膜制成的厚壓電層304。在用于形成結構320的工序中，在非晶的硅化層306上形成碳化硅帽蓋層之后可以(例如)生長附加的碳化硅以形成厚碳化硅層304。厚碳化硅對一些非常規的壓電材料可能有用。
至于層304的其它合乎需要的壓電材料，如鈮酸鋰或鉭酸鋰，不需要使用碳化硅或其它帽蓋層。可以在層306上形成由鈮酸鋰和鉭酸鋰制成的壓電層304，不需用插入的帽蓋層(如下面參考圖37將更詳細地描述)。
圖33以截面圖示意地說明根據本發明的又一個示例性實施例的單片結構330的部分。結構330包括生長或淀積在半導體層332上的壓電層334。半導體層332可以是前面參考圖1-3、9、12以及17-21描述的合成半導體結構的最高單晶半導體層的任意一個。半導體層332例如可以是在上述實例1中描述的GaAs層26。壓電層334可以例如由氮化鋁、氧化鋅或其他任意適合的壓電材料組成。壓電層334可以使用任意適合的淀積或生長技術形成。如果對于形成優質的壓電層334適宜或有利，最初可以在層332的頂面形成適合的模板層或調節層(未示出)。壓電層334可以具有幾百納米到幾十微米的厚度范圍。如同先前提及的壓電層304的厚度一樣可以適當地選擇壓電層334的厚度，使之用于電-聲器件。
圖34和36示意地說明將基于壓電材料的電-聲器件與其他半導體器件集成中利用如上所述的實施例的單片結構的截面。參考圖34，單片結構400包括單晶半導體襯底402，優選是單晶硅晶片。單晶半導體襯底402包括兩個區，半導體區403和壓電區404。在區403中至少部分地形成一般由虛線406表示的電子半導體元件。電子元件406可以是電阻器、電容器、有源半導體元件例如二極管或晶體管或集成電路，例如CMOS集成電路。例如，電子半導體元件406可以是CMOS集成電路配置來完成數字信號處理或硅集成電路也適合的其它功能。可以通過半導體工業公知和廣泛使用的常規的半導體處理技術形成區403中的電子半導體元件。絕緣材料層408例如二氧化硅層等可以覆蓋電子半導體元件406。
從區404的表面除去在區403中的半導體元件406的處理過程中可能形成或淀積的絕緣材料408和其他任何層，以在區404中提供裸硅表面區。在區404的表面上淀積鋇或鋇和氧的層，以減小在表面上形成的自然氧化物和形成第一模板層(未示出)。根據一個實施例，通過MBE工序形成覆蓋模板層的壓電層。可以在模板層上淀積包括鍶、鋇、鈦和氧的反應劑以形成壓電層460。在最初淀積過程中，保持氧分壓接近與淀積的鍶、鋇和鈦理想反應所必需的最小值，以形成薄的壓電鈦酸鍶鋇層。然后，增加氧分壓，以提供允許氧擴散通過生長的壓電氧化層460的氧過壓。氧擴散通過生長的鈦酸鋇與區404界面的硅起反應，在硅襯底402和壓電層460之間界面的第二區404上形成非晶硅。
在壓電層460中至少部分地形成一般由虛線468表示的電-聲元件。可以形成由線470示意地表示的金屬導體，以電連接元件468和元件406，因此實現包括在硅襯底402中形成的至少一個元件和使用壓電層460形成的至少一個元件的集成器件。
電-聲元件468可以是任何適合的無源SAW元件。適合的SAW元件例如可以是換能器、波散濾波器、帶通濾波器、回轉器、延遲線和共振器。可以由通常使用的工序步驟，例如在制造具有梳狀換能器(interdigitated transducers)的SAW器件中使用的工序步驟形成電-聲元件468。繼續參考圖34、圖36，示意地示出可以在壓電層460中形成的適時信號回轉器480的平面圖。常規的構圖和金屬淀積工序可以用來形成梳狀輸入換能器481、梳狀基準換能器482、和輸出換能器483。可以形成由線471、472和473示意地表示的金屬導體，用于分別連接輸入信號、基準信號和輸出信號到和從半導體元件如元件406。在另一個實施例中，在形成壓電層460之前，可以在區404中的襯底402的表面上形成換能器481、482和483的一些或全部。常規的半導體處理如摻雜劑擴散或離子注入可以用來提供用作SAW器件換能器481，482和483的掩埋導電區。
電-聲元件468也可以是有源元件如聲音電荷傳送(ACT)器件(例如，如下參考圖38和39分別描述的ACT器件600或700)。而且，元件468也可以是利用聲波和具有最接近半導體的電特性的壓電材料中它們的相關電磁場的交互作用的其他任何器件。
盡管說明性結構400已經描述為在硅襯底402上形成和具有鈦酸鍶鋇壓電層460的結構，但是根據本發明使用襯底材料和壓電材料的其他結合可以制造類似的一對半導體壓電單片結構。在本公開中別處提及的任何材料都可以使用。
圖36說明根據再一實施例的單片結構500。單片結構500使用單晶半導體襯底502，例如可以是單晶硅晶片。結構500包括區505，506、507和508。
使用通常用于半導體工業的常規硅器件處理技術在區506中形成由虛線510示意地圖示的電子元件。也可以使用常規的硅器件處理技術在區505中形成由虛線509示意地圖示的電-聲元件509的半導體元件。元件509的半導體元件例如可以是能用作SAW器件中的換能器電極的重摻雜掩埋區。使用類似于先前描述的外延材料生長方法，在區505中形成覆蓋電-聲元件509的半導體元件的壓電氧化層520和中間非晶硅氧化層522，以及在區507和508中形成壓電氧化層520和中間非晶硅氧化層522。形成具有高單晶質量的壓電氧化層520，使之能用作化合物半導體超晶格層526的隨后生長的調節層。在襯底502的區507和508中形成覆蓋壓電(單晶)氧化層520的模板層524。超晶格層526例如可以是在模板層524上直接形成的單晶化合物半導體或例如可以是在中間緩沖層(未示出)上形成的單晶化合物半導體。在形成合成IV族、III-V族、II-VI族或絡合物型半導體結構(例如，圖1-3、9-12和17-25)的上下文中先前描述的工序可以使用適當地修改為適合于形成模板層524和超晶格層526。在襯底502的區508中的超晶格層526頂上形成壓電530。層530例如可以是使用CVD或PVD技術形成的氮化鋁層或氧化鋅層。
在區507的超晶格層526中至少部分地形成一般由虛線511表示的半導體元件。而且，在區508的壓電層530中至少部分地形成一般由虛線512表示的電聲元件。根據一個實施例，超晶格層526由III-V族化合物半導體組成，半導體元件511是利用III-V族材料的高遷移率性能的射頻無線電收發機，電-聲元件512是無源SAW器件。
由線540示意地說明了電連接元件509、510、511和512的電互聯。因此單片結構500集成利用單片結構500中不同的半導體和壓電材料的獨特性能的不同的半導體和電-聲元件。
本發明的單片結構能夠集成其一般設計可以優化的常規器件，以說明傳統地制造的器件單個材料系的物理性能。例如，可以優化單片結構中DRAM器件以利用硅材料的性能，同時可以優化單片結構中的MESFET器件以利用例如砷化鎵材料的物理性能。此外，本發明的單片結構能夠選擇器件設計，利用單片結構中不止一個傳統物質系的物理性能。這些替換器件與傳統器件相比可以具有優越的功能性和/或性能。
例如，替換器件可以是利用硅和覆蓋的壓電層的物理性能的ACT器件。通過認識由壓電耦合移動振蕩電場伴隨的在壓電材料中傳送聲波可以理解ACT器件中的電荷傳送。施加于半導體材料的電場可以產生能俘獲或保持電荷的電場電勢量子阱。這些電勢量子阱以與聲波相同的速度與聲波一起移動。移動電勢量子阱在聲波方向傳送俘獲的電荷穿過半導體材料。傳統的ACT器件在也是壓電的極性化合物半導體中形成，雖然壓電性弱，例如GaAs。在GaAs ACT器件材料中的聲波的壓電轉換也產生在與電荷傳送相同的砷化鎵器件材料中產生移動的電勢量子阱。
在ACT器件中使用具有壓電和半導電性能兩種性能的材料例如GaAs可以簡化器件處理，但是一般導致不能令人滿意的器件性能。該不能令人滿意的性能至少部分是由于這種材料的弱壓電耦合強度。例如，GaAs僅具有約0.06％的耦合強度K。因為低K值，高輸入功率(100mW至1W)必須用于GaAs ACT器件，以將換能足夠強度的聲波，產生適合于電荷傳送的移動電勢量子阱。這種高輸入功率器件與電池供給電路用法越來越矛盾。GaAs ACT器件由于GaAs差的1/f噪聲特性，在低頻如低于1MHz時也有不希望的噪聲。
本發明的單片結構的實施例提供一種ACT器件，例如將非壓電硅半導體的優越的1/f噪聲性能與先前提及的某些金屬氧化物和氮化物的優越的壓電耦合強度相結合。
圖37示出了用于制造ACT器件(或其他電-聲器件)的優選單片結構6000。結構6000可以引入用于制造集成電路(圖34-36)的結構400和500。先前已處理以構造掩埋的器件元件的適當地摻雜或不摻雜的硅片用作用于制造結構6000的開始襯底601。優選，壓電層610由具有高壓電耦合強度K的壓電材料如鈮酸鋰或鉭酸鋰制成。這些材料與硅通常具有大的晶格失配。根據本發明，通過使用中間張力減輕層612以橋接硅和壓電層610之間的晶格失配，可以在硅上生長這種材料的優質結晶層。例如可以由SrzBa1-zTiO3制成張力減輕層612。例如使用先前描述的方法，如淀積和與鋇、鍶或金屬鈦反應以減小硅片表面上的自然氧化物，襯底601的表面準備外延生長。在襯底601的表面上生長圖示地結晶(crystallographically)取向的SrzBa1-zTiO3外延層612，z可以具有從0至1選擇的值。如先前描述的適宜模板可以用來結晶SrzBa1-zTiO3的生長籽晶。
結晶SrzBa1-zTiO3層612本身用作另一籽晶層，以開始生長薄壓電結晶層610。SrzBa1-zTiO3的晶格間距和晶體取向是它組分的函數。選擇適合的z值，以致SrzBa1-zTiO3層612具有接近想要的晶體材料壓電層610的晶格間距和晶體取向。層610想要的取向例如可以是與層610使用的壓電晶體的最大壓電耦合強度K有關的具體方向。由于通過氧從生長周圍擴散氧化硅襯底表面，因此可以在SrzBa1-zTiO3層612和襯底610的界面形成非晶硅氧化層(先前所述，但圖37未示出)。
然后在層612上在它的想要的方向生長結晶壓電材料的薄層610。因為在它想要方向中的結晶壓電材料和結晶SrzBa1-zTiO3層612之間可能不精確晶格匹配，因此只有薄壓電層610可以基本上無缺陷地生長。當層610的厚度仍然低于沒缺陷生長的臨界厚度(圖4)時，層610的生長被中斷。
壓電層612一般由具有比結晶SrzBa1-zTiO3層612的熔點高的材料(如鈮酸鋰或鉭酸鋰)制成。通過適合的處理，通過加熱襯底601到等于或低于SrzBa1-zTiO3的熔化溫度的適溫，軟化或非晶化層612。適當地選擇熱處理溫度，免得實質上或顯著地影響薄壓電層610自身。層612的軟化或非晶化導致可以稱為在非晶層612頂上的薄壓電“漂浮晶體”層610。從襯底610晶格結構去耦漂浮層610的晶格結構。該去耦對層610的沒缺陷生長厚度除去晶格失配/彈性約束(圖4)。此后可以重新開始結晶壓電層610的生長。層610可以生長到想要的厚度，同時保持壓電耦合強度希望的合適晶體取向。在現在的非晶層612上生長的這些現在漂浮晶體的生長厚度可以基本上超過在以前的結晶SrzBa1-zTiO3層上生長的壓電材料的臨界厚度，不顯著地降低晶體質量。
除去對生長優質壓電層的厚度約束對單片結構6000的設計提供機動性和選擇性。可以在適合于具體電-聲器件應用的厚度范圍內制造器件可用的壓電層610。
圖38是使用示例性結構6000(圖37)制造的示例性ACT器件600的示意性代表結構。圖38示出了器件600的部分截面圖和也包括圖形地表示器件600中的勢場和電荷分布。器件600形成在摻雜硅襯底601上。襯底601，例如，可以是p摻雜的硅。
器件600具有半導體元件和壓電元件。器件600的半導體元件包括在襯底601的頂面上或附近形成的橫向隔開的輸入二極管603和輸出二極管604。器件600也可以選擇性地包括AC接地板602。可以使用常規的硅處理技術形成器件600的半導體元件。可選的AC接地板602例如可以是通過N+摻雜劑擴散形成的重摻雜掩埋區。二極管603和604例如可以通過適合的N型摻雜劑的離子注入和退火形成。
在如上所述的襯底601(圖39)的頂面上形成壓電材料層610和中間張力減輕層612，層610覆蓋器件600的半導體元件。適當地選擇壓電層610的材料以具有強的壓電耦合強度和具有與襯底601的晶體生長相容性。應當理解，生長相容性不僅指可以直接生長的少數情況而且指只有根據本發明通過利用中間張力減輕612或通過利用其他先前描述的調節層晶體可以生長到制造器件需要的厚度的情況。壓電層610例如可以是在本公開中先前提及的任何壓電材料，最優選由強壓電材料如鈮酸鋰或鉭酸鋰制成。張力減輕層612例如可以是非晶化的鈦酸鍶鋇。壓電層610本身可以由結晶的鈦酸鍶鋇組成。在此情況下，張力減輕層612是生長鈦酸鋇層610的過程中形成的非晶硅層。
層610的厚度范圍可以從幾百納米到幾十微米。例如可以通過先前描述的任何方法生長良好結晶質量和具有幾μm厚度的壓電層。層610的合乎需要的厚度取決于在器件600的工作過程中在層610中聲波傳播的波長λ。層610的厚度優選在約0.3λ至約0.7λ的范圍內。聲波長λ與時鐘或信號驅動裝置600的頻率成正比。對于約500MHz的時鐘頻率，約4μm的厚度可以是合乎需要的。
而且，器件600具有在壓電層610的頂面上形成的輸入SAW換能器620和柵電極622。輸入SAW換能器620可以是梳狀換能器，用于變換具有對應于時鐘信號(未示出)驅動換能器620的頻率的聲波。輸入換能器620可以具有常規的SAW換能器設計，例如1-、2-或3-相換能器設計，適合于產生在方向690(例如，圖38左到右)中橫向地傳播的單向聲波。單向傳播的波對于器件工作是合乎需要的。器件600中的單向波電荷傳送發生在從輸入二極管603到輸出二極管604的單向中。可以在器件600的右側設置可選的消音器628，以防止從器件600的右端反射回來的單向聲波不合需要的回反射。回反射是不合需要的，因為它們加強單向左至右聲波形成不傳送電荷的穩定駐波。可選的輸出換能器630可以用來吸收傳送通過輸出二極管604的一小部分聲波，由此衰減任何反射聲波的強度。另外，輸入換能器620可以具有產生雙向聲波的更簡單常規設計(例如，在圖38中從左到右和從右到左)。在此情況下，其他公知的技術可以用來衰減在不合需要的方向(例如，圖38中從右到左)上傳送的換能聲波。已知技術包括在器件600的左側使用可選的消音器626和/或提供具有略微的軸外切邊方向的襯底602。
SAW換能器620和630可以是通過金屬淀積形成的傳統換能器。布置在換能器620和630之間的層610上柵電極622也可以由金屬淀積形成。線650示意地示出電連接到器件600的各個端子或部分。可以使用常規的半導體處理技術在襯底601上形成這些電連接650。
在器件600的工作中，輸入和輸出二極管603和604是反向偏置，輸入時鐘或驅動信號施加到SAW換能器620。作為響應，換能器620在壓電層620中激發聲波(未示出)。在沒有可選擇的接地板602的器件600中，這些聲波可能是所謂的Raleigh模式波，在沿層620的頂面的徑向面中出現顆粒運動。Raleigh模式的峰值振幅(和相應的壓電耦合電場波的峰值振幅)接近層620的頂面。波幅隨頂面下的深度而減小且在約聲波的深度處是微弱的。在具有可選的AC接地層602器件600中，如圖38所示，由換能器620激發的聲波可能是比較快高階聲模波，例如所謂的Sezawa模式波。Sezawa模式波優選沿層620的底面(例如，沿層620和襯底601之間的界面)傳播。Sezawa模式聲波的峰值振幅和相應的壓電耦合電場波也接近靠近半導體襯底601的層610的底面。Sezawa模式聲波與Raleigh模式波相比相同的時鐘信號功率施加到換能器620在硅襯底601中一般顯現更強的壓電耦合電場振幅。因此有助于產生Sezawa模式激發的可選擇接地板602對于提高器件效率是合乎需要的。
無論Raleigh還是Sezawa模式聲波激發的情況，偏壓Vg可以施加到柵電極622以靜電地轉移與壓電耦合電場波有關的電位，在硅襯底601中適當地形成電勢阱。施加的偏壓Vg可以是足夠的正極，以致對于傳送聲音/電場波的所有階段硅中的電場都是正極。轉移的勢場圖38為單位一般由正弦線660圖形地表示。正弦線660表示開始于輸入二極管603下面的矩形勢阱和終止于輸出二極管604下面的矩形勢阱662。應當理解轉移的電勢量子阱660不穩定，但是具有與激發的聲波相同的速度從左至右移動。陰影區651，652和653示意地表示對應于輸入二極管603的輸入電壓Vin的輸入二極管603下面的電荷能級，電荷包被俘獲和在電勢量子阱660中傳送，電荷分別傳送到輸出二極管604。
在一個實施例中，如圖38配置的器件600可以起采樣信號延遲線的作用。輸入信號Vin施加到輸入二極管602，將電荷注入勢阱661。注入電荷量與Vin成正比。通過以等于聲波頻率與施加到換能器600時鐘信號頻率相同的采樣頻率移動電勢量子阱660拾取注入電荷(或采樣)。這些電荷在電勢量子阱660中被俘獲(例如，電荷包652)以及通過移動的電勢量子阱660傳送到勢阱662。輸出與區653中的電荷能級成正比的信號Vout。
由于傳送的電荷包652到達勢阱662，輸出信號Vout成比例地響應電荷能級653的改變。在勢阱661處拾取的在勢阱662傳送的電荷包652到達的時間延遲等于激發聲波移動相同的距離需要花費的時間。由于聲波基本上以比電信號速度慢的速度移動，因此裝置600可以用于信號處理電路，作為具有大延遲時間值的延遲線。
可以配置根據本發明的ACT器件的其他實施例以提供其他信號處理功能。例如，圖39說明了配置用于與其他程序電路792結合的可編程延時線、具有可編程加權系數的有限脈沖響應(FIR)濾波器、或也具有可編程加權系數的無限脈沖響應(IIR)濾波器的ACT器件700。
作為第一選擇，可以在用作互連混合的分立器件結構上制造器件700和編程電路792。例如，器件700可以制造為在單片結構如結構6000(圖31)上的分立器件，而編程電路792制造在常規硅片上。作為第二選擇，根據本發明的先前描述的實施例，器件700和編程電路792可以集成在單個單片結構上。例如，可以在單片結構400的壓電區404上制造器件700，同時在相同的單片結構400(圖34)的半導體區403上制造集成的編程電路792。以下描述可應用于這些選擇的器件700和編程電路792。
器件700具有在p摻雜硅襯底601上形成的半導體元件和具有在壓電層610上形成的壓電元件。中間非晶層612用來調節由襯底601和層610之間晶格失配引起的任何張力。
器件700的壓電元件包括換能器620和柵電極622。時鐘信號(未示出)施加到激發聲波的換能器620，伴隨有壓電耦合的電場波(未示出)。通過執行換能器620的適當設計，使用可選擇的消音器626和628及先前提及的其他常規技術，激發的聲波方向790中可以適應于從左至右移動。施加到柵電極622的偏壓Vg靜電地轉移對應于由DC(恒量)值壓電耦合的電場波以在半導體襯底601中適當地形成電位阱。在圖39中一般由正弦線750圖形地描繪轉移的勢場。
器件700的半導體元件包括可選擇的AC接地板602、輸入二極管603、以及任意適合數目的非干擾濾波器信號抽頭。濾波器信號抽頭的數目和相應電荷包到達延遲決定器件700的頻率響應的分辯率。這些數目可以在給定長度的器件結構中實際適合的一樣大。器件長度例如可以是幾十μm至幾百μm的數量級。為了說明，如圖39所示的器件700配置有四個信號抽頭751、752、753和754。信號抽頭751-754彼此橫向隔開，且在方向790距輸入二極管603一定距離。信號抽頭751-754例如可以是垂直于方向790的N+摻雜掩埋線。信號抽頭751754通過金屬導體電連接到編程電路792，在圖38中由線755圖形地描繪金屬導體。
在器件700的操作中，在約時間t＝0時，輸入信號Vin施加到輸入二極管602，注入與Vin成正比的電荷量到勢阱661中。移動的電勢阱750拾取該注入電荷，例如，作為電荷包652。電荷包652中的電荷量與注入電荷成正比，因此也與約時間t＝0時采樣的輸入信號Vin成正比。電荷包652由電勢阱750以對應于激發的聲波速度的速度朝著信號抽頭751-754的方向傳送。在連續地增加的延遲時間t＝t1、t＝t2、t＝t3、以及t＝t4，電荷包652分別通過信號抽頭751、752、753和754。時間t1、t2、t3和t4對應于激發的聲波從輸入二極管622分別移動到信號抽頭751、752、753和754的距離所花費的時間。
信號751-754檢測電荷包652中電荷量。與互連755和高阻抗放大器793結合的抽頭一般用來檢測電荷量，不干擾或顯著地改變電荷包652。信號抽頭751-754產生與在它們下面移動的電荷包652中的電荷量成正比的輸出檢測信號。在時間t由信號抽頭751-754產生的檢測信號分別與先前時間-t1、-t2、-t3和-t4的輸入信號Vin成正比。這些輸出檢測信號被送到在電連接755上的放大器/可編程組合電路792。移動通過信號抽頭751-754的電荷包652在器件700的主體損耗，并由適合的地端例如通過接地二極管770收集。
通過其輸出電壓與輸入電荷成正比的高阻抗放大器793將從每個抽頭751-754送到編程電路792的檢測信號耦合到可變增益放大器794。設計高阻抗放大器793以便它們不顯著的除去來自信號抽頭751-754的電荷信息。這些允許信號抽頭751-754檢測電荷包652而不耗盡或干擾電荷包652。高阻抗放大器793例如可以是高阻抗FET基放大器。可以設置或編程具有可變增益G的可變增益放大器794以具有-1和1之間的任意標定值。由放大器794放大的檢測信號在加法電路795加到一起。輸出加法電路795可以表示使用器件700的一定功能的器件700的處理輸出，如下所述。可變增益放大器794和加法電路795可以是任何適合的常規半導體器件電路。
編程電路792可以選擇性地包括用于提供反饋信號到輸入二極管603的反饋電路(未示出)。反饋電路可以包括類似于可變增益放大器794的另一組可變增益放大器，但是其輸出反饋到輸入二極管603。由抽頭751-754產生的部分輸出檢測信號可以轉移到反饋電路中的可變增益放大器，以產生用于反饋到輸入二極管603的反饋信號。器件700作為用于反饋信號的時間延遲線。在時間t＝0反饋到輸入二極管603的檢測信號分別在t1、t2、t3和t4的時間延遲之后在抽頭751754再出現。
如前述，器件700與可以編程的編程電路792結合起具有可選時間延遲值的可變延遲線作用。如圖38配置的器件700的時間延遲值可以從四個延遲時間t1、t2、t3和t4的組中選擇。具體值可以通過設置耦合到與時間延遲值有關信號抽頭的可變放大器793的增益為1和通過設置其他可變放大器794的增益等于零來選擇。例如，為了選擇t3的時間延遲值，耦合到信號抽頭753的可變放大器793的增益設為1，耦合到信號抽頭751，752和754的其他可變放大器793的增益設為零。
可選地，器件700可以編程以起具有可編程加權系數的FIR濾波器的作用。通過認識FIR濾波器產生與過去或先前輸入的加權線性和成正比的輸出可以理解作為與編程電路792結合的FIR濾波器的器件700的功能。如上所述，由抽頭751-754產生的檢測信號與分別在先前的時間t-t1、t-t2、t-t3、以及t-t4的輸入信號Vin成正比。加法電路795產生輸出796，輸出796是放大器794的增益G加權的這些檢測信號的和。因此，提供具有其增益可編程的可變增益放大器793的編程電路792允許器件700起具有可編程加權系數的FIR濾波器的作用。
作為IIR濾波器的信號處理電路中的器件700的可選功能要求使用可選的反饋電路，圖38未示出，但是先前已描述。通過認識IIR濾波器利用反饋，取決于器件700的初始化的所有先前的輸入而產生輸出，可以理解器件700作為IIR濾波器的功能。由于器件700以反饋模式操作，由信號抽頭751-754產生的檢測信號除與過去輸入信號Vin成正比的成分之外包括與過去輸出成正比的成分。因此，通過編程電路792加權和求和檢測信號產生過去輸入和過去輸出的加權和的輸出796，以及IIR濾波器輸出。
根據本發明配置的ACT器件，例如，如上所述的器件700與傳統的SAW器件基FIR和IIR濾波器相比可以期待具有優越的頻率響應特性。在傳統的SAW器件中，電輸入信號被壓電地變為聲波信號，然后分別通過輸入和輸出換能器再轉變為輸出電信號。但是，因為物理效應如邊界效應和有限尺寸效應僅在有限范圍內具有頻率的聲波可以通過壓電層從輸入到輸出引導，而不顯著的衰減。具體地，梳狀換能器意味著將電信號轉變為聲信號基本上限于頻率的窄波段。因此，傳統的SAW器件使用這種裝置不響應低頻輸入信號。基于傳統的SAW器件的濾波器至多可以具有通帶頻率響應。
相反，本發明的ACT器件是基帶器件，響應延續向下至零頻率(亦即，直流信號)的帶寬上的輸入信號。應當注意本發明的ACT器件(例如，上述的器件600和700)不將輸入電信號的物理形式轉變為聲波。通過固定頻率時鐘信號產生的ACT器件中的聲波與通過器件傳送的電信號無關。這些聲波僅用作采樣通過器件被傳送的電信號的機制。采樣頻率(亦即，時鐘信號頻率)決定ACT器件的頻率響應的上帶限。通過眾所周知的尼奎斯特定理的抽樣理論該上帶限公知等于時鐘信號頻率的一半。
因此，提供包括半導體材料和壓電材料適合于制造和集成電-聲器件與半導體器件的單片器件結構。也提供使用半導體-壓電單片器件可以形成的聲音電荷傳送器件。
在上述說明書中，已參考具體實施例描述了本發明。但是，所屬領域的普通技術人員應當明白，在不脫離如下述權利要求所闡述的本發明范圍的條件下，可以進行各種修改和改變。由此，說明書和附圖被認為是說明性的而不是限制的，所有的這種修改確定為包括在本發明的范圍內。
上面已參考具體實施例描述了利益、其他優點和解決辦法。但是利益、優點、解決問題的辦法以及可能引起任何利益、優點、或產生解決辦法或變得更肯定(pronounced)的任何元件不被允許認為是任何或所有權利要求的必要性能或必要特征或必要元件。
如在此使用的術語“包括”，“包括”或其任何其他可變術語的目的是覆蓋非排他性包含，以致包括一列元件的工序、方法、物品或設備不僅包括那些基本原理而且還可以包括未清楚地列出的其他元件或這種工序、方法、物品或設備固有的其他元件。而且如在此使用了術語如“張力”和“應力”目的是適當的彼此覆蓋。所述技術領域的技術人員應當明白可以通過其他而不是描述的實施例實現本發明，實施例存在是為了說明而不是限制，本發明僅由下面的權利要求所限定。
權利要求
1.一種單片半導體壓電結構，其包括第一單晶半導體材料的襯底；至少一個張力減輕材料層，每個所述的至少一個張力減輕材料層覆蓋所述的單晶半導體襯底的各個部分；壓電材料的至少一部分，每個所述的部分覆蓋所述至少一個張力減輕材料層的相應層；以及至少部分地在壓電材料的至少一個所述部分中的電-聲器件。
2.如權利要求1所述的半導體壓電結構，其中所述的半導體材料是硅。
3.如權利要求1所述的半導體壓電結構，其中所述的壓電材料是金屬氧化物。
4.如權利要求1所述的半導體壓電結構，其中所述的壓電材料是鈮酸鋰。
5.如權利要求1所述的半導體壓電結構，其中所述的壓電材料是鉭酸鋰。
6.如權利要求1所述的半導體壓電結構，其中所述的張力減輕材料是SrzBa1-zTiO3，z具有0和1之間選擇的值。
7.如權利要求1所述的半導體壓電結構，其中所述的張力減輕材料包括非晶態材料。
8.如權利要求1所述的半導體壓電結構，其中所述的張力減輕材料包括結晶材料。
9.如權利要求1所述的半導體壓電結構，其中所述的張力減輕材料包括硅的氧化物。
10.如權利要求1所述的半導體壓電結構，其中所述的電-聲器件是無源表面聲波器件。
11.如權利要求1所述的半導體壓電結構，其中所述的電-聲器件是有源器件。
12.如權利要求11所述的半導體壓電結構，其中所述的有源器件聲電荷傳送器件。權利要求12的器件，其中通過所述的聲電荷傳送器件的電荷傳改變的實質性部分是通過最接近所述壓電層的半導體襯底區。
13.如權利要求12所述的器件，其中，在所述的器件中移動電位阱傳送電荷以及所述的電位阱是壓電地耦接到所述壓電層中的聲波換能器。
14.如權利要求1所述的單片半導體壓電結構，還包括在所述襯底的半導體部分中形成的至少一個半導體器件；以及在所述的一個半導體器件和所述的電-聲器件間的至少一個電連接。
15.一種用于在電路中將集成電-聲器件與半導體器件集成的方法，所述方法包括提供單片結構，其包括第一單晶半導體材料的襯底；至少一個張力減輕材料層，每個所述的至少一個張力減輕材料層覆蓋所述的單晶半導體襯底的各個部分；壓電材料的至少一部分，每個所述的部分覆蓋所述至少一個張力減輕材料層的相應層；和在壓電材料的至少一個所述部分中至少部分地形成電-聲器件；在所述襯底的半導體區中至少部分地形成半導體器件；以及在所述半導體器件和所述電-聲器件之間提供電連接。
16.如權利要求16所述的方法，其中所述的第一單晶半導體材料是半導體硅。
17.如權利要求16所述的方法，其中所述的壓電材料包括金屬氧化物。
18.如權利要求16所述的方法，其中所述的壓電材料是鈮酸鋰。
19.如權利要求16所述的方法，其中所述的壓電材料是鉭酸鋰。
20.如權利要求16所述的方法，其中所述的張力減輕材料包括SrzBa1-zTiO3，z具有0和1之間選擇的值。
21.如權利要求16所述的方法，其中所述的張力減輕材料包括結晶材料。
22.如權利要求16所述的方法，其中所述的張力減輕材料包括在制造所述的單片結構過程中通過熱處理非晶化結晶材料形成的非晶材料。
23.如權利要求16所述的方法，其中所述的張力減輕材料包括硅的氧化物。
24.如權利要求16所述的方法，其中所述的電-聲器件包括無源表面聲波器件。
25.如權利要求16所述的方法，其中所述的電-聲器件包括有源器件。
26.如權利要求26所述的方法，其中所述的有源器件包括聲電荷傳送器件。
27.如權利要求27所述的方法，其中所述的聲-電荷傳送器件中的電荷改變的實質性部分通過最接近壓電層的半導體襯底區。
28.如權利要求26所述的器件，其中，所述的電荷改變利用移動電位阱，所述的電位阱壓電地耦接到所述壓電層中的聲波換能器。
29.一種用于形成具有電-聲器件的半導體壓電單片結構的方法，包括在用于外延生長的第一單晶半導體材料上制備一個表面；在所述表面的至少一部分上制備張力減輕層；以及在所述的張力減輕層上外延地形成壓電材料層。
30.如權利要求30所述的方法，其中，所述的第一單晶半導體材料包括半導體硅。
31.如權利要求30所述的方法，其中，所述的壓電材料包括金屬氧化物。
32.如權利要求30所述的方法，其中，所述的壓電材料是鈮酸鋰。
33.如權利要求30所述的方法，其中，所述的壓電材料是鉭酸鋰。
34.如權利要求30所述的方法，其中，所述的張力減輕層包括SrzBa1-zTiO3，z具有0和1之間選擇的值。
35.如權利要求30所述的方法，其中，所述的張力減輕材料包括結晶材料。
36.如權利要求30所述的方法，其中，所述的張力減輕材料包括非晶材料。
37.如權利要求37所述的方法，其中，通過在所述外延地形成壓電材料層的過程中界面氧化所述襯底形成所述的非晶材料。
38.如權利要求30所述的方法，其中，所述的制備張力減輕層和所述的外延地形成壓電材料層包括形成初始結晶張力減輕層；在所述的初始張力減輕層上形成薄的壓電外延層；以及非晶化所述的初始結晶張力減輕層。
39.如權利要求30所述的方法，還包括在所述的壓電材料層中至少部分地形成所述的電-聲器件；
40.如權利要求30所述的方法，其中，所述的形成所述電-聲器件包括形成無源表面聲波器件。
41.如權利要求30所述的方法，其中，所述的形成所述電-聲器件包括形成有源器件。
42.如權利要求42所述的方法，其中，所述的形成有源器件包括形成聲-電荷傳送器件。
43.如權利要求43所述的方法，其中，所述的形成聲-電荷傳送器件包括形成一個器件，其中電荷改變的實質性部分通過最接近所述壓電材料層的半導體襯底區。
44.如權利要求43所述的方法，其中，所述的形成器件包括形成所述的器件，其中所述的電荷改變利用移動電位阱，所述的電位阱壓電地耦接到所述壓電層中的聲波換能器。
45.一種單片半導體壓電結構，其包括第一單晶半導體材料的襯底；至少一個調節層，每個所述的至少一個調節層覆蓋所述的單晶半導體襯底的各個部分，其中所述的調節層由壓電材料形成；至少部分地在至少一個所述的調節層中的電-聲器件；以及至少一個第二單晶半導體材料，每個所述的至少一個第二單晶半導體材料覆蓋所述的至少一個調節層的相應層。
46.如權利要求46所述的半導體壓電結構，其中，所述的第一單晶半導體包括IV族半導體。
47.如權利要求46所述的半導體壓電結構，其中，所述的壓電材料包括金屬氧化物。
48.如權利要求48所述的半導體壓電結構，其中，所述的金屬氧化物包括SrzBa1-zTiO3，z具有0和1之間選擇的值。
49.如權利要求46所述的半導體壓電結構，其中，所述的壓電材料包括鈮酸鋰。
50.如權利要求46所述的半導體壓電結構，其中，所述的壓電材料包括鉭酸鋰。
51.如權利要求46所述的半導體壓電結構，其中，所述的電-聲器件包括無源表面聲波器件。
52.如權利要求46所述的半導體壓電結構，其中，所述的電-聲器件包括有源器件。
53.如權利要求53所述的半導體壓電結構，其中，所述的有源器件聲-電荷傳送器件。
54.如權利要求53所述的器件，其中，通過所述的聲-電荷傳送器件的電荷改變的實質性部分通過最接近壓電層的半導體襯底區。
55.如權利要求53的器件，其中，在所述器件中移動電位阱傳送電荷，所述的電位阱壓電地耦接到所述壓電層中的轉換的聲波。
56.如權利要求46所述的單片半導體壓電結構，其中，所述的第二半導體包括從IV族、III-V族、II-VI族半導體的組中選出來的半導體。
57.如權利要求46的單片半導體壓電結構，還包括至少一個半導體器件，以及在所述的一個半導體器件和所述的電聲器件間的至少一個電連接。
58.如權利要求58所述的單片半導體壓電結構，其中，所述的至少一個半導體器件至少部分地形成在襯底中。
59.如權利要求58所述的單片半導體壓電結構，其中，所述的至少一個半導體器件至少部分地形成在所述的第二單晶半導體材料中。
60.一種電-聲器件，其包括單晶半導體材料襯底；接近所述襯底的頂面布置的壓電材料層；接近所述的壓電材料層表面布置的換能器，所述的換能器響應于時鐘信號在所述的壓電材料層產生聲波，所述的聲波具有相關的電場；用于施加偏壓以靜電地轉移所述的相關電場，以在所述的襯底中形成移動的電位阱的柵電極；用于接收輸入信號的輸入元件，所述的輸入元件將與所述的輸入信號成正比的電荷注入到所述的襯底，其中，所述的移動電位阱周期地采樣所述的注入電荷并且在每次采樣所述的注入電荷時遠離輸入元件傳送采樣電荷包；以及在稍后的時間檢測所述采樣電荷包中的電荷量并產生與所述的采樣電荷包中的電荷量成正比的輸出信號的至少一個輸出元件。
61.如權利要求61所述的電-聲器件，其中，所述的單晶半導體材料襯底包括IV族半導體材料。
62.如權利要求61所述的電-聲器件，其中，所述的壓電材料包括金屬氧化物。
63.如權利要求63所述的電-聲器件，其中，所述的金屬氧化物包括SrzBa1-zTiO3，z具有0和1之間選擇的值。
64.如權利要求61所述的電-聲器件，其中，所述的壓電材料是鈮酸鋰。
65.如權利要求61所述的電-聲器件，其中，所述的壓電材料是鉭酸鋰。
66.如權利要求61所述的電-聲器件，其中，通過所述器件的電荷改變的實質性部分通過最接近所述壓電層的半導體襯底區。
67.如權利要求61所述的電-聲器件，其中，所述的輸入元件包括輸入二極管。
68.如權利要求61所述的電-聲器件，其中，所述的輸出元件的至少一個包括輸出二極管。
69.如權利要求61所述的電-聲器件，還包括用于促進Sezawa模式聲波產生的AC接地層。
70.如權利要求61所述的電-聲器件，其中，所述的至少一個半導體器件至少部分地形成在所述的單晶半導體材料中，所述的至少一個半導體器件電連接到所述的換能器、所述的柵電極、所述的輸入元件和所述的輸出元件的至少一個。
71.一種電-聲器件，其包括單晶半導體材料襯底；接近說所述襯底的頂面布置的壓電材料層；接近所述的壓電材料層表面布置的換能器，所述的換能器響應時鐘信號在所述的壓電材料層產生聲波，所述的聲波具有相關的電場；用于施加偏壓以靜電地轉移所述的相關電場以在所述的襯底中形成移動的電位阱的柵電極；用于接收輸入信號的輸入元件，所述的輸入元件將與所述的輸入信號成正比的電荷注入到所述的襯底，其中所述的移動電位阱周期地采樣所述的注入電荷，且每次采樣所述的注入電荷時遠離輸入元件傳送采樣電荷包；以及檢測移動穿過所述輸出元件的所述采樣電荷包中的電荷量、并產生與所述的采樣電荷包中的所述電荷量成正比的檢測信號的多個橫向地隔開的輸出元件；在所述的單晶半導體中制造的、用于接收和處理所述的檢測信號以產生輸出信號的信號處理電路。
72.如權利要求72所述的電-聲器件，其中，所述的輸入元件包括輸入二極管。
73.如權利要求72所述的電-聲器件，其中，所述的信號處理電路包括接收和處理所述的檢測信號的可變增益放大器。
74.如權利要求72所述的電-聲器件，其中，所述的信號處理電路包括接收和處理所述的檢測信號的可變增益放大器。
75.如權利要求75所述的電-聲器件，其中，所述的信號處理電路還包括用于耦接所述的輸出元件到所述的可變增益放大器的高阻抗元件。
76.如權利要求75所述的電-聲器件，其中，所述的信號處理電路還包括用于將所述的可變增益放大器輸出相加的加法電路。
77.如權利要求75所述的電-聲器件，其中，所述的信號處理電路還包括反饋電路，所述的反饋電路包括接收和處理部分所述的檢測信號以產生反饋到所述的輸入元件的反饋信號的第二可變增益放大器。
78.如權利要求72所述的電-聲器件，其中，所述的單晶半導體材料襯底包括IV族半導體材料。
79.如權利要求72所述的電-聲器件，其中，所述的壓電材料包括金屬氧化物。
80.如權利要求80所述的電-聲器件，其中，所述的金屬氧化物包括SrzBa1-zTiO3，z具有0和1之間選擇的值。
81.如權利要求72所述的電-聲器件，其中，所述的壓電材料是鈮酸鋰。
82.如權利要求72所述的電-聲器件，其中，所述的壓電材料是鉭酸鋰。
83.如權利要求72的器件，其中，所述的電荷傳送利用移動電位阱，所述的電位阱壓電地耦接到所述壓電層中的轉換的聲波。
全文摘要
通過在硅片上首先生長中間張力減輕層可以生長覆蓋硅片的結晶壓電材料如鈮酸鋰和鉭酸鋰的外延層。在壓電層生長之前，張力減輕層是結晶的金屬氧化物，幫助橋接硅和壓電材料之間的晶格失配。在薄結晶壓電層生長之后，非晶化張力減輕層以去耦硅和壓電晶格。然后可以重新開始壓電層的生長，以獲得適合于電－聲器件制造的優質厚層。可以使用外延的壓電層制造無源和有源電－聲器件。具體地，設計和制造利用硅和壓電外延覆蓋層的聲音電荷傳送器件。電－聲器件可以與在硅片上制造的半導體器件電路集成。
文檔編號H01L27/20GK1633715SQ02814687
公開日2005年6月29日 申請日期2002年5月8日 優先權日2001年7月25日
發明者羅伯特·J·希金斯, 肯尼斯·D·科尼特 申請人:飛思卡爾半導體公司