專利名稱：晶粒級封裝結構的制作方法
技術領域：
本實用新型是有關于一種晶粒級封裝結構(Chip Scale Package，CSP)，且特別是有關于一種利用導線架(leadframe)作為載具(carrier)的晶粒級封裝結構。
圖1為公知凸塊晶片承載器封裝的結構剖面示意圖。請參照圖1，凸塊承載器封裝主要是由一晶片100、一黏著膠104、多條焊線106、多個終端108以及一封裝膠體110所構成。其中，晶片100上具有多個導電焊墊102，且晶片100配置在黏著膠104上。晶片100上的導電焊墊102通過焊線106與終端108電性連接，而封裝膠體110是用以包覆晶片100以及焊線106。此外，黏著膠104會暴露在封裝膠體110外，以提高封裝體的散熱能力，而終端108亦會暴露于封裝膠體110外，通過終端108可使得晶片100與其它元件或主機板電性連接。此種封裝結構中，必須借助化學蝕刻的方式將黏著膠104暴露并制作出終端108，故工藝較為繁瑣。
圖2為公知四方扁平無引腳封裝的結構剖面示意圖。請參照圖2，四方扁平無引腳封裝主要由一晶片200、一黏著膠204、多條焊線(bonding wire)206a、多條焊線206b、一導線架208，以及一封裝膠體210所構成。其中，導線架208包括一晶片座208a以及多個引腳208b，而晶片200上具有多個導電焊墊202。晶片200通過黏著膠204配置于晶片座208a上，且晶片200上部份的導電焊墊202會通過焊線206b與引腳208b電性連接，而部份的導電焊墊202會通過焊線206a與晶片座208a電性連接，且通常為接地狀態。封裝膠體210用以包覆晶片200、黏著膠204以及焊線206a、206b，并使晶片座208a與引腳208b暴露在封裝膠體210外。晶片座208a暴露在封裝膠體210外可提高封裝體的散熱能力，而引腳208b暴露于封裝膠體210有利于與其它元件或主機板電性連接。
圖3為公知導線架型封裝的結構剖面示意圖。請參照圖3，導線架型封裝主要是由一晶片300、一黏著膠304、多條焊線306、一導線架308，以及一封裝膠體310所構成。其中，導線架308包括一晶片座308a以及多個引腳308b，而晶片300上具有多個導電焊墊302。晶片300通過黏著膠304配置于晶片座308a上，且晶片300上的導電焊墊302會通過焊線306與引腳308b電性連接。封裝膠體310用以包覆晶片300、黏著膠304、焊線306、晶片座308a以及部份的引腳308b。因此，暴露于封裝膠體31外的引腳308b可與其它載具電性連接。此種封裝結構必須通過引腳或是以外加散熱塊(heat sink)的方式將熱導至外界，故其散熱效率不甚理想。
上述各種封裝體中所使用的晶片皆為焊線晶片(wire bondingchip)，且都是通過焊線達到電性連接的目的，焊線不但使封裝體的厚度無法有效縮減，且其與覆晶封裝技術相較，并無法提供較短的導電路徑。此外，若焊線晶片要以覆晶技術進行封裝時，必須經過重配置(redistribution)方可實施，但晶片在經過重配置之后，常會有線路長度(circuit length)增加以及寄生電感較高等問題產生。
為達本實用新型的上述目的，提出一種晶粒級封裝結構，其主要由一凹穴型導線架、一具有多個導電焊墊的晶片、多個電性接點以及一封裝膠體所構成。其中，凹穴型導線由一散熱塊以及多個環繞于此散熱片外圍的引腳所構成，凹穴型導線架中的引腳可分為厚度為第一厚度的外引腳以及厚度為第二厚度的內引腳兩部份，且第一厚度大于第二厚度以于凹穴型導線架中構成一凹穴。晶片具有一主動表面，且主動表面上具有多個導電焊墊，此晶片配置于凹穴型導線架的凹穴中，又晶片上的導電焊墊與凹穴型導線架的內引腳電性連接，且晶片的主動表面與散熱塊連接。電性接點配置于導電焊墊與內引腳之間，以作為電性連接的媒介。而封裝膠體則配置于晶片與凹穴型導線架之間，以將晶片與凹穴型導線架固著成一體。
本實用新型的晶粒級封裝結構中，凹穴型導線架的材質例如為銅金屬。外引腳的厚度(第一厚度)例如介于350至400微米，而內引腳的厚度(第二厚度)例如介于50至100微米。此外，本實用新型中的晶片例如可直接使用焊線晶片(wire bonding chip)或是覆晶晶片(flip chip die)。
本實用新型的晶粒級封裝結構中，導電焊墊與內引腳例如直接以熱壓合的方式使得二者之間通過電性接點電性連接，而電性接點例如金凸塊或是錫鉛凸塊等金屬凸塊，其中金凸塊例如是通過打線機所形成的金凸塊(gold stud bump)，或是通過電鍍工藝所形成之金凸塊。
另提出一種晶粒級封裝工藝，首先提供一凹穴型導線架，此凹穴型導線架是由一散熱塊以及多個環繞于此散熱片外圍的引腳所構成，凹穴型導線架中的引腳可分為厚度為第一厚度的外引腳以及厚度為第二厚度的內引腳兩部份，且第一厚度大于第二厚度以于凹穴型導線架中構成一凹穴。接著提供一晶片，此晶片具有一主動表面，且主動表面上具有多個導電焊墊，接著于晶片的導電焊墊上進行電性接點的制作，這些電性接點例如是金凸塊或是錫鉛凸塊等金屬凸塊，其中金凸塊例如是通過打線機所形成的金凸塊(gold stud bump)，或是通過電鍍工藝所形成的金凸塊。接著再將此晶片配置于凹穴型導線架的凹穴中，并進行一熱壓合工藝，以使晶片上的導電焊墊通過電性接點與凹穴型導線架的內引腳電性連接，并使得晶片的主動表面與散熱塊連接。最后再進行一灌膠工藝，以使一封裝膠體灌入晶片與凹穴型導線架之間，以將晶片與凹穴型導線架固著成一體。
本實用新型的晶粒級封裝工藝中，凹穴型導線架的制作先提供一厚度為第一厚度的導體材，其材質例如為銅金屬。接著將部份區域的導體材移除至第二厚度，以形成上述的凹穴，最后將此導體材圖案化，即可形成具有引腳以及散熱塊的凹穴型導線架。
本實用新型的晶粒級封裝工藝中，第一厚度例如介于350至400微米，而第二厚度例如介于50至100微米。此外，本實用新型中的晶片例如可直接使用焊線晶片或是覆晶晶片。
本實用新型的晶粒級封裝工藝中，在灌膠工藝之后例如進行一黏著工藝，以形成一封裝單體。
圖2為公知四方扁平無引腳封裝的結構剖面示意圖；圖3為公知導線架型封裝的結構剖面示意圖；圖4至圖9為依照本實用新型一較佳實施例晶粒級封裝工藝的流程示意圖；圖10為圖6的仰視圖；圖11為圖7的仰視圖；圖12為圖8的仰視圖；圖13為圖9的仰視圖；以及圖14為圖9的晶粒級封裝結構組裝于印刷電路板上的示意圖。
100、200、300晶片102、202、302導電焊墊104、204、304黏著膠106、206a、206b、306焊線108終端110、210、310封裝膠體208、308導線架208a、308a晶片座208b、308b引腳400凹穴型導線架402導體材404凹穴406引腳
406a內引腳406b外引腳408散熱塊500晶片500a主動表面502導電焊墊504電性接點506黏著膠508封裝膠體600導熱墊602電性接點700印刷電路板D1第一厚度D2第二厚度接著請參照圖5，將部份區域的導體材402移除至一第二厚度D2，第二厚度D2例如為50至100微米之間，以于導體材402上形成一凹穴404。其中，凹穴404用以容納欲封裝的晶片(未繪示)，故凹穴404的大小以及深度(D1-D2)的設計以能夠容納晶片為原則。
圖10為圖6的仰視圖。接著請同時參照圖6與圖10，在形成凹穴404之后，接著將導體材402圖案化以形成一凹穴型導線架400。本實施例中的凹穴型導線架400例如具有多個引腳406以及一散熱塊408，而其中引腳406又可分為內引腳406a與外引腳406b兩個部份。由圖10的仰視圖可知，部份內引腳406a與散熱塊408的連接處例如可以采用去腳(lead break)的設計，此去腳設計將可使得內引腳406a與散熱塊408之間在分離上的處理更為容易。此外，在外引腳406b與外圍導體材402的連接處亦可以采用上述的去腳設計，以期達到相同之目的。上述的去腳設計在后續的工藝中將會被移除，以使得內引腳406a與散熱塊408之間不會因此而短路。
本實施例中，散熱塊408例如是接地，此接地的散熱塊408不但具有散熱效果，且同時具有遮蔽電磁干擾(EMI shielding)的效果，而引腳406例如用以與晶片上的各個信號接點電性連接。然而，熟習該項技術者應知，引腳406中亦有部份為接地引腳(ground lead)，因此散熱塊408便可通過引腳406中的接地引腳達到接地的效果。
圖11為圖7的仰視圖。接著請同時參照圖7與圖11，在凹穴型導線架400之后，接著提供一晶片500，晶片500上具有一主動表面500a，而主動表面500a上配置有多個導電焊墊502，其中，晶片500例如為一般常見的焊線晶片或是覆晶晶片。為了使晶片500能夠與凹穴型導線架400順利電性連接，本實施例于晶片500的導電焊墊502上先行制作電性接點504，電性接點504例如為金凸塊或是錫鉛凸塊等金屬凸塊，其中金凸塊例如是通過打線機所形成的金凸塊(gold studbump)，或是通過電鍍工藝所形成的金凸塊，接著將晶片500以覆晶方式置于凹穴型導線架400的凹穴404中，并以成熟的熱壓合技術使得晶片500通過電性接點504與凹穴型導線架400連接。在熱壓合的過程中，晶片500上的導電焊墊502會通過電性接點504與凹穴型導線架400上的內引腳406a電性連接，而晶片500的主動表面500a則會通過黏著膠506與凹穴型導線架400上的散熱塊408連接。
圖12為圖8的仰視圖。接著請同時參照圖8與圖12，在熱壓合工藝之后，接著進行一灌膠工藝，以將一封裝膠體508灌入晶片500與凹穴型導線架400之間，以將晶片500與凹穴型導線架400固著成一體。
圖13為圖9的仰視圖。接著請同時參照圖9與圖13，在灌膠工藝之后，接著再進行一黏著工藝(singulation)，例如是以沖斷(punch)的方式形成一封裝單體。
由圖9可知，本實施例的晶粒級封裝結構主要是由一凹穴型導線架400、一具有多個導電焊墊502的晶片500、多個電性接點504以及一封裝膠體508所構成。其中，凹穴型導線架400是由一散熱塊408以及多個環繞于此散熱片408外圍的引腳406所構成，凹穴型導線架400中的引腳406可分為厚度為第一厚度D1的外引腳406b以及厚度為第二厚度D2的內引腳406a兩部份，且第一厚度D1大于第二厚度D2以于凹穴型導線架400中構成一凹穴404。晶片500具有一主動表面500a，且主動表面500a上具有多個導電焊墊502，此晶片500配置于凹穴型導線架400的凹穴404中，又晶片500上的導電焊墊502通過電性接點504與凹穴型導線架400的內引腳406a電性連接，且晶片500的主動表面500a例如通過黏著膠506與散熱塊408連接。而封裝膠體508則配置于晶片500與凹穴型導線架400之間，以將晶片500與凹穴型導線架400固著成一體。
由于晶片500的主動表面500a通過黏著膠506與散熱塊408連接，故此封裝結構可將晶片500的主動表面500a所產生的熱更有效率的傳導到外界。
本實施例的晶粒級封裝結構中，凹穴型導線架400的材質例如為銅金屬。外引腳的厚度(第一厚度)D1例如介于350至400微米，而內引腳的厚度(第二厚度)D2例如介于50至100微米。此外，本實施例中的晶片500例如可直接使用焊線晶片(wire bonding chip)或是覆晶晶片(flip chip die)。
本實施例中，晶粒級封裝結構不但面積小且厚度低，且整體厚度與原有凹穴型導線架400的厚度幾乎相同，故十分符合元件小型化的需求。
上述實施例中的晶粒級封裝結構雖以單一晶片封裝為例子進行說明，然而，熟習該項技術者應知，凹穴型導線架亦可設計為具有多個凹穴，使其可同時容納多個晶片，以達到多晶片(multi-chip)封裝的目的。
圖14為依照本實用新型一較佳實施例晶粒級封裝結構組裝于印刷電路板上的示意圖。請參照圖14，由圖中可知，上述的晶粒級封裝結構配置于一印刷電路板700上，通過印刷電路板700作為其承載器。其中，印刷電路板700與凹穴型導線架400的外引腳406b電性連接，使得晶片500可通過凹穴型導線架400以及印刷電路板700達到構裝的目的。
本實施例中，印刷電路板700與凹穴型導線架400的外引腳406b之間例如通過電性接點602作為電性連接的媒介，其中電性接點602例如是錫鉛(solder paste)。此外，印刷電路板700與晶片500之間例如配置有一導熱墊600，此導熱墊600用將晶片500背面的熱傳導至印刷電路板700之后進行散熱，以進一步提高封裝單體的散熱能力。
綜上所述，本實用新型的晶粒級封裝結構及其工藝至少具有下列優點1.本實用新型的晶粒級封裝結構不但面積小且厚度低，整體厚度與原有凹穴型導線架的厚度幾乎相同，故十分符合小型化的需求。
2.本實用新型的晶粒級封裝結構中，不需使用到焊線作為電性連接的媒介，使得封裝體積縮小。
3.本實用新型的晶粒級封裝結構中，接地的散熱塊同時兼具散熱以及遮蔽電磁干擾等功能。
4.本實用新型的晶粒級封裝結構不但可將覆晶晶片，亦可直接將現行的繞線晶片與導線架電性連接，無須再進行重配置，可進一步減少線路長度增加以及寄生電感的問題，同時可以縮短新晶片開發的時間和成本。
5.本實用新型的晶粒級封裝工藝以覆晶方式搭配上成熟的熱壓合技術取代打線技術，導電路徑的縮短使得封裝體的線性表現十分良好。
6.本實用新型的晶粒級封裝工藝較為簡短，且成本較低。
權利要求1.一種晶粒級封裝結構，其特征是，該結構包括一凹穴型導線架，該凹穴型導線架包括一散熱塊以及多個位于該散熱塊外圍的引腳，其中每一該些引腳包括一內引腳與一外引腳，該外引腳的厚度為一第一厚度，而該散熱塊與該內引腳的厚度為一第二厚度，又該第一厚度大于該第二厚度，以于該凹穴型導線架中構成一凹穴；一晶片，該晶片配置于該凹穴中，該晶片具有一主動區域，且該主動區域上具有多個導電焊墊，其中該些導電焊墊與該些內引腳電性連接，而該主動表面與該散熱塊連接；多個電性接點，該些電性接點配置于該些導電焊墊與該些內引腳之間；以及一封裝膠體，該封裝膠體配置于該晶片與該凹穴型導線架之間。
2.如權利要求1所述的晶粒級封裝結構，其特征是，該第一厚度介于350至400微米。
3.如權利要求1所述的晶粒級封裝結構，其特征是，該第二厚度介于50至100微米。
4.如權利要求1所述的晶粒級封裝結構，其特征是，該凹穴型導線架的材質包括銅金屬。
5.如權利要求1所述的晶粒級封裝結構，其特征是，該晶片為一焊線晶片。
6.如權利要求1所述的晶粒級封裝結構，其特征是，該晶片為一覆晶晶片。
7.如權利要求1所述的晶粒級封裝結構，其特征是，該些電性接點包括金凸塊、錫鉛凸塊。
專利摘要一種晶粒級封裝結構，主要是將晶片(焊線晶片或覆晶晶片)以覆晶方式搭配熱壓合技術與凹穴型導線架電性連接，之后再通過封裝膠體將晶片與凹穴型導線架固著成一體。所形成的晶粒級封裝結構在厚度上與原有的凹穴型導線架幾乎相同，具有封裝體積小、散熱良好、可遮蔽電磁干擾，以及電性表現佳等優勢。
文檔編號H01L23/48GK2572564SQ0225235
公開日2003年9月10日 申請日期2002年9月29日 優先權日2002年9月29日
發明者何昆耀, 宮振越 申請人:威盛電子股份有限公司