專利名稱：：電容器及其制造方法
技術領域：
：本發明涉及一種半導體器件；更具體地說，涉及半導體中的電容器及其制造方法，以防止具有較好的介電層階梯覆蓋性的亞穩多晶硅(meta-stablepolysilicon)(MPS)晶粒的合并現象(mergingphenomenon)。
背景技術：
：近年來已進行了多種研究，以在降低動態隨機存取存儲器(DRAM)器件和高密度集成電路的最小線寬的情況下，確保電容單元中所需的約為25fF的電容。通常情況下，現在研究了兩種方法來保證電容。一種是研制一種具有高介電常數的介電材料，另一種是研制一種單元電容器結構。因此，已提出的電容器具有高介電材料或者新的結構以增大電荷存儲電極的表面，所述電荷存儲電極為例如凹陷型或立體筒型電極。對于保證電容器電容量的第一種方法，介電常數分別為3.8和7的氧化物或氮化物用于制造早期的電容器。現在，介電常數在20-25范圍內的氧化鉭(Ta2O5)廣泛用于制作器件尺寸為256Mb及更大的DRAM器件。對于保證電容的第二種方法，早期利用一種迭層型電容器來制造電容器。但是，隨著亞穩多晶硅(MPS)技術的應用，底部電極的表面積可被增大約1.7-2倍。因此，盡管減小了器件的尺寸，但仍可增大電容器的電容。在近來的時間里，利用其中具有MPS晶粒的凹陷型或筒型電容器來確保電容。但是，在筒型電容器中，MPS晶粒在電極的內壁和外壁上形成，因此就存在這樣一個缺陷，即由于在電極外壁上形成的MPS晶粒而在每個相鄰的筒之間產生了橋接，從而在每個筒之間引起短路現象。為解決每個相鄰筒之間的電連接，現在已提出了一種方法以通過不同地調整硅層內壁和外壁中的摻雜濃度來減小在電極外壁上形成的MPS晶粒的尺寸。但是，由于相鄰單元之間的臨界尺寸被急劇減小，因此，在實踐中就不可能應用上述方法。為解決上述問題，一種方法是在凹型或筒型電容器的電極內壁上形成MPS晶粒。參考圖1A-1D，圖中的剖視圖顯示了制作傳統電容器的一種方法。在圖1A中，常用的制造方法開始于制備布置有一個導電區12如一個源極/漏極區的半導體襯底11。此后，在半導體襯底11上形成一個層間介電(ILD)層13。然后，將襯底11上的ILD層13構圖成預定的結構以形成一個接觸插塞14。在ILD層13和接觸插塞14上形成一個蝕刻阻擋層15和一個犧牲絕緣層16之后，將蝕刻阻擋層15和犧牲絕緣層16構圖為另一種預定的結構，從而在接觸插塞14之上形成開口17。此時，為增大電容器的電容量，犧牲絕緣層16的高度應較高，因此，所述開口就具有較大的長徑比。這樣，底部臨界尺寸(criticaldimension)(BCD)就小于頂部臨界尺寸(TCD)。參考圖1B，將一個第一導電層18沉積在犧牲絕緣層16和開口17上。然后，在第一導電層18上形成一個光致抗蝕劑層19直至將開口17完全填滿。此處，第一導電層18是雙層，以只在第一導電層18的內壁上形成MPS晶粒。這樣，第一導電層18的內壁利用一個未摻雜的非晶硅層，而其外部分使用摻雜的非晶硅層。此后，進行化學機械拋光(CMP)處理或回蝕刻處理直至將犧牲絕緣層16的頂表面露出，這樣就只在開口17中形成了第一電極18。在圖1C中，在將光致抗蝕劑層19剝離掉之后，通過MPS晶粒生長工藝而在第一電極18的內壁上形成MPS晶粒20。參考圖1D，利用一種浸除工藝將犧牲絕緣層16除去以露出第一電極18。然后，在第一電極18上順序形成一個介電層21和一個第二電極22。如上所述，傳統筒型電容器利用布置有摻雜和未摻雜非晶多晶硅層的雙層式第一電極18，以只在所述筒的內壁上形成MPS晶粒20。但是，傳統筒型電容器具有長徑比高的缺點，也就是說，長徑比約為19-20。因此，一個單元的臨界尺寸可能由于頂部臨界尺寸大于底部臨界尺寸而受到損害。此外，如圖1C中的‘20A’所示的那樣，在MPS晶粒生長過程中，所述筒的凹陷區域或底部區域中的MPS晶粒之間會產生合并現象。該合并現象引起了一個嚴重的問題，即介電層如氧化鉭的階梯覆蓋性受到損害。此外，在器件的運行過程中電場集中，從而會增大漏電流，從而最終使擊穿電壓降低。另外，該合并現象使底部電極即第一電極18的表面減小，從而最終減小了整個電容量。
發明內容因此，本發明的一個目的是提供一種制作半導體器件中的電容器的方法，以在MPS晶粒生長過程中，在不產生合并現象的情況下保證電容量。本發明的另一個目的是提供一種其中具有MPS晶粒的電容器以保證電容量，而沒有MPS晶粒生長過程中的合并現象，其中，僅在電容器的側壁上形成MPS晶粒。本發明的另一個目的是提供一種其中具有第一和第二MPS晶粒的電容器以確保電容量，而沒有MPS晶粒生長過程中的合并現象，其中，在底部區域中形成的第二MPS晶粒小于第一MPS晶粒。根據本發明的一個方面，提供一種制造電容器的方法，包括如下步驟(a)在半導體襯底上形成一個犧牲絕緣層；(b)將犧牲絕緣層構圖為預定的構造以得到開口；(c)在犧牲絕緣層和開口上形成一個第一電極；(d)在第一電極的頂面上形成晶粒生長阻止層；(e)將晶粒生長阻止層構圖為另一種預定的結構以在第一電極的底部區域中保持一個殘余的晶粒生長阻止層；(f)執行第一亞穩多晶硅(MPS)晶粒的生長工藝，以使第一MPS晶粒在第一電極的除覆蓋有殘余晶粒生長阻止層的底部區域之外的內壁上生長；(g)除去殘余的晶粒生長阻止層以暴露出第一電極的底部區域；(h)除去包覆第一電極的犧牲絕緣層；(i)在第一電極上形成一個介電層；以及(j)在介電層的頂面上形成一個第二電極。根據本發明的另一個方面，提供了一種半導體器件中的電容器，該電容器包括布置有導電區的一個半導體襯底；在除與導電區相連的接觸插塞之外的半導體襯底上形成的一個ILD層；在ILD層上形成的一個蝕刻阻擋層；在接觸插塞和部分ILD層上形成的一個第一電極，其中，第一MPS晶粒形成于除其底部區域之外的第一電極上；在第一電極上形成的一個介電層；以及在介電層上形成的一個第二電極。根據本發明的另一個方面，提供了一種半導體器件中的電容器，該電容器包括布置有導電區的一個半導體襯底；在除與導電區相連的接觸插塞之外的半導體襯底上形成的一個ILD層；在ILD層上形成的一個蝕刻阻擋層；在接觸插塞和部分ILD層上形成的一個第一電極，其中，第一MPS晶粒形成于除其底部區域之外的第一電極上，而第二MPS晶粒形成于其底部區域上，其中第二MPS晶粒的尺寸小于第一MPS晶粒的尺寸；在第一電極上形成的一個介電層；以及在介電層上形成的一個第二電極。參考附圖，通過下面對實施例的描述而可明確本發明的其他目的和方面，其中圖1A-1D為剖視圖，顯示了形成半導體器件中的電容器的一種傳統方法；圖2為一個剖視圖，顯示了根據本發明第一優選實施例的半導體器件中的電容器；圖3A-3G剖視圖，顯示了根據本發明第一優選實施的制造半導體器件中的電容器的方法；圖4為一個剖視圖，顯示了根據本發明第二優選實施例的半導體器件中的電容器；以及圖5A-5G為剖視圖，顯示了根據本發明第二優選實施的制造半導體器件中的電容器的方法。具體實施例方式在圖2和圖3A-3G所示的剖視圖中顯示了根據本發明第一優選實施例的半導體器件中的一種電容器，以及制造該電容器的方法。在圖2中，一個筒型的電容器包括一個第一電極38，該第一電極的頂部臨界尺寸大于其底部臨界尺寸；在除底部區域之外的第一電極38的內壁上形成的亞穩多晶硅(MPS)晶粒40；在第一電極38上形成的一個介電層41；以及在介電層41上形成的一個第二電極42。此處，第一電極38是雙層式的，其中，在第一電極38的內壁上形成有一個不摻雜的非晶硅層，而在第一電極38的外壁上形成有一個摻雜的非晶硅層。第一電極38的底面由一個蝕刻阻擋層35支撐。此外，第一電極38通過一個接觸插塞34而與半導體襯底31的導電區32垂直相連。半導體襯底31是摻雜有雜質的襯底，其中，導電區32是一個雜質摻雜區，例如為晶體管的源極/漏極區。接觸插塞34穿過一個層間介電(ILD)層33與導電區32及第一電極38相連。根據本發明的第一個實施例。亞穩多晶硅(MPS)晶粒40形成于除底部區域之外的第一電極38的內壁側壁上，從而可充分地保證電容器的電容量。參考圖3A-3G，圖中示出了說明根據本發明第一個優選實施而用于形成一個電容器的方法的剖視圖。參考圖3A，該制造過程開始于準備一個半導體襯底31，該半導體襯底31具有摻有雜質的導電區32，即源極/漏極區。然后，在半導體襯底31的頂面上形成一個層間介電(ILD)層33，且利用一個接觸掩模將該介電層33構圖為一預定的結構以形成一個接觸孔。下一步，將一個導電層沉積在包括接觸孔在內的整個表面上直至將該接觸孔完全充滿。隨后，利用一種技術例如化學-機械(CMP)工藝和回蝕刻工藝而形成一個接觸插塞34，其中，通常將多晶硅插塞或鎢插塞用作為接觸插塞34。接觸插塞34通常被稱作為一個存儲節點觸頭(storagenodecontact)。在將多晶硅插塞用作為存儲節點觸頭的情況下，隨后在多晶硅插塞上形成一個歐姆接觸層和一個阻擋層。此處，可利用硅化鈦作為歐姆接觸層，而可將氮化鈦(TiN)作為阻擋層。硅化鈦層起到改善多晶硅插塞和第一電極之間的接觸電阻的作用。此外，氮化鈦層被用作一個擴散阻擋層以阻止多晶硅和第一電極之間的互擴散。在隨后的一個步驟中，隨后在層間介電(ILD)層33和接觸插塞34上沉積一個蝕刻阻擋層35和一個犧牲絕緣層36。此時，在蝕刻阻擋層35中用的材料相對于犧牲絕緣層36具有蝕刻選擇性。特別地，廣泛地將一氮化物層用作為蝕刻阻擋層35。犧牲絕緣層36是由從未摻雜的硅酸鹽玻璃(USG)、等離子體增強型四乙基原硅酸鹽(PETEOS)和低壓四乙基原硅酸鹽(LPTEOS)組成的組中選擇的一種材料制成的。此外，犧牲絕緣層36可制成單層或雙層。優選的為為使電容器的電容量較高，犧牲絕緣層36的高度應較高，例如為15,000-25,000。但是，如果犧牲絕緣層36的高度超過25000，則由于蝕刻裝置的限制而不能充分地執行蝕刻過程。因此，所述的高度應在25,000附近。然后，利用一個掩模將犧牲絕緣層36構圖為另一種預定的構造以確定第一電極區。隨后，對蝕刻阻擋層35進行蝕刻直至完全露出接觸插塞34，從而得到一個開口37。此處，由于犧牲絕緣層36的高度太高，所以開口37的截面是一個翻轉的梯形形狀。也就是說，頂部臨界尺寸大于底部臨界尺寸。在圖3B所示的下一個步驟中，在犧牲絕緣層36和開口37上原位沉積一個摻雜的非晶硅層38A和一個未摻雜的非晶硅層38B，其中，非晶硅層38A、38B中的每一個的厚度在約為100-約300的范圍內，使得非晶硅層的總厚度在約300-約500的范圍內。然后，在未摻雜的非晶硅層38B上形成一個晶粒生長阻止層39直至將開口37完全填滿。晶粒生長阻止層39中所用的材料相對于犧牲絕緣層36具有高蝕刻選擇性的特點。例如，在將USG或TEOS作為犧牲絕緣層36的情況下，優選利用旋涂玻璃(SOG)、摻雜硼和磷的硅酸鹽玻璃(BPSG)或摻雜磷的硅酸鹽玻璃(PSG)。同時，在利用SOG作為晶粒生長阻止層39的情況下，在未摻雜的非晶硅層38B上形成SOG直至將開口37完全填充滿。然后，在約400℃-約500℃范圍內的一個溫度下對該SOG層進行退火。在圖3C所示的后續步驟中，利用CMP技術或回蝕刻工藝將晶粒生長阻止層39除去。這樣就得到第一電極38，其中，所述第一電極電隔離。第一電極38包括摻雜的非晶硅層38A和未摻雜的非晶硅層38B。利用CMP技術或回蝕刻工藝將摻雜的非晶硅層38A和未摻雜的非晶硅層38B除去，使得它們僅殘留在開口37中。如上所述，在CMP或回蝕刻工藝過程中，晶粒生長阻止層39起到阻止將摻雜的和未摻雜的非晶硅層38A、38B除去的作用。在如圖3D所示的下一個步驟中，部分蝕刻殘余在開口37中的晶粒生長阻止層39A，籍此剩下的晶粒生長阻止層39B仍以均勻的厚度保留在開口37的底部區域上。此時，利用晶粒生長阻止層39和犧牲絕緣層36之間的蝕刻選擇比的差別來執行蝕刻工藝。也就是說，由于犧牲絕緣層36的蝕刻選擇比顯著小于晶粒生長阻止層39的蝕刻選擇比，所以晶粒生長阻止層39的蝕刻過程中，犧牲絕緣層36不會受到損害。此外，由于第一電極38的蝕刻選擇比小于晶粒生長阻止層39的蝕刻選擇比，所以第一電極也不會受到損害。在本發明的該實施例中，利用以50∶1的比例稀釋的氫氟酸溶液對犧牲絕緣層36和晶粒生長阻止層39進行蝕刻。在這種情況下，用于犧牲絕緣層36的TEOS或USG的蝕刻選擇比約為1.8/秒。另一方面，PSG、BPSG和SOG的蝕刻選擇比分別約為25/秒、15/秒和30/秒。也就是說，晶粒生長阻止層39的蝕刻選擇比比犧牲絕緣層36的蝕刻選擇比約高8倍。殘余的晶粒生長阻止層39B應具有足夠的厚度以覆蓋在隨后的亞穩多晶硅(MPS)晶粒生長工藝過程中發生合并現象的區域。為此目的，在對開口37的頂部和底部臨界尺寸進行測量之后，應相對地確定亞穩多晶硅(MPS)晶粒的生長度。換句話說，利用濕化學物質在一濕式浴(wetbath)中對晶粒生長阻止層39進行部分蝕刻，所述濕化學物質例如為以50∶1的比例稀釋的HF溶液。可通過調節蝕刻時間來控制殘余的晶粒生長阻止層39的厚度。在圖3E所述的下一個步驟中，在除殘余晶粒生長阻止層39B之外的未摻雜非晶硅層38B上形成亞穩多晶硅(MPS)晶粒40以增大表面積。MPS晶粒40在約600℃-約650℃范圍內的一溫度條件下生長以增大其截面積。優選的情況為應在截面積的增長率在約1.7-約2.0的范圍內的條件下執行MPS晶粒的生長工藝。此處，截面積的增長率是指MPS晶粒40生長前的截面積與MPS晶粒40生長后的截面積之間的比率。在如圖3F所示的下一個步驟中，通過蝕刻處理將殘余的晶粒生長阻止層39B完全除去。利用犧牲絕緣層36和晶粒生長阻止層39之間的蝕刻選擇比之差來執行該蝕刻工藝。這樣，犧牲絕緣層36在該蝕刻過程中不會受到損害。然后，將磷摻入未摻雜的非晶硅層38B中以增大硅摻雜劑在未摻雜的非晶硅層38B中的濃度。利用磷化氫(PH3)氣體作為反應氣體可將磷擴散到未摻雜的非晶硅層38B中。通過該磷摻雜過程，未摻雜非晶硅層38B中的磷濃度在約1×1022/cm3至約5×1022/cm3的范圍內。在如圖3G所示的下一個步驟中，利用蝕刻阻擋層35作為蝕刻掩模通過一個浸除(dip-out)工藝將犧牲絕緣層36除去，從而將第一電極38露出。此處，利用濕化學物質例如緩沖氧化蝕刻劑(BOE)和HF來執行該浸除過程。但是，在構造凹陷型第一電極38的情況下，不進行該浸除過程。最后，在包括有第一電極38的所得件上沉積一介電層41，然后在該介電層41上形成一個第二電極42。介電層41利用氧化過的氮化硅層、氧化鉭層、氧化鋁層或氧化鉿層制成。第二電極42可利用摻雜多晶硅層單層或利用摻雜多晶硅/氮化鈦雙層來形成。圖4和圖5A-5G中所示的剖視圖顯示了根據本發明第二優選實施例的半導體器件中的電容器及制造該電容器的方法。在圖4中，筒型電容器包括一個第一電極58，該第一電極的頂部臨界尺寸大于其底部臨界尺寸；布置有形成在第一電極58的底部區域周圍的第二MPS晶粒60B的一個第一區域；布置有第一MPS晶粒60A的一個第二區域，該晶粒的尺寸大于第二MPS晶粒60B的尺寸；在具有第一區域和第二區域的第一電極58上形成的一個介電層61；以及在介電層61上形成的一個第二電極62。第一MPS晶粒60A在除底部區域即第一區域之外的第一電極58的內壁上形成。第一電極58是雙層的，它布置有在第一電極58的內壁上形成的一未摻雜的多晶硅層58B及在第一電極58的外壁上形成的一個摻雜的多晶硅層58A。第一電極58的底面由蝕刻阻擋層55支撐。此外，第一電極58通過一個接觸插塞54與半導體襯底51的導電區52垂直相連。半導體襯底51是摻有雜質的襯底，其中導電區52是一個雜質摻雜區，例如晶體管的源極/漏極區。接觸插塞54穿過一個層間介電(ILD)層53與導電區52及第一電極58相連。根據本發明的第二個實施例，第一電極58包括第一區域和第二區域，其中，第一區域具有足夠小的第二MPS晶粒60B以阻止合并現象的發生，且第二區域具有大于第二MPS晶粒60B的尺寸的第一MPS晶粒60A。這樣就可得到足夠的電容量。也就是說，第一區域的截面積增長率低于第二區域截面積增長率，其中，第一區域的截面積增長率在約1.1-約1.5的范圍內，而第二區域的截面積增長率在約1.7-約2.0的范圍內。此外，在第一電極58的底部區域中形成的第二MPS晶粒60B足夠小以防止合并現象，從而具有良好的介電層61的階梯覆蓋性。參考圖5A-5G，所示的剖視圖顯示了根據本發明第二實施的制造電容器的方法。參考圖5A，該制造過程開始于準備一個半導體襯底51，該半導體襯底51具有摻有雜質的導電區52，即源極/漏極區。然后，在半導體襯底51的頂面上形成一個ILD層53，且利用一個接觸掩模將該層構圖為一預定的結構以形成一個接觸孔。下一步，將一個導電層沉積在包括接觸孔的整個表面上直至該接觸孔被完全填充。隨后，利用一種技術例如CMP和回蝕刻工藝來形成一個接觸插塞54，其中，通常將多晶硅插塞或鎢插塞用作接觸插塞54。接觸插塞54通常被稱作存儲節點觸頭。在將多晶硅插塞用作存儲節點觸頭的情況下，隨后在多晶硅插塞上形成一個歐姆接觸層和一個阻擋層。此處，可將硅化鈦用作歐姆接觸層，且可將氮化鈦(TiN)用作阻擋層。硅化鈦層起到改善多晶硅插塞和第一電極之間的接觸電阻的作用。此外，氮化鈦層被用作一個阻止多晶硅和第一電極之間的互擴散的擴散阻擋層。在隨后的一個步驟中，隨后在ILD層53和接觸插塞54上沉積一個蝕刻阻擋層55和一個犧牲絕緣層56。此時，在蝕刻阻擋層55中使用的材料相對于犧牲絕緣層56具有蝕刻選擇性。特別地，廣泛地將氮化物層用作蝕刻阻擋層55。犧牲絕緣層56由選自USG、PETEOS和LPTEOS組成的組的一種材料制成。此外，犧牲絕緣層56可制成單層或雙層。優選的情況為為使電容器的電容量較高，犧牲絕緣層56的高度應較高，例如為15,000-25,000。但是，如果犧牲絕緣層56的高度超過25,000，則由于蝕刻裝置的限制而不能充分地執行蝕刻工藝。因此，所述的高度應在25,000附近。然后，利用一個掩模將犧牲絕緣層56構圖為另一個預定的構造以確定第一電極區。隨后，對蝕刻阻擋層55進行蝕刻直至完全露出接觸插塞54，從而得到一個開口57。開口57被稱為凹陷圖形(concavepattern)。此處，由于犧牲絕緣層56的高度太高，開口57的截面是一個翻轉的梯形形狀。也就是說，頂部臨界尺寸大于底部臨界尺寸。在圖5B所示的下一個步驟中，在犧牲絕緣層56和開口57上原位沉積一個摻雜的非晶硅層58A和一個未摻雜的非晶硅層58B，其中非晶硅層58A、58B中的每一個的厚度在約100-約300的范圍內，使得非晶硅層的總厚度在約300-約500的范圍內。然后，在未摻雜的非晶硅層58B上形成一個晶粒生長阻止層59直至將開口57完全填滿。晶粒生長阻止層59中所用的材料相對于犧牲絕緣層56具有高蝕刻選擇性的特點。例如，在將USG或TEOS用作犧牲絕緣層56的情況下，優選利用SOG、BPSG或PSG。同時，在利用SOG作為晶粒生長阻止層59的情況下，在未摻雜的非晶硅層58B上形成SOG直至將開口57完全填充。然后，在約400℃-約500℃范圍內的一個溫度下對該SOG層進行退火。在圖5C所示的后續步驟中，利用CMP技術或回蝕刻工藝將晶粒生長阻止層59除去。這樣就得到第一電極58，其中它們是電隔離的。第一電極58包括摻雜的非晶硅層58A和未摻雜的非晶硅層58B。利用CMP技術或回蝕刻工藝將摻雜的非晶硅層58A和未摻雜的非晶硅層58B除去，使得其只在開口57中得以保留。如上所述，在CMP或回蝕刻工藝過程中，晶粒生長阻止層59起到阻止將摻雜的和未摻雜的非晶硅層58A、58B除去的作用。在如圖5D所示的下一個步驟中，將殘余在開口57中的晶粒生長阻止層59A部分蝕刻掉，籍此剩下的晶粒生長阻止層59B仍以均勻的厚度保持在開口57的底部區域上。此時，利用晶粒生長阻止層59和犧牲絕緣層56之間的蝕刻選擇比之差來執行蝕刻工藝過程。也就是說，由于犧牲絕緣層56的蝕刻選擇比顯著小于晶粒生長阻止層59的蝕刻選擇比，所以在晶粒生長阻止層59的蝕刻過程中，犧牲絕緣層56不會受到損害。此外，由于第一電極58的蝕刻選擇比小于晶粒生長阻止層59的蝕刻選擇比，所以第一電極也不會受到損害。殘余的晶粒生長阻止層59B應具有覆蓋在后來的MPS晶粒生長過程中可能發生合并現象的區域的厚度。為此，在對頂部和底部臨界尺寸進行測量之后，應相對地確定MPS晶粒生長的程度。換句話說，在一種濕式浴中利用濕化學物質對晶粒生長阻止層59進行部分蝕刻，所述浸潤化學物質為例如以50∶1的比例稀釋的HF酸溶液。可通過調節蝕刻時間來控制殘余的晶粒生長阻止層59的厚度。在圖5E所示的下一個步驟中，在第一電極58的內壁上形成第一MPS晶粒60A。也就是說，在未摻雜的非晶硅層58B的表面上形成第一MPS晶粒60A。此處，除覆蓋有殘余晶粒生長阻止層59B的底部區域之外的未摻雜非晶硅層58B的內壁區域要遠寬于覆蓋有殘余晶粒生長阻止層59B的底部區域。為增大截面面積，第一MPS晶粒60A在約600℃-約650℃的溫度范圍條件下生長。優選地，應在下述條件下執行MPS晶粒生長過程，該條件即截面積的增長率在約1.7-約2.0的范圍內。然后，將磷摻入未摻雜的非晶硅層58B中以增大未摻雜非晶硅層58B中的硅摻雜劑濃度。利用磷化氫氣體作為反應氣體可將磷擴散到未摻雜的非晶硅層58B中。通過上述的磷摻雜過程，未摻雜非晶硅層58B中的磷濃度在約1×1022/cm3至約5×1022/cm3的范圍內。在如圖5F所示的下一個步驟中，利用保護層56和殘余晶粒生長阻止層59B之間的蝕刻選擇比之差將殘余的晶粒生長阻止層59B除去。這樣，保護層56在該蝕刻過程中不會受到損害。此蝕刻過程在利用HF溶液的濕式浴中進行。然后，在第一電極58的底部區域上形成第二MPS晶粒60B。在第二MPS晶粒60B生長的同時，第一MPS晶粒不再生長，因為磷化氫氣體已高濃度地摻到其中。因此，只在剝離殘余的晶粒生長阻止層59B的底部區域上形成第二MPS晶粒60B。由于底部區域的寬度比頂部區域的寬度要窄，所以必需適當地控制工藝條件以阻止MPS晶粒之間的合并現象。也就是說，在溫度在約600℃-約610℃的范圍內、以及截面積增長率在約1.1-約1.5的范圍內的條件下執行MPS晶粒生長工藝。對第一MPS晶粒60A和第二MPS晶粒60B進行比較，第二MPS晶粒60B的截面積增長率小于第一MPS晶粒60A的增長率。在MPS晶粒的生長過程中，分別進行一引晶工藝(seedingprocess)和一退火工藝。此時，在同樣的引晶工藝中，隨著退火時間增加，截面積的增長率增加，反之亦然。在同樣的退火工藝中，引晶工藝進行程度越大，截面積的增長率越小。因此，為增大第一MPS晶粒60A而非第二MPS晶粒60B的截面積增長率，在相同引晶工藝情況下，第一MPS晶粒生長工藝過程中的退火時間應比第二MPS晶粒生長工藝長。此外，在同樣的退火工藝情況下，第一MPS晶粒生長工藝過程中的引晶工藝進行的程度要比第二MPS晶粒生長工藝小。然后，將磷摻入生長有第二MPS晶粒60B的未摻雜非晶硅層58B中，以增大未摻雜非晶硅層58B中的硅摻雜劑濃度。利用磷化氫氣體作為反應氣體可將磷擴散到未摻雜的非晶硅層58B中。通過該磷摻雜過程，未摻雜非晶硅層38B中的磷濃度在約1×1022/cm3至約5×1022/cm3的范圍內。在如圖5G所示的下一個步驟中，利用蝕刻阻擋層55作為蝕刻掩模通過一個浸除工藝將犧牲絕緣層56除去，從而將第一電極58露出。此處，利用濕化學物質例如BOE和HF來執行該浸除過程。但是，在構制凹陷型第一電極58的情況下，不進行該浸除工藝。最后，在包括第一電極58的整個表面上沉積一個介電層61，然后在該介電層61上形成一個第二電極62。介電層61采用氧化的氮化硅層、氧化鉭層、氧化鋁層或氧化鉿層。第二電極62可利用摻雜多晶硅層單層或利用摻雜多晶硅/氮化鈦雙層來形成。在本發明中，在600℃之上的溫度下進行MPS晶粒生長工藝。這樣，就不適宜利用有機材料即光致抗蝕劑層來作為晶粒生長阻止層，因為光致抗蝕劑層不能承受高于300℃的高溫處理。此外，還存在這樣一個問題，即有機材料例如光致抗蝕劑層會對晶片造成污染。根據上述
發明內容，MPS晶粒是在電容器結構的內壁上形成的，從而增大了器件尺寸為1.5μm及以下的動態隨機存取存儲器(DRAM)中電容器的電容。此外，可以因阻止了合并現象而得到優化的電容器截面積，從而改進了介電層的階梯覆蓋性且降低了漏電流和擊穿電壓。雖然只參考特定的優選實施而對本發明進行了描述，但在不脫離由所附權利要求所限定的發明實質和范圍的情況下，可作其他的變更和變化。權利要求1.一種電容器制造方法，包括步驟(a)在半導體襯底上形成一個犧牲絕緣層；(b)將犧牲絕緣層構圖為預定的結構以得到開口；(c)在犧牲絕緣層和開口上形成一第一電極；(d)在第一電極的頂面上形成一個晶粒生長阻止層；(e)將晶粒生長阻止層構圖為另一種預定的結構以在第一電極的底部區域中保持一個殘余的晶粒生長阻止層；(f)進行一第一亞穩多晶硅(MPS)晶粒生長工藝，以使第一亞穩多晶硅晶粒在第一電極的除覆蓋有殘余晶粒生長阻止層的底部區域外的內壁上生長；(g)除去殘余的晶粒生長阻止層以暴露出第一電極的底部區域；(h)除去包覆第一電極的犧牲絕緣層；(i)在第一電極上形成一介電層；以及(j)在介電層的頂面上形成一個第二電極。2.根據權利要求1所述的方法，其中，每個開口具有頂部臨界尺寸大于底部臨界尺寸的一個輪廓。3.根據權利要求1所述的方法，在步驟(g)之后還包括進行一個第二亞穩多晶硅晶粒生長工藝的步驟，以使第二亞穩多晶硅晶粒在覆蓋有殘余的晶粒生長阻止層的第一電極底部區域上生長，其中，第二亞穩多晶硅晶粒的尺寸小于第一亞穩多晶硅晶粒的尺寸。4.根據權利要求3所述的方法，其中，在下述條件下進行第二亞穩多晶硅晶粒的生長工藝，即第二亞穩多晶硅晶粒生長工藝中截面積的增長率小于第一亞穩多晶硅晶粒生長工藝中的截面積的增長率。5.根據權利要求4所述的方法，其中，在下述條件下執行第一亞穩多晶硅晶粒的生長工藝，即截面積的增長率在約1.7至約2.0的范圍內；并在下述條件下執行第二亞穩多晶硅晶粒的生長工藝，即截面積的增長率在約1.1至約1.5的范圍內。6.根據權利要求4所述的方法，其中，第一亞穩多晶硅晶粒生長的退火時間比第二亞穩多晶硅晶粒生長的退火時間長。7.根據權利要求4所述的方法，其中，與第二亞穩多晶硅晶粒生長相比，更少地進行用于第一亞穩多晶硅晶粒生長的引晶工藝。8.根據權利要求1所述的方法，其中，晶粒生長阻止層的蝕刻選擇比高于犧牲絕緣層的蝕刻選擇比。9.根據權利要求2所述的方法，其中，犧牲絕緣層由選自等離子體增強型四乙基原硅酸鹽(PETEOS)、低壓四乙基原硅酸鹽(LPTEOS)和未摻雜的硅酸鹽玻璃(USG)組成的組中的一種材料制成，晶粒生長阻止層包括選自旋涂玻璃(SOG)、摻雜有硼和磷的硅酸鹽玻璃(BPSG)和摻雜有磷的硅酸鹽玻璃(PSG)組成的組中的一種材料。10.根據權利要求1所述的方法，其中，利用以50∶1的比例稀釋的氫氟酸(HF)溶液來執行步驟(e)。11.根據權利要求1所述的方法，其中，步驟(c)包括步驟(c1)在層間介電層和開口上形成一個摻雜非晶硅層；以及(c2)在該摻雜硅層上形成一個未摻雜的非晶硅層。12.根據權利要求1所述的方法，在步驟(f)之后還包括一個將雜質摻入第一電極中的步驟。13.根據權利要求12所述的方法，其中，所述雜質是磷。14.一種半導體器件中的電容器，包括設置有導電區的一個半導體襯底；在除與導電區相連的接觸插塞之外的半導體襯底上形成的一個層間介電層；在層間介電層上形成的一個蝕刻阻擋層；在接觸插塞和部分層間介電層上形成的一個第一電極，其中，第一亞穩多晶硅晶粒形成于除其底部區域之外的第一電極上；在第一電極上形成的一個介電層；以及在介電層上形成的一個第二電極。15.根據權利要求14所述的電容器，其中，第一電極具有頂部區域的寬度大于底部區域的寬度的輪廓。16.一種半導體器件中的電容器，包括設置有導電區的一個半導體襯底；在除與導電區相連的接觸插塞外的半導體襯底上形成的一個層間介電層；在層間介電層上形成的一個蝕刻阻擋層；在接觸插塞和部分層間介電層上形成的一個第一電極，其中，第一亞穩多晶硅晶粒形成于除其底部區域之外的第一電極上，且第二亞穩多晶硅晶粒形成于其底部區域上，其中，第二亞穩多晶硅晶粒的尺寸小于第一亞穩多晶硅晶粒的尺寸；在第一電極上形成的一個介電層；以及在介電層上形成的一個第二電極。17.根據權利要求16所述的電容器，其中，第一電極具有頂部區域的寬度大于底部區域的寬度的輪廓。全文摘要本發明提供了一種半導體器件中的電容器及其制造方法，以保證電容量，而沒有亞穩多晶硅晶粒生長過程中的合并現象。制作步驟開始于制作一個襯底。在襯底上形成一個層間介電層且將其蝕刻以形成導電插塞。然后，在整個表面上形成一個蝕刻阻擋層和一個犧牲絕緣層。利用犧牲絕緣層在導電插塞之上形成一個筒型第一電極。之后，在除其底部區域之外的第一電極內壁上形成第一亞穩多晶硅晶粒。但是，在該底部區域上形成小尺寸的第二亞穩多晶硅晶粒以增大第一電極的存儲面積。最后，在第一電極上形成一個介電層和一個第二電極。文檔編號H01L21/02GK1484293SQ0216088公開日2004年3月24日申請日期2002年12月31日優先權日2002年9月17日發明者申東旴,崔亨福,申東申請人:海力士半導體有限公司