專利名稱：在快閃存儲器元件中形成自行對準(zhǔn)掩埋n+型式區(qū)域的方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)一種非揮發(fā)性存儲器，特別是有關(guān)于一種在電子遂穿氧化層(ETOX)的快閃存儲器元件中形成自行對準(zhǔn)掩埋N+型式的方法。
(2)背景技術(shù)快閃存儲器為目前最具有潛力的存儲器產(chǎn)品。由于快閃存儲器具有可電除(electrically erasable)且可編程(programable)的特點(diǎn)，并且可以同時對整個存儲器陣列(array)中各快閃存儲器晶胞進(jìn)行電除與可編程，因此已廣泛地被應(yīng)用作為各種既需要儲存的數(shù)據(jù)不會因電源中斷而消失而需要可以重復(fù)讀寫數(shù)據(jù)的存儲器，例如數(shù)字相機(jī)的底片或主機(jī)板的基本輸入輸出系統(tǒng)。因此，如何提升快閃存儲器的性能與降低快閃存儲器的成本，便成為一個重要的課題。
另一方面，發(fā)展高密度快閃存儲器元件，例如手提式電腦與數(shù)字相機(jī)，如同檔案存儲器可隨身攜帶。藉由降低元件尺寸，用在存儲器降低位元成本是很重要的問題之一。而降低元件尺寸、數(shù)據(jù)線(data-line)強(qiáng)度如同基極長度必須被降低。使用自對準(zhǔn)絕緣區(qū)，必須具有0.4mm2接觸陣列存儲器元件與三個主要尺寸數(shù)據(jù)線(data-line)強(qiáng)度。然而，由于浮置基極表面區(qū)域減小，較小數(shù)據(jù)線(data-line)強(qiáng)度造成較高內(nèi)部操作電壓，所以耦合比減少。因此，即使減少絕緣區(qū)，仍必需維持絕緣崩潰電壓。此外，具有高耦合比的元件，必須提高內(nèi)多晶硅層的電容以降低操作電壓。
傳統(tǒng)式快閃存儲器結(jié)構(gòu)如圖1A所示。首先，提供一半導(dǎo)體底材100，此半導(dǎo)體底材100包含硅。然后，形成墊氧化層102于半導(dǎo)體底材100上。藉由熱氧化法形成墊氧化層102。然后，形成介電層104于墊氧化層上102。此介電層104包含氮化硅。藉由化學(xué)氣相沉積法形成介電層104。然后，蝕刻部分介電層104，部分墊氧化層102與部分底材100以于半導(dǎo)體底材100中形成淺溝渠絕緣開口105。
參照圖1B所示，填滿氧化硅于淺溝渠絕緣開口105內(nèi)。接著，藉由化學(xué)機(jī)械研磨法平坦化淺溝渠絕緣開口105以形成淺溝渠絕緣區(qū)域106。然后，移除于墊氧化物層102上的介電層104。
參照圖1C所示，形成圖案化光罩109于墊氧化層102上。然后，箭頭10是表示植入掩埋N+型式離子以形成發(fā)射極/集電極區(qū)110。此發(fā)射極/集電極區(qū)110不為對稱性元件。此非自行對準(zhǔn)方式具有很大的缺失，對準(zhǔn)會影響元件的對稱性胞(symmetric cell)與位元/發(fā)射極線阻抗性。
(3)發(fā)明內(nèi)容本發(fā)明的主要目的在于提供一種在電子遂穿氧化層(ETOX)的快閃存儲器元件中形成自行對準(zhǔn)掩埋N+型式的方法，用以獲得對稱性胞與較穩(wěn)定位元/發(fā)射極線阻抗性。
本發(fā)明的另一目的在于提供一種在電子遂穿氧化層(ETOX)的快閃存儲器元件中形成自行對準(zhǔn)掩埋N+型式的方法，用以穩(wěn)定位元/發(fā)射極線阻抗性。
根據(jù)上述的目的，本發(fā)明的在電子遂穿氧化層(ETOX)的快閃存儲器元件中形成自行對準(zhǔn)掩埋N+型式的方法包括至少提供具有墊氧化物層的底材、于墊氧化物層上的介電層，與于介電層上的覆蓋層。接著，蝕刻部分覆蓋層與部分介電層以終止于墊氧化物層以形成出主動區(qū)域。然后，形成間隙壁于覆蓋層與介電層的側(cè)壁上。接著，蝕刻部分墊氧化物層與底材以穿過掩埋N+型式區(qū)域以形成開口。最后，形成場氧化區(qū)域于底材內(nèi)。
本發(fā)明的目的及諸多優(yōu)點(diǎn)藉由以下較佳具體實施例的詳細(xì)說明，并參照所附圖將趨于明了。
(4)
圖1A至圖1C為傳統(tǒng)的在電子遂穿氧化層(ETOX)中的快閃存儲器元件的示意圖。
圖2A至圖2G是根據(jù)本發(fā)明的一種在電子遂穿氧化層(ETOX)的快閃存儲器元件中形成自行對準(zhǔn)掩埋N+型式的方法的剖面示意圖。
(5)具體實施方式
本發(fā)明的半導(dǎo)體設(shè)計可被廣泛地應(yīng)用到許多半導(dǎo)體設(shè)計中，并且可利用許多不同的半導(dǎo)體材料制作，當(dāng)本發(fā)明以一較佳實施例來說明本發(fā)明方法時，習(xí)知此領(lǐng)域的人士應(yīng)有的認(rèn)知是許多的步驟可以改變，材料及雜質(zhì)也可替換，這些一般的替換無疑地亦不脫離本發(fā)明的精神及范圍。
其次，本發(fā)明用示意圖詳細(xì)描述如下，在詳述本發(fā)明實施例時，表示半導(dǎo)體結(jié)構(gòu)的剖面圖在半導(dǎo)體制程中會不依一般比例作局部放大以利說明，然不應(yīng)以此作為有限定的認(rèn)知。此外，在實際的制作中，應(yīng)包含長度、寬度及深度的三維空間尺寸。
圖2A至圖2G是根據(jù)本發(fā)明的一種在電子遂穿氧化層(ETOX)的快閃存儲器元件中形成自對準(zhǔn)擴(kuò)散埋葬N+型式的方法的剖面示意圖。
參照圖2A所示，在爐管中，氧化硅底材200以于底材表面生長一層薄二氧化硅層。此二氧化硅層為習(xí)知墊氧化層。接著，形成介電層于墊氧化層202上。此介電層包含氮化硅。藉由化學(xué)氣相沉積法形成介電層204。然后，形成覆蓋層(cap layer)206于介電層204上。藉由化學(xué)氣相沉積法形成覆蓋層206。
參照圖2B與圖2C，放置一圖案化光罩層207于覆蓋層206上以形成元件的主動區(qū)域。利用圖案化光罩層207為罩幕以蝕刻暴露氮化硅區(qū)域以暴露出墊氧化物層202。然后，箭頭20是表示植入方向，穿過墊氧化物層202進(jìn)入底材200以植入N+型式的砷離子以形成掩埋N+區(qū)域25。植入砷離子濃度介于1×1015/cm3至4×1015/cm3之間；能量介于30kev至50kev之間。在本實施例中，較佳的能量為40kev。
參照圖2D，沉積一間隙壁208于墊氧化物層202與覆蓋層206上。此間隙壁208包含二氧化硅。藉由低壓化學(xué)氣相沉積法(LPCVD)或等離子體增益化學(xué)氣相沉積法(PECVD)形成間隙壁208。在本實施例中，最好使用低壓化學(xué)氣相沉積法(LPCVD)形成間隙壁208。此隙壁208厚度介于500埃至1500埃之間。在本實施例中，間隙壁208厚度最好為1000埃。
參照圖2E，蝕刻間隙壁208與墊氧化物層202停止于氧化硅底材200上以形成氧化硅間隙壁208A于介電層204與覆蓋層206的側(cè)壁上。并以覆蓋層206為遮罩蝕刻出淺溝渠絕緣開口210。可由氧化硅間隙壁208A控制發(fā)射極/集電極區(qū)域的寬度。本發(fā)明可制造對稱胞與穩(wěn)定性佳的位元/發(fā)射極線阻抗性。氧化硅間隙壁208A主要目的是控制發(fā)射極/集電極區(qū)域的寬度。然后，蝕刻墊氧化物層202穿過掩埋N+-型式區(qū)域25以形成發(fā)射極/集電極區(qū)域25a，接著進(jìn)入底材200中以形成溝渠開口210。此發(fā)射極/集電極區(qū)域25a為對稱性胞與穩(wěn)定性佳的位元/發(fā)射極線阻抗性。
參照圖2F，填滿氧化硅于溝渠開口210以形成場氧化區(qū)域212，在本實施例中，場氧化區(qū)域212最好為淺溝渠絕緣區(qū)。藉由化學(xué)機(jī)械研磨法平坦化淺溝渠絕緣區(qū)，然后移除介電層204。然后，形成隧穿氧化層214于底材200上，例如為熱氧化法。
參照圖2G，形成浮置基極216介于淺溝渠絕緣區(qū)與主動區(qū)域之間上面。然后，形成共形內(nèi)多晶硅介電層218于浮置基極216與場氧化區(qū)212上。此共形內(nèi)多晶硅介電層218為具有兩層氧化層將氮化硅層夾在中間的氧化層-氮化硅層-氧化層(ONO)結(jié)構(gòu)。然后，沉積多晶硅層220于共形內(nèi)多晶硅介電層218上，當(dāng)成快閃存儲器陣列中基極結(jié)構(gòu)的控制基極。藉由共形內(nèi)多晶硅介電層218隔離控制基極220與浮置基極216。控制基極220與共形內(nèi)多晶硅介電層218以形成一堆疊基極結(jié)構(gòu)。此共形內(nèi)多晶硅介電層218包含一第一氧化硅層、一氮化硅層覆蓋于第一氧化硅層上與一第二氧化硅層(或頂部氧化層)覆蓋于氮化硅層上。
綜合以上所述，本發(fā)明揭示了一種在電子遂穿氧化層(ETOX)的快閃存儲器元件中形成自行對準(zhǔn)擴(kuò)散掩埋N+型式的方法。本方法至少提供具有墊氧化物層的底材、于墊氧化物層上的介電層與于介電層上的覆蓋層。接著，蝕刻部分覆蓋層與部分介電層以終止于墊氧化物層以形成出主動區(qū)域。然后，形成間隙壁于介電層的側(cè)壁上。接著，蝕刻部分墊氧化物層與底材以穿過掩埋N+型式區(qū)域以形成開口。最后，形成場氧化區(qū)域于底材內(nèi)。
根據(jù)本發(fā)明方法所提供的一種在電子遂穿氧化層(ETOX)的快閃存儲器元件中形成自行對準(zhǔn)掩埋N+型式的制程方法，具有以下的優(yōu)點(diǎn)提供一種在電子遂穿氧化層(ETOX)的快閃存儲器元件中形成自對準(zhǔn)埋葬N+型式的方法，用以獲得對稱性胞與較穩(wěn)定位元/發(fā)射極線阻抗性。
提供一種在電子遂穿氧化層(ETOX)的快閃存儲器元件中形成自對準(zhǔn)埋葬N+型式的方法，用以穩(wěn)定位元/發(fā)射極線阻抗性。
以上所述僅為本發(fā)明的較佳實施例而已，并非用以限定本發(fā)明的申請專利范圍；凡其它未脫離本發(fā)明所揭示的精神下所完成的等效改變或替換，均應(yīng)包含在下述的權(quán)利要求所限定的范圍內(nèi)。
權(quán)利要求
1.一種形成一自行對準(zhǔn)掩埋N+型式區(qū)域于一底材內(nèi)的方法，其特征在于，該方法包括提供具有一墊氧化物層的一底材，一于該墊氧化物層上的介電層與一于該介電層上的覆蓋層；蝕刻部分該覆蓋層與部分該介電層以終止于該墊氧化物層以形成出一主動區(qū)域；形成一間隙壁于該介電層的側(cè)壁上；蝕刻部分該墊氧化物層與該底材以穿過該掩埋N+型式區(qū)域以形成一開口；以及形成一場氧化區(qū)域于該底材內(nèi)。
2.如權(quán)利要求1所述的形成一自行對準(zhǔn)掩埋N+型式區(qū)域于一底材內(nèi)的方法，其特征在于，所述形成間隙壁的步驟包含沉積一共形氧化層于該墊氧化物層與該覆蓋層上；以及蝕刻該共形氧化層以形成一間隙壁于該介電層的側(cè)壁上。
3.如權(quán)利要求2所述的形成一自行對準(zhǔn)掩埋N+型式區(qū)域于一底材內(nèi)的方法，其特征在于，所述蝕刻共形氧化層采用非等向性蝕刻方式。
4.如權(quán)利要求3所述的形成一自行對準(zhǔn)掩埋N+型式區(qū)域于一底材內(nèi)的方法，其特征在于，所述的共形氧化層材質(zhì)為二氧化硅。
5.如權(quán)利要求1所述的形成一自行對準(zhǔn)掩埋N+型式區(qū)域于一底材內(nèi)的方法，其特征在于，所述的蓋帽層材質(zhì)為二氧化硅。
6.如權(quán)利要求1所述的形成一自行對準(zhǔn)掩埋N+型式區(qū)域于一底材內(nèi)的方法，其特征在于，還包含一自對準(zhǔn)發(fā)射極程序。
7.如權(quán)利要求1所述的形成一自行對準(zhǔn)掩埋N+型式區(qū)域于一底材內(nèi)的方法，其特征在于，所述的離子為砷離子。
8.一種形成一非揮發(fā)性存儲器陣列的方法，其特征在于，該方法包含提供具有一墊氧化物層的一底材，一于該墊氧化物層上的介電層，與一于該介電層上的覆蓋層；蝕刻部分該覆蓋層與部分該介電層以終止于該墊氧化物層以形成出一主動區(qū)域；形成一間隙壁于該介電層的側(cè)壁上；蝕刻部分該墊氧化物層與該底材以穿過該掩埋N+型式區(qū)域以形成一開口；形成一場氧化區(qū)域于該底材內(nèi)；形成一浮置基極介于該場氧化區(qū)與該主動區(qū)域上；形成一共形內(nèi)多晶硅介電層介于該浮置基極與該場氧化區(qū)之間上；以及沉積一多晶硅層覆蓋于該共形內(nèi)多晶硅介電層上，以形成快閃存儲器陣列中一基極結(jié)構(gòu)的一控制基極。
9.如權(quán)利要求8所述的形成一非揮發(fā)性存儲器陣列的方法，其特征在于，所述形成間隙壁的步驟包含沉積一共形氧化層于該墊氧化物層與該覆蓋層上；以及非等向蝕刻該共形氧化層以形成一間隙壁于該介電層的側(cè)壁上。
10.如權(quán)利要求9所述的形成一非揮發(fā)性存儲器陣列的方法，其特征在于，所述的共形氧化層材質(zhì)為二氧化硅。
11.如權(quán)利要求8所述的形成一非揮發(fā)性存儲器陣列的方法，其特征在于，所述的覆蓋層材質(zhì)為二氧化硅。
12.如權(quán)利要求8所述的形成一非揮發(fā)性存儲器陣列的方法，其特征在于，還包含一自對準(zhǔn)發(fā)射極程序。
13.如權(quán)利要求8所述的一非揮發(fā)性存儲器陣列的方法，其特征在于，所述的離子為砷離子。
14.一種在電子遂穿氧化層的快閃存儲器元件中形成自行對準(zhǔn)擴(kuò)散掩埋N+型式的方法，其特征在于，該方法包含提供一底材；形成一墊氧化物層于該底材上；形成一介電層于該墊氧化物層上；形成一覆蓋層于該介電層上；非等向性蝕刻部分該覆蓋層與部分該介電層停止于該墊氧化物層以形成一主動區(qū)域；形成一間隙壁于該介電層的側(cè)壁上；蝕刻部分該墊氧化物層與該底材以形成一開口于底材內(nèi)；形成一場氧化區(qū)于該底材內(nèi)；形成一浮置基極介于該場氧化區(qū)與該主動區(qū)域上；形成一共形內(nèi)多晶硅介電層介于該浮置基極與該場氧化區(qū)之間上；以及沉積一多晶硅層覆蓋于該共形內(nèi)多晶硅介電層上，以形成快閃存儲器陣列中一基極結(jié)構(gòu)的一控制基極。
15.如權(quán)利要求14所述的在電子遂穿氧化層的快閃存儲器元件中形成自行對準(zhǔn)擴(kuò)散掩埋N+型式的方法，其特征在于，所述的蓋帽層為氮化硅層。
16.如權(quán)利要求14所述的在電子遂穿氧化層的快閃存儲器元件中形成自行對準(zhǔn)擴(kuò)散掩埋N+型式的方法，其特征在于，所述的場氧化區(qū)為淺溝渠絕緣區(qū)。
17.如權(quán)利要求14所述的在電子遂穿氧化層的快閃存儲器元件中形成自行對準(zhǔn)擴(kuò)散掩埋N+型式的方法，其特征在于，還包含一自對準(zhǔn)發(fā)射極程序。
全文摘要
本發(fā)明主要是提供一種在電子遂穿氧化層(ETOX)的快閃存儲器元件中形成自行對準(zhǔn)(self－aligned)擴(kuò)散掩埋(buried)N+型式的方法。本方法至少提供具有墊氧化物層的底材，介電層于墊氧化物層上，與覆蓋層(cap layer)于介電層上。接著，蝕刻部分覆蓋層與部分介電層以終止于墊氧化物層以形成出主動區(qū)域。然后，形成間隙壁于介電層的側(cè)壁上。接著，蝕刻部分墊氧化物層與底材以穿過掩埋N+型式區(qū)域以形成開口。最后，形成場氧化區(qū)域于底材內(nèi)。
文檔編號H01L21/265GK1442894SQ0215962
公開日2003年9月17日 申請日期2002年12月25日 優(yōu)先權(quán)日2002年3月6日
發(fā)明者張正佶 申請人:聯(lián)華電子股份有限公司