專利名稱：利用相變引起的阻值變化進行編程的可編程元件的制作方法
技術領域：
本發明涉及用來通過編程操作改變功能及電路構成的可編程元件，在完成后可改變功能或電路構成的可編程電路以及具有上述可編程元件及可編程電路的半導體裝置。更詳細地說，涉及用在例如現場可編程門陣列(FPGA)和存儲器陣列的冗余切換電路中的元件和電路。
背景技術：
作為半導體裝置，有的可以在物理裝置完成之后，通過編程操作改變功能和電路構成。例如，在FPGA中，通過對制造的半導體裝置進行規定的編程操作，改變邏輯動作。另外，在大規模存儲器裝置中，一般可以通過切離制造時發生的缺陷部分，以預先準備好的后備元件替換，恢復裝置整體功能，而達到提高原材料的利用率(稱為冗余處理)。
這種編程操作，已知有多種方法，在存儲器裝置的冗余處理中，使用最多的技術是通過從外部以激光束照射熔斷元件的方法或電氣方法使同樣的熔斷元件熔斷的方法。就是說，將缺陷部分的熔斷元件切離，選擇預先準備好的后備元件代替缺陷部分對電路構成進行切換。
圖1A為示出現有的典型的熔斷元件的構成例的圖案平面圖，圖1B為沿圖1A的1B-1B線的剖面構成圖。熔斷元件1由中央部很細的金屬配線或多晶硅等導體形成，其一端和另一端分別經過形成于層間絕緣膜2中的接觸孔2-1、2-2與配線3-1、3-2電連接。
在上述熔斷元件1及配線3-1、3-2上形成表面保護膜6，在此表面保護膜6的熔斷元件1上面配置有開口窗4。于是，通過此開口窗4以激光束照射熔斷元件1可使其切斷(熔斷)。
但是，因為隨著在半導體裝置中形成的各元件的微細化和集成電路的大規模化，上述熔斷元件的必需數目也增加，也要求熔斷元件微細化。
然而，在上述的構成中，為了在利用激光束照射切斷熔斷元件1時，不要對熔斷元件1以外的周邊元件產生照射損傷的影響，必須在熔斷元件1的周邊定義一定的禁止區域(如虛線5所示)，在此區域5內必須禁止配置其他元件。另外，在上述禁止區域5的端部近旁，也有設置電學保護區域(保護環)的。
而且，用于用來熔斷熔斷元件1的照射激光束的聚焦性的限制，開口窗4的大小受到限制很難縮小。并且，為了照射激光束進行熔斷，熔斷元件1上不能配置元件及配線等其他構造物。
另一方面，如是以電氣熔斷方式對熔斷元件進行熔斷，可以避免激光束照射引起的問題，但為了避免對熔斷元件的周邊部分產生影響，必須設置與照射激光束進行切斷的場合同樣的設計上的禁止區域。
因此，在現有的熔斷元件中，明顯存在微細化的困難。另外，具有現有的熔斷元件的半導體裝置，存在很多設計上的限制的問題。
發明內容
根據本發明的一個方面，可以提供一種可編程元件，包括多晶硅膜；以及在上述多晶硅膜上淀積的具有金屬硅化物膜或金屬膜的電阻體；其中通過加熱使上述金屬硅化物膜或金屬膜的組成改變或化學結合狀態改變，從而使上述電阻體的電阻值改變，并根據上述電阻體的電阻值的改變進行編程。
根據本發明的另一個方面，可以提供一種可編程電路，其中包括在多晶硅膜上層積金屬硅化物膜或金屬膜，并通過加熱使上述金屬硅化物膜或金屬膜的組成改變或化學結合狀態改變而使電阻值改變的第1電阻；作為電阻值的基準的第2電阻；比較上述第1電阻的電阻值和上式第2電阻的電阻值，并將比較結果輸出的比較器；以及相應于上述比較器的輸出結果而改變動作的電路。
根據本發明的再一個方面，可以提供一種半導體裝置，其中包括在多晶硅膜上淀積金屬硅化物膜或金屬膜的可變電阻體；與上述可變電阻體相連接、通過向上述可變電阻體供電使其發熱使上述金屬硅化物膜或金屬膜的組成改變或化學結合狀態改變而使上述可變電阻體的電阻值改變的金屬氧化膜半導體元件；作為電阻值基準的基準電阻體；以及通過比較上述可變電阻體的電阻值和上述基準電阻體的電阻值而檢測上述可變電阻體的電阻值的變化的比較器。
圖1A為示出現有的典型的熔斷元件的構成例的模式平面圖，圖1B為沿圖1A的1B-1B線的剖面構成圖。
圖2A為用來說明本發明的實施方式1的可編程元件的示圖，為可編程元件的模式平面圖。
圖2B為沿圖2A的2B-2B線的剖面構成圖。
圖3為示出在對試驗電阻體施加穩定電流時對端子電壓的變化進行監視的結果的電流電壓特性圖。
圖4為用來說明本發明的實施方式1的可編程電路及半導體裝置的示圖，為示出利用圖2A和圖2B所示的可編程元件的可編程電路的基本構成的電路圖。
圖5為用來說明利用本發明的實施方式的可編程電路的冗余切換電路的構成例的框圖。
圖6為示出從圖5所示的電路的列選擇器陣列中抽出的1個列選擇器的具體構成例。
圖7為用來說明本發明的實施方式1的可編程元件的制造方法的一例的剖面構成圖。
圖8A為用來說明本發明的實施方式2的可編程元件的示圖，為可編程元件的模式平面圖。
圖8B為沿圖8A的8B-8B線的剖面構成圖。
圖9A為用來說明本發明的實施方式3的可編程元件的示圖，為可編程元件的模式平面圖。
圖9B為沿圖9A的9B-9B線的剖面構成圖。
具體實施例方式
圖2A為用來說明本發明的實施方式1的可編程元件的示圖，為可編程元件的模式平面圖，圖2B為沿圖2A的2B-2B線的剖面構成圖。
可編程元件，例如，在半導體基板上形成絕緣膜的基體16上形成。此可編程元件包括電阻體7和與此電阻體7電連接的配線9-1、9-2。上述電阻體7是多晶硅膜10和鎳化硅膜11的疊層淀積形成的。上述電阻體7和配線9-1、9-2之間存在一個層間絕緣膜8。上述電阻體7的一端和配線9-1通過在上述層間絕緣膜8中形成的接觸孔8-1電連接，電阻體7的另一端和配線9-2通過接觸孔8-2電連接。并且，在上述配線9-1、9-2上覆蓋有一層表面保護膜12。
鎳化硅，根據組成比的不同而成為不同相NiSi和NiSi2，已知經過500℃以上的熱處理的為NiSi2相，該溫度以下為NiSi相。兩者的電阻率不同，NiSi為大約20μΩcm，NiSi2為大約60μΩcm。就是說，NiSi相為低電阻，在集成電路中在柵電極及源·漏擴散層的表面形成NiSi相，多應用于電極的低阻化。
在本發明的實施方式的可編程元件中，和柵電極同相的多晶硅膜10及NiSi相的硅化物膜11用作可編程元件的電阻體7。
在編程時，通過使電流流過上述電阻體7，電阻體7自己發熱。于是，在超過一定的溫度(550℃～750℃)階段，發生由NiSi相到NiSi2的相變(組成改變或化學結合狀態改變)，引起電阻值的改變。
圖3為示出在對試驗電阻體施加穩定電流時對端子電壓的變化進行監視的結果的電流電壓特性圖。其中，使電流為低電流，令電流值以一定的變化率增大。端子電壓隨電流的增大而增加，其關系不是線性，在高電流側曲線很陡，(參照①)。這是因為除了由于發熱電阻體的電阻值增大之外，還發生上述相變。因此，在使電流減少的場合，端子電壓不是在同一環路上減少，而是在維持更高的端子電壓和高電阻值的狀態下減少(①’)。另外，電阻值的變化為固定的，在電流再度流過時，取端子電壓與高電阻值相對應的曲線(②)。由此，可以確認由于使電流流過造成的電阻值變化的編程作用。所以，通過檢測此電阻值的變化，可實現與熔斷元件同樣的編程功能。
在現有技術的熔斷型的熔斷元件中，為了避免對于熔斷時的周圍的元件及構造的影響，不僅是熔斷元件上的，而且在其周邊的元件及配線等的構造體和熔斷元件之間，必須有一定的余裕。可是，本發明的可編程元件，因為是利用硅化物膜的相變導致的電阻值的變化，電阻體的體積變化小，并且對可編程元件的周圍及上部在設計上不需要設置制約。因此，可以得到可編程元件的微細化和密度的提高。
圖4為用來說明本發明的實施方式1的可編程電路及半導體裝置的示圖，為示出利用圖2A和圖2B所示的可編程元件的可編程電路的基本構成的電路圖。
此可編程電路包括示于圖2A和2B中的可編程元件(可變電阻體、等效地以可變電阻器表示)21、作為電阻值的基準的電阻(基準電阻體)22、比較器23以及作為電流源(供電電路)工作的MOSFET(金屬氧化物半導體元件)24。
上述的可編程元件21和電阻22，串聯于電源Vcc和接地點Vss之間。由上述可編程元件21和電阻22分割的電位由比較器23與基準電位Vref進行比較。可編程元件21和電阻22設計成為使得在非編程狀態中，上述分割電位取較基準電位Vref高的值。另外，上述可編程元件21和電阻22的連接點，與MOSFET 24的電流通路的一端相連接，此MOSFET 24的電流通路的另一端與接地點Vss相連接。于是，編程信號PRG供給上述MOSFET 24的柵極，控制ON和OFF。
在如上的構成中，編程是通過向MOSFET 24的柵極供給編程信號PRG進行。為了使規定的電流在規定的時間供給可編程元件21，供給編程信號PRG，使可編程元件21自己發熱。于是，如果可編程元件21的溫度超過500℃，例如變為550℃～750℃時，鎳化硅膜11發生相變，可編程元件21的電阻值增加。其結果，分割電位低于基準電位Vref，比較器23的輸出反轉。
根據如上的構成，因為是利用硅化物膜的相變引起的電阻值的變化進行編程，對周圍的元件及構造的影響小，可以實現具有與熔斷元件同樣的編程功能可編程電路。另外，因為對可編程元件的周圍及上部在設計上不需要設置制約，可以得到可編程元件的微細化和密度的提高。
圖5為用來說明利用本發明的實施方式的可編程電路的冗余切換電路的構成例的框圖。存儲單元陣列31，是將存儲單元配置成為矩陣而成。一般，上述存儲單元的行和列分別稱為列(column)與行(row)。與上述存儲單元陣列31相鄰接設置讀出放大器陣列32及列選擇器陣列33。在此圖5中，示出的是相對規定的存儲容量設置1個后備的列的場合，但可以根據需要增加后備列數，也可以在行的方向上設置后備。另外，此處為簡化說明，示出的是在列方向上的讀出電路的冗余例，但同樣可以實現行方向等的另外的冗余。
圖6為示出從圖5所示的電路的列選擇器陣列33中抽出的1個列選擇器的具體構成例。此列選擇器的構成包括NAND門35、36，反相器37及OR門38。上述NAND門35的一方的輸入端連接到端子TA，另一方的輸入端子連接到端子TS。另外，上述反相器37的輸入端，連接到端子TS。上述NAND門36的一方的輸入端連接到反相器37的輸出端，另一方的輸入端與端子TB相連接。上述NAND門35、36的輸出信號分別反轉供給OR門38的一方的輸入端及另一方的輸入端。于是，上述OR門38的輸出端連接到端子TO。
此列選擇器，在賦予端子TS的信號為“1”電平時，在端子TO上可得到與端子TA同樣的邏輯輸出，在賦予端子TS的信號為“0”電平時，在端子TO上可得到與端子TB同樣的邏輯輸出。
在圖5示出的電路中，同一列的存儲器單元共用數據輸入輸出信號線，與在讀出放大器陣列32內的1個讀出放大器相連接。列選擇器陣列33，是與圖6所示的構成的列選擇器并列的，其構成使得對鄰接的列的數據進行切換而作為數據34輸出。
在上述的構成中，在圖5中，在加入陰影線的存儲單元陣列31的列中存在電路缺陷的場合，在圖5中，通過將包含加入同樣陰影線的列選擇器的右方的列選擇器的輸入設定為“0”電平，將左方的設定為“1”電平，可以對列數據順次切換，避開有缺陷的列而保持存儲器陣列的功能。此時，各列選擇器的端子TS的輸入信號，可由上述的編程電路，例如，圖4的比較器23的輸出信號決定。假如設置了多個可編程電路，可由這些可編程電路中的各比較器23的輸出信號的邏輯運算給出的值決定。
圖7為用來說明本發明的實施方式1的可編程元件的制造方法的一例的剖面構成圖。此處，可編程元件，在與形成此可編程元件的半導體基板16’(芯片)同一基板中形成，例如，以同一材料(多晶硅膜10’和鎳化硅膜11’的疊層構造)在同一工序中形成構成邏輯電路的晶體管(MOSFET)13的柵電極14。就是說，采用將NiSi相作為柵電極使用的MOSFET的制造工序。
如前所述，在集成電路中，低電阻的NiSi相在柵電極及源·漏擴散層的表面上形成，因為多應用于電極的低阻化，所以利用用來使電極低阻化的NiSi相形成可編程元件。根據這種制造方法，因為可以利用形成邏輯電路(MOSFET的柵電極)的工序來形成可編程元件，制造工序可以簡化。
圖8A為用來說明本發明的實施方式2的可編程元件的示圖，為可編程元件的模式平面圖。圖8B為沿圖8A的8B-8B線的剖面構成圖。
此可編程元件包括電阻體7和與此電阻體7電連接的配線9-1、9-2以及發熱體15。上述發熱體15，設置于上述電阻體7之下的基體16中，通過通電可將電阻體7加熱到550℃～750℃，發生相變。上述電阻體7是多晶硅膜10和鎳化硅膜11的疊層淀積形成的。上述電阻體7和配線9-1、9-2之間存在一個層間絕緣膜8。上述電阻體7的一端和配線9-1通過在上述層間絕緣膜8中形成的接觸孔8-1電連接，電阻體7的另一端和配線9-2通過接觸孔8-2電連接。并且，在上述配線9-1、9-2上覆蓋有表面保護膜12。
如果是這樣的構成，可得到基本上與前述的實施方式1同樣的作用效果。
圖9A為用來說明本發明的實施方式3的可編程元件的示圖，為可編程元件的模式平面圖。圖9B為沿圖9A的9B-9B線的剖面構成圖。
此可編程元件包括電阻體7和與此電阻體7電連接的配線9-1、9-2以及發熱體17。上述發熱體17，設置于上述電阻體7之上的層間絕緣膜8中，通過通電可將電阻體7加熱到550℃～750℃，發生相變。上述電阻體7是多晶硅膜10和鎳化硅膜11的疊層淀積形成的。上述電阻體7和配線9-1、9-2之間存在一個層間絕緣膜8。上述電阻體7的一端和配線9-1通過在上述層間絕緣膜8中形成的接觸孔8-1電連接，電阻體7的另一端和配線9-2通過接觸孔8-2電連接。并且，在上述配線9-1、9-2上覆蓋有表面保護膜12。
如果是這樣的構成，可得到基本上與前述的實施方式1和實施方式2同樣的作用效果。
另外，利用根據上述實施方式2和實施方式3的可編程元件的可編程電路及半導體裝置，利用對發熱體15、17進行通電而改變電路，可以以基本上與圖3所示的電路同樣的方式實現。
另外，與圖6相同，構成可編程元件和邏輯電路的晶體管(MOSFET)的柵電極也可以以同一材料和同一工序形成。
另外，在上述各實施方式中，是以電阻體7為利用多晶硅膜10和鎳化硅膜11的疊層淀積構造的場合為例進行說明的。不過，如果是發生相變，阻值改變的材料，也可以用其他的金屬硅化物膜或金屬膜來代替上述電阻體7的鎳化硅膜11。例如，鈷化硅及鈀化硅以及金屬鎢膜都可以應用。
如上所述，根據本發明的一個側面，可以得到可以微細化并且對周圍元件及構造影響小、可實現與熔斷元件同樣編程功能的可編程元件。
另外，可以得到對周圍元件及構造影響小、具有與熔斷元件同樣編程功能的可編程電路。
另外，可以得到可以微細化并且對周圍元件及構造影響小、其構成包括具有與熔斷元件同樣編程功能的可編程元件的半導體裝置。
本發明的其他優點與改進對本領域技術人員是顯而易見的。因此，本發明在其更廣的方面上不限于上面示出和描述的具體細節和代表性的示例。所以，在不脫離由所附的權利要求及其等效敘述所確定的總的發明構思的精神和范圍的條件下，可以進行各種改變。
權利要求
1.一種可編程元件，包括多晶硅膜；以及在上述多晶硅膜上層積的具有金屬硅化物膜或金屬膜的電阻體；其中通過加熱使上述金屬硅化物膜或金屬膜的組成改變或化學結合狀態改變，從而使上述電阻體的電阻值改變，并根據上述電阻體的電阻值的改變進行編程。
2.如權利要求1的可編程元件，其中使上述金屬硅化物膜或金屬膜的組成改變或化學結合狀態改變的熱量是通過向上述電阻體供電發熱而產生的。
3.如權利要求1的可編程元件，其中還包括與上述電阻體鄰接設置的發熱體，上述發熱量是由上述發熱體給出的。
4.如權利要求1的可編程元件，其中還包括與上述電阻體的一端電連接的第1配線和與上述電阻體的另一端電連接的第2配線。
5.如權利要求4的可編程元件，其中還包括位于上述電阻體和第1、第2配線之間的絕緣層，上述電阻體和第1配線通過在上述絕緣層中形成的第1接觸孔電連接，上述電阻體和第2配線通過在上述絕緣層中形成的第2接觸孔電連接。
6.如權利要求1的可編程元件，其中上述金屬硅化物膜或金屬膜包含鎳化硅、鈷化硅及鈀化硅以及金屬鎢中的任何一種。
7.如權利要求1的可編程元件，其中引起上述金屬硅化物膜或金屬膜的組成改變或化學結合狀態改變的溫度范圍為550℃以上、750℃以下。
8.一種可編程電路，其中包括在多晶硅膜上層積金屬硅化物膜或金屬膜，并通過加熱使上述金屬硅化物膜或金屬膜的組成改變或化學結合狀態改變而使電阻值改變的第1電阻；作為電阻值的基準的第2電阻；比較上述第1電阻的電阻值和上述第2電阻的電阻值，并將比較結果輸出的比較器；以及相應于上述比較器的輸出結果而改變動作的電路。
9.如權利要求8的可編程電路，其中還包括向上述第1電阻供電的供電電路，且使上述金屬硅化物膜或金屬膜的組成改變或化學結合狀態改變的熱量是通過向上述第1電阻供電使上述第1電阻發熱而產生的。
10.如權利要求8的可編程電路，其中還包括與上述第1電阻鄰接設置的發熱體，且使上述金屬硅化物膜或金屬膜的組成改變或化學結合狀態改變的熱量是由上述發熱體給予上述第1電阻的。
11.如權利要求8的可編程電路，其中上述改變動作的電路是在存儲器陣列的選擇中使用的電路。
12.如權利要求8的可編程電路，其中上述金屬硅化物膜或金屬膜包含鎳化硅、鈷化硅及鈀化硅以及金屬鎢中的任何一種。
13.如權利要求8的可編程電路，其中還包括邏輯電路，其中上述第1電阻是和構成上述邏輯電路的晶體管的柵電極向同一材料在同一工序中形成的。
14.如權利要求8的可編程電路，其中引起上述金屬硅化物膜或金屬膜的組成改變或化學結合狀態改變的溫度范圍為550℃以上、750℃以下。
15.一種半導體裝置，其中包括在多晶硅膜上層積金屬硅化物膜或金屬膜的可變電阻體；與上述可變電阻體相連接、通過向上述可變電阻體供電使其發熱，來改變上述金屬硅化物膜或金屬膜的組成改變或化學結合狀態，使上述可變電阻體的電阻值改變的金屬氧化膜半導體元件；作為電阻值基準的基準電阻體；以及通過比較上述可變電阻體的電阻值和上述基準電阻體的電阻值而檢測上述可變電阻體的電阻值的變化的比較器。
16.如權利要求15的半導體裝置，其中還包括響應上述比較器的輸出信號改變邏輯動作的電路。
17.如權利要求16的半導體裝置，其中上述改變邏輯動作的電路是在存儲器陣列的選擇中使用的電路。
18.如權利要求15的半導體裝置，其中上述金屬硅化物膜或金屬膜包含鎳化硅、鈷化硅及鈀化硅以及金屬鎢中的任何一種。
19.如權利要求15的半導體裝置，其中還包括邏輯電路，其中上述可變電阻是和構成上述邏輯電路的晶體管的柵電極用同一材料在同一工序中形成的。
20.如權利要求15的半導體裝置，其中引起上述金屬硅化物膜或金屬膜的組成改變或化學結合狀態改變的溫度范圍為550℃以上、750℃以下。
全文摘要
一種可編程元件，其中包括多晶硅膜；以及在上述多晶硅膜上層積的具有金屬硅化物膜或金屬膜的電阻體。通過加熱使上述金屬硅化物膜或金屬膜的組成改變或化學結合狀態改變，使上述電阻體的電阻值改變，并根據上述電阻體的電阻值的改變進行編程。
文檔編號H01L27/10GK1424763SQ02152460
公開日2003年6月18日 申請日期2002年11月28日 優先權日2001年12月4日
發明者豐島義明 申請人:株式會社東芝