瓶型溝槽的形成方法

專利名稱：瓶型溝槽的形成方法
技術領域：
本發明涉及一種溝槽的制造方法，特別是指一種動態隨機存取存儲器(Dynamic Random Access Memory，DRAM)的溝槽電容用的瓶型深溝槽的形成方法。
背景技術：
隨著動態隨機存取存儲器的密度持續地增加，存儲單元(memory cell)也朝向縮小尺寸以提高密度的方向發展，而隨著DRAM制造工藝持續縮小，深溝槽的孔徑大小也隨之限縮。當溝槽的縱寬比(aspect ratio)已超過35∶1時，作為電容儲存區的深溝槽將因此而受限；此外，由于電容量是與電容電極板的表面積成正比，而溝槽電容的電極板表面積為溝槽的深度與溝槽圓周面積的乘積，溝槽圓周面積則又與溝槽的孔徑有關，換言之，當制造技術從0.2μm縮小到0.18μm時，溝槽的孔徑隨之變小，連帶使溝槽電容難以得到足夠的電容表面積以使電容量能夠維持。再者，欲形成具有較小臨界尺寸的深溝槽，便必須選擇高縱寬比的方式進行蝕刻，同時當溝槽臨界尺寸愈小，即愈難使溝槽保持垂直輪廓。
為了增加因為DRAM的尺寸縮小而變小的溝槽儲存電容，必需發展增加儲存電容的方法，例如蝕刻半導體基底以擴大溝槽底部面形成瓶型溝槽(bottleshaped trench)的方法。
傳統形成瓶型溝槽的方式主要是采用非等向性干蝕刻(anisotropic dryetching)方法，例如美國專利5,112,771，但是上述專利揭示的方法將溝槽底部擴大的方式的效果有限，并且較難以控制。
以傳統工藝為例，如圖1所示，是進行瓶型溝槽的頸部輪廓(neck profile)的蝕刻階段示意圖。首先是提供一由硅或其他材料組成的半導體基底101以制造所欲的半導體裝置，例如動態隨機存取存儲器等，其次，于半導體基底上形成一墊堆棧層(pad stack layer)106，例如以化學氣相沉積法依序沉積氮化硅層103于半導體基底101表面、及沉積一絕緣層如硼硅玻璃層105于氮化硅層103表面，墊堆棧層106在此是作為一用于深溝槽蝕刻步驟的硬掩膜。另外，可在半導體基底101與氮化硅層103之間形成一墊氧化層102以減少應力及促進附著效果。接著，在墊堆棧層106內形成一掩膜開口108以暴露出部分半導體基底表面，例如可先利用光阻材料的涂布及曝光顯影等微影工藝形成一光阻圖案107于墊堆棧層106表面、然后再利用反應性離子蝕刻工藝或電漿蝕刻工藝等蝕刻墊堆棧層106以形成一掩膜開口108。
其次，進行瓶型溝槽的頸部輪廓(neck profile)的蝕刻階段，例如，利用溴化氫(HBr)、氟化氮(NF3)以及預混合的氦/氧(He/O2)為主要電漿氣體來源以蝕刻去除露出的部分半導體硅基底，形成一具有傾斜頂部(tapered topportion)且深度約為1.2μm的頸部輪廓109。
然后，如圖2所示，是進行瓶型溝槽的底部輪廓(bottom profile)的蝕刻階段示意圖。例如，繼續利用溴化氫(HBr)、氟化氮(NF3)以及預混合的氦/氧(He/O2)為主要電漿氣體來源以自頸部輪廓109繼續蝕刻去除露出的部分半導體硅基底，形成一底部輪廓110。
上述傳統工藝的問題在于進行瓶型溝槽的底部輪廓(bottom profile)的蝕刻階段時，由于此蝕刻工藝受溝槽表面孔徑大小和溝槽深度的限制，因此僅能形成錐形深溝槽，而無法形成可以擴大電容儲存區表面積的深溝槽；并且，進行的步驟繁多又復雜，除了容易出錯之外，更得花費較長的時間及較高的成本。

發明內容
有鑒于此，本發明的目的在于提供一種在半導體基底形成瓶型溝槽的方法，可利用較易控制且較少的步驟來達到有效擴大溝槽底部面增加DRAM的儲存電容的目的。
根據上述目的，本發明提供了一種形成瓶型溝槽的方法，包括下列步驟提供一半導體基底，半導體基底上形成有一溝槽，且半導體基底上依序形成有一墊層及一硬掩膜層；于硬掩膜層上形成一介電層，且介電層會填滿溝槽；蝕刻溝槽內的介電層至一既定深度；于溝槽的側壁形成一間隙壁；及去除介電層并蝕刻未被間隙壁遮蔽的溝槽以形成一瓶型溝槽。
根據上述目的，本發明再提供一種形成瓶型溝槽的方法，包括下列步驟提供一半導體基底，于半導體基底上依序形成一墊層、一硬掩膜層及一圖案化絕緣層，圖案化絕緣層具有一開口以露出硬掩膜層；以圖案化絕緣層為掩膜，蝕刻硬掩膜層、墊層及半導體基底以形成一溝槽，并去除圖案化絕緣層；于硬掩膜層上形成一旋涂式玻璃層，且旋涂式玻璃層會填滿溝槽；對旋涂式玻璃層進行非等向性蝕刻，以使溝槽內的旋涂式玻璃層被蝕刻至一既定深度，且硬掩膜層上的旋涂式玻璃層會被完全去除；在硬掩膜層及溝槽上順應性形成一絕緣層；非等向性蝕刻絕緣層以在溝槽的側壁形成一間隙壁，并露出旋涂式玻璃層表面；對半導體基底進行濕蝕刻以去除旋涂式玻璃層；及對未被間隙壁遮蔽的溝槽進行等向性蝕刻以形成一瓶型溝槽。
根據上述目的，本發明還提供了一種形成瓶型溝槽的方法，包括下列步驟提供一半導體基底，半導體基底上形成有一溝槽，且半導體基底上依序形成有一墊層及一硬掩膜層；于硬掩膜層及溝槽表面上依序形成一第一襯層及一第二襯層；于硬掩膜層上形成一介電層，且介電層填滿溝槽；蝕刻溝槽內的介電層至一既定深度；于溝槽的側壁形成一間隙壁；去除介電層，并去除露出表面的第二襯層去除間隙壁及露出表面的第一襯層；及蝕刻未被第一襯層及第二襯層遮蔽的溝槽以形成一瓶型溝槽。
根據上述目的，本發明另提供一種形成瓶型溝槽的方法，包括下列步驟提供一半導體基底，于半導體基底上依序形成一墊層、一硬掩膜層及一圖案化絕緣層，圖案化絕緣層具有一開口以露出硬掩膜層；以圖案化絕緣層為掩膜，蝕刻硬掩膜層、墊層及半導體基底以形成一溝槽，并去除圖案化絕緣層；于硬掩膜層及溝槽表面上依序形成一第一襯層及一第二襯層；于硬掩膜層上形成一旋涂式玻璃層，且旋涂式玻璃層填滿溝槽；蝕刻溝槽內的旋涂式玻璃層至一既定深度；于該溝槽及該旋涂式玻璃層表面上順應性形成一導電層；非等向性蝕刻導電層以在溝槽的側壁形成一間隙壁，并露出旋涂式玻璃層的表面；對半導體基底進行濕蝕刻以去除旋涂式玻璃層；去除露出表面的第二襯層；去除間隙壁及露出表面的第一襯層；及蝕刻未被第一襯層及第二襯層遮蔽的溝槽以形成一瓶型溝槽。
本發明所提供的瓶型溝槽的形成方法，主要是利用在一深溝槽的上半部形成一遮蔽層(間隙壁或墊層等)來保護被遮蔽層所覆蓋的半導體基底或其他各層，以對未被遮蔽層遮蔽的半導體基底來進行蝕刻以形成具有較大表面積的瓶型溝槽。本發明所進行的步驟較現有的形成瓶型溝槽的方法節省許多步驟，且只要利用原來的工序而不須增加額外的方法即可完成；并且根據本發明的方法可使瓶型溝槽具有較大的表面積，有效增加電容儲存量，有效節省時間，進而達到降低成本的目的。
為使本發明的上述和其他目的、特征、和優點能更明顯易懂，下文特舉一較佳實施例，并配合附圖，作詳細說明如下。


圖1是現有的進行瓶型溝槽的頸部輪廓蝕刻階段示意圖；圖2是現有的進行瓶型溝槽的底部輪廓蝕刻階段示意圖；圖3a-圖3g是本發明形成瓶型溝槽的方法的第一實施例的步驟示意圖；圖4a-圖4k是本發明形成瓶型溝槽的方法的第二實施例的步驟示意圖。
具體實施例方式
第一實施例如圖3a-圖3g所示，圖3a-3g是本發明的形成瓶型溝槽的方法的第一如圖3a所示，首先，提供一半導體基底301，在半導體基底301上依序形成有一墊氧化層302、一介電層303、一硬掩膜層304。在硬掩膜層304上形成一具有開口的圖案化光阻層(未顯示)，以圖案化光阻層為掩膜，蝕刻硬掩膜層304，以在硬掩膜層304上形成一開口305，并將圖案化光阻層去除。其中，半導體基底301例如是硅基底；介電層303的材質例如是氮化層；硬掩膜層304的材質例如是硼硅玻璃絕緣層。硬掩膜層304的材質也可為氮化層，也就是本發明中可直接以介電層303作為掩膜層，但是氮化層與硼硅玻璃的組合可使溝槽的品質較佳，深度等條件也較容易控制。
如圖3b所示、以硬掩膜層304為掩膜，依序蝕刻半導體基底301、墊氧化層302、介電層303在半導體基底301以形成溝槽305a，并將硬掩膜層304去除。
如圖3c所示，在介電層303上形成一第一絕緣層306，第一絕緣層306會填滿溝槽305a；其中，第一絕緣層306的材質例如是旋涂式玻璃(spin-onglass，SOG)層，或以電漿化學氣相沉積法(PE-CVD所形成的氧化硅、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、高密度電漿(HDP)所沉積的氧化層等。
如圖3d所示，對第一絕緣層306進行蝕刻步驟以去除介電層303表面上的第一絕緣層306，并蝕刻一定深度的位于溝槽305a中的第一絕緣層306，蝕刻的深度通常約1-2μm左右。蝕刻的方法可以是采用反應性離子蝕刻法(reactive ion etching，RIE)，或其他非等向性(anisotropic)的蝕刻法，例如電漿蝕刻(Plasma Etching)；或者是以濕蝕刻的方式實現，針對氮化層(介電層303)與旋涂玻璃層(第一絕緣層306)選用適當的蝕刻液，通常可達到極高的蝕刻選擇比，例如浸洗蝕刻(immersion etching)。
接著，在介電層303及溝槽305a的表面上順應性形成一第二絕緣層307。其中，第二絕緣層307例如是氧化硅或氮化硅，以低壓化學氣相沉積(1owpressure chemical vapor deposition，LPCYD)或電漿輔助化學氣相沉積(plasmaenhanced chemical vapor deposition，PECVD)在攝氏350-850度的溫度下沉積而成，厚度大約是200-2000。第二絕緣層307的材質可與介電層303相同但不可與第一絕緣層306的材質相同，以利后續工序的進行。
如圖3e所示，以反應性離子蝕刻程序等方法非等向性蝕刻第二絕緣層307，以在溝槽305a的側壁形成一間隙壁307a，并露出溝槽305a內的第一絕緣層306的表面。因為介電層303上形成有第二絕緣層307的緣故，在形成間隙壁307a的過程中介電層303不會被傷害，所以就不會影響溝槽305a的開口寬度。
接著，以間隙壁307a為掩膜，以浸洗蝕刻等方法進行等向性濕蝕刻，以去除溝槽305a的第一絕緣層306，如圖3f所示。
如圖3g所示，然后，對未被間隙壁307a所覆蓋的溝槽305a進行等向性濕蝕刻，以使溝槽305a形成瓶型溝槽308。
第二實施例圖4a-4k是本發明的形成瓶型溝槽的方法的第二實施例的步驟示意圖。
如圖4a所示，首先，提供一半導體基底401，在半導體基底401上依序形成有一墊氧化層402、一介電層403、一硬掩膜層404。在硬掩膜層404上形成一具有開口的圖案化光阻層(未顯示)，以圖案化光阻層為掩膜，蝕刻硬掩膜層404，以在硬掩膜層404上形成一開口405，并將圖案化光阻層去除。其中，半導體基底401例如是硅基底；介電層403的材質例如是氮化層；硬掩膜層404的材質例如是硼硅玻璃絕緣層。
如圖4b所示，以硬掩膜層404為掩膜，依序蝕刻半導體基底401、墊氧化層402、介電層403在半導體基底401以形成溝槽405a，并將硬掩膜層404去除。
如圖4c所示，在介電層403及溝槽405a表面上依序形成一第一襯層406及一第二襯層407。其中，第一襯層406例如是氧化層，厚度大約是50- 2000；第二襯層407例如是氮化層，厚度大約是50-2000；形成的方法例如是以低壓化學氣相沉積(LPCVD)或電漿輔助化學氣相沉積(PECV)在攝氏350-850度的溫度下進行沉積而成。
如圖4d所示，接著，第二襯層407上形成一絕緣層408，絕緣層408會填滿溝槽405a；其中，絕緣層408的材質例如是旋涂式玻璃(spin-on glass，SOG)層，或以電漿化學氣相沉積法(PE-CVD)所形成的氧化硅、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、高密度電漿(HDP)所沉積的氧化層等。
如圖4e所示，對絕緣層408進行蝕刻步驟以去除介電層403表面上的絕緣層408，并蝕刻一定深度的位于溝槽405a中的第一絕緣層408，蝕刻的深度通常約1-2μm左右。蝕刻的方法可以是采用反應性離子蝕刻法(reactive ionetching，RIE)，或其他非等向性(anisotropic)的蝕刻法，例如電漿蝕刻(PlasmaEtching)；或者是以濕蝕刻的方式實現，針對氮化層(介電層403)與旋涂玻璃層(絕緣層408)選用適當的蝕刻液，通常可達到極高的蝕刻選擇比，例如浸洗蝕刻(immersion etching)。
接著，在介電層403及溝槽405a的表面上順應性形成一導電層409，如圖4f所示。其中，導電層409例如是多晶硅層、磊晶硅層或非晶硅層，形成的方法可由化學氣相沉積法(CVD)或其他方法，如可利用低壓化學氣相沉積法(LPCVD)，以硅烷(SiH4)作為原料在530-650℃之間沉積而成。
如圖4g所示，以反應性離子蝕刻程序等方法非等向性蝕刻導電層409，以在溝槽305a的側壁形成一間隙壁409a，并露出溝槽405a內的絕緣層408的表面。因為介電層403上形成有導電層409、第二襯層407及第一襯層406的緣故，在形成間隙壁409a的過程中，介電層403會被形成于其上的各層所保護而不會被傷害，因此就不會影響溝槽405a的開口寬度。
接著，并以間隙壁409a為掩膜，對溝槽405a進行等向性濕蝕刻以去除絕緣層408，如圖4h所示。
如圖4i所示，去除溝槽405a中露出表面的第二襯層407；同時，形成于介電層403與第一襯層406之上的第二襯層407也會被去除，僅剩下被間隙壁409a所遮蔽的部分。
如圖4i所示，去除溝槽405a中露出表面的第一襯層406；同時，形成于介電層403之上的第一襯層406也會被去除，僅剩下被間隙壁409a所遮蔽的部分。其中，去除第一襯層406的方法例如是以浸洗蝕刻等方法來進行等向性濕蝕刻。完成此步驟之后，僅剩下上半部的溝槽405a被第一襯層406及第二襯層407所覆蓋。
如圖4k所示，對未被第一襯層406及第二襯層407覆蓋的溝槽405a進行等向性濕蝕刻，以使溝槽405a形成瓶型溝槽410。
本發明所提供的瓶型溝槽的形成方法，主要是利用在一深溝槽的上半部形成一遮蔽層(間隙壁或墊層等)來保護被遮蔽層所覆蓋的半導體基底或其他各層，以對未被遮蔽層遮蔽的半導體基底來進行蝕刻以形成具有較大表面積的瓶型溝槽。本發明所進行的步驟較現有的形成瓶型溝槽的方法節省許多步驟，且只要利用原來的工序而不須增加額外的方法即可完成；并且根據本發明的方法可使瓶型溝槽具有較大的表面積，有效增加電容儲存量，有效節省時間，進而達到降低成本的目的。
雖然本發明已以較佳實施例揭露如上，但是并非用以限定本發明，本技術領域的普通技術人員，在不脫離本發明的精神和范圍內，所做出的等效結構變換，均包含在本發明的專利范圍內。
權利要求
1.一種形成瓶型溝槽的方法，其特征在于，包括下列步驟提供一半導體基底，該半導體基底上依序形成有一墊層及一硬掩膜層，且該半導體基底上形成有一溝槽；在該硬掩膜層上形成一介電層，且該介電層填滿該溝槽；蝕刻該溝槽內的該介電層至一既定深度；在該溝槽的側壁形成一間隙壁；及去除該介電層并蝕刻未被該間隙壁遮蔽的該溝槽以形成一瓶型溝槽。
2.如權利要求1所述的形成瓶型溝槽的方法，其特征在于，所述的墊層為氧化層。
3.如權利要求1所述的形成瓶型溝槽的方法，其特征在于，所述的硬掩膜層為氮化硅層或氮化硅/硼硅玻璃組合層其中之一。
4.如權利要求1所述的形成瓶型溝槽的方法，其特征在于，所述的介電層的材質為氧化硅、硼磷硅玻璃、磷硅玻璃、旋涂式玻璃層其中之一。
5.如權利要求1所述的形成瓶型溝槽的方法，其特征在于，所述的間隙壁為氮化層。
6.一種形成瓶型溝槽的方法，其特征在于，包括下列步驟提供一半導體基底，于該半導體基底上依序形成一墊層、一硬掩膜層及一圖案化絕緣層，該圖案化絕緣層具有一開口以露出該硬掩膜層；以該圖案化絕緣層為掩膜，蝕刻該硬掩膜層、該墊層及該半導體基底以形成一溝槽，并去除該圖案化絕緣層；在該硬掩膜層上形成一旋涂式玻璃層，且該旋涂式玻璃層會填滿該溝槽；對該旋涂式玻璃層進行非等向性蝕刻，以使該溝槽內的該旋涂式玻璃層被蝕刻至一既定深度，且該硬掩膜層上的該旋涂式玻璃層會被完全去除；在該硬掩膜層及該溝槽上順序形成一絕緣層；非等向性蝕刻該絕緣層以在該溝槽的側壁形成一間隙壁，并露出該旋涂式玻璃層表面；對該半導體基底進行濕蝕刻以去除該旋涂式玻璃層；及對未被該間隙壁遮蔽的該溝槽進行等向性蝕刻以形成一瓶型溝槽。
7.如權利要求6所述的形成瓶型溝槽的方法，其特征在于，所述的墊層為氧化層。
8.如權利要求6所述的形成瓶型溝槽的方法，其特征在于，所述的硬掩膜層為氮化硅層或氮化硅/硼硅玻璃組合層其中之一。
9.如權利要求6所述的形成瓶型溝槽的方法，其特征在于，所述的絕緣層為氮化層。
10.如權利要求6所述的形成瓶型溝槽的方法，其特征在于，所述的非等向性蝕刻的方法為反應性離子蝕刻法或電漿干蝕刻其中之一。
11.如權利要求6所述的形成瓶型溝槽的方法，其特征在于，所述的等向性蝕刻的方法為濕蝕刻。
12.一種形成瓶型溝槽的方法，其特征在于，包括下列步驟提供一半導體基底，該半導體基底上形成有一溝槽，且該半導體基底上依序形成有一墊層及一硬掩膜層；在該硬掩膜層及該溝槽表面上依序形成一第一襯層及一第二襯層；于該硬掩膜層上形成一介電層，且該介電層填滿該溝槽；蝕刻該溝槽內的該介電層至一既定深度；于該溝槽的側壁形成一間隙壁；去除該介電層，并去除露出表面的該第二襯層；去除該間隙壁及露出表面的該第一襯層；及蝕刻未被該第一襯層及該第二襯層遮蔽的該溝槽以形成一瓶型溝槽。
13.如權利要求12所述的瓶型溝槽的形成方法，其特征在于，所述的墊層為氧化層。
14.如權利要求12所述的瓶型溝槽的形成方法，其特征在于，所述的硬掩膜層為氮化硅層。
15.如權利要求12所述的瓶型溝槽的形成方法，其特征在于，所述的第一襯層為氧化層。
16.如權利要求12所述的瓶型溝槽的形成方法，其特征在于，所述的第二襯層為氮化層。
17.如權利要求12所述的瓶型溝槽的形成方法，其特征在于，所述的介電層的材質為氧化硅、硼磷硅玻璃、磷硅玻璃、旋涂式玻璃層其中之一。
18.如權利要求12所述的瓶型溝槽的形成方法，其特征在于，所述的間隙壁的材質為多晶硅、磊晶硅或非晶硅其中之一。
19.一種形成瓶型溝槽的方法，其特征在于，包括下列步驟提供一半導體基底，于該半導體基底上依序形成一墊層、一硬掩膜層及一圖案化絕緣層，該圖案化絕緣層具有一開口以露出該硬掩膜層；以該圖案化絕緣層為掩膜，蝕刻該硬掩膜層、該墊層及該半導體基底以形成一溝槽，并去除該圖案化絕緣層；在該硬掩膜層及該溝槽表面上依序形成一第一襯層及一第二襯層；在該硬掩膜層上形成一旋涂式玻璃層，且該旋涂式玻璃層填滿該溝槽；蝕刻該溝槽內的該旋涂式玻璃層至一既定深度；在該溝槽及該旋涂式玻璃層表面上順應性形成一導電層；非等向性蝕刻該導電層以在該溝槽的側壁形成一間隙壁，并露出該旋涂式玻璃層的表面；對該半導體基底進行濕蝕刻以去除該旋涂式玻璃層；去除露出表面的該第二襯層；去除該間隙壁及露出表面的該第一襯層；及蝕刻未被該第一襯層及該第二襯層遮蔽的該溝槽以形成一瓶型溝槽。
20.如權利要求19所述的瓶型溝槽的形成方法，其特征在于，所述的墊層為氧化層。
21.如權利要求19所述的瓶型溝槽的形成方法，其特征在于，所述的硬掩膜層為氮化硅層。
22.如權利要求19所述的瓶型溝槽的形成方法，其特征在于，所述的第一襯層為氧化層。
23.如權利要求19所述的瓶型溝槽的形成方法，其特征在于，所述的第二襯層為氮化層。
24.如權利要求19所述的瓶型溝槽的形成方法，其特征在于，所述的導電層為多晶硅層、磊晶硅層或非晶硅層其中之一。
全文摘要
本發明公開了一種瓶型溝槽的形成方法，首先，提供一半導體基底，半導體基底上形成有一溝槽，且半導體基底上依序形成有一墊層及一硬掩膜層；接著，在硬掩膜層上形成一介電層，且介電層會填滿溝槽；然后，蝕刻溝槽內的介電層至一既定深度，并在溝槽的側壁形成一間隙壁；最后，去除介電層并蝕刻未被間隙壁遮蔽的溝槽以形成一瓶型溝槽；通過利用在溝槽的上半部形成一間隙壁來保護被該間隙壁覆蓋的半導體基底或其他各層，以對未被遮蔽的半導體基底來進行蝕刻以形成具有較大表面積的瓶型溝槽；能有效增加電容儲存量，有效節省時間，進而降低成本。
文檔編號H01L21/70GK1489199SQ0214572
公開日2004年4月14日 申請日期2002年10月8日 優先權日2002年10月8日
發明者黃登旺, 吳昌榮, 廖建茂, 何欣戎 申請人:南亞科技股份有限公司