專利名稱：高壓元件的周邊的制作方法
技術領域：
本發明一般涉及硅晶片中分立元件的制造。更具體地，本發明涉及絕緣體上硅晶片中高壓元件的周邊。
背景技術：
圖1A-1D示出了在絕緣體上硅(SOI)半導體襯底中形成高壓分立元件不同步驟的簡化局部剖面圖。
如圖1A所示，工藝起始于第一導電類型，例如N型的單晶硅襯底1。襯底1包括相同類型N的重摻雜掩埋層2，位于通常為氧化硅的絕緣層3上，由第二導電類型例如P的下單晶硅襯底4支撐。通常通過膠合兩個由絕緣體隔開的硅晶片并對準其中一個晶片形成該組件。如圖的右部所示，例如在襯底1上已經形成要形成的元件的一個或幾個組成部分，輕摻雜的p型阱5。注入阱5之后在襯底1的整個露出表面上形成保護層6，通常為氧化硅。
如圖1B所示，由與絕緣層3連接的溝槽7限定分立元件的周邊。所溝槽7用于分開，即隔離兩個相鄰的元件。例如，考慮到溝槽7用于元件與襯底1的未使用部分(圖中的左部)隔開，襯底的未使用的部分由另一溝槽(未示出)與另一元件(未示出)隔開。開出溝槽7之后摻雜它的邊緣。重摻雜N型區8沿溝槽7的壁借助垂直區9連接掩埋層2，重摻雜N型區8由此在襯底1的表面元件的周邊處形成。然后通常為熱氧化硅的絕緣層10形成在溝槽7的壁上。
然后，如圖1C所示，淀積材料完全填充溝槽7。材料優選絕緣或非晶材料，通常為未摻雜的多晶硅。然后通過化學機械拋光(CMP)從除去溝槽外部的材料。由此在形成元件的部分襯底1周圍形成邊壁12，通過絕緣層10將邊壁12與周邊區8和垂直區9以及掩埋層2分開。
如圖1D所示，然后采用介電層13涂覆所述結構。繼續所述方法，在阱5內或周圍形成特定摻雜區，然后在鈍化所述元件之前，在介電層13和該特定區和/或阱5和/或襯底1和/或周邊區8上形成的金屬印制線之間形成接點。如此形成的元件可以是任何類型的高壓元件，例如晶閘管、NPN或PNP型雙極晶體管、或二極管。作為非限定性的例子，圖1D示出了在阱5的表面處形成的重摻雜的p型區14，通過通孔15與重疊放置的金屬印制線16接觸。
這種類型結構的缺點是元件擊穿電壓問題。實際上，在元件操作重，在襯底1、掩埋層2、垂直接觸9以及周邊區3必須一起保持在高電壓電平，同時重疊放置的金屬化保持在低偏置電平時可能發生這種情況。希望高和低電平之間的高電位差能夠在例如600伏的數量級。為此，設計元件使襯底1具有理論上合適的厚度，例如，60μm的數量級。此外，現已知，要達到這種高電壓值，需要增加金屬印制線16和襯底1之間的絕緣體6-13的厚度，和/或選擇低介電常數的絕緣體。
然而，厚度過大與通常的制造方法不兼容，并有許多問題，特別是在下層襯底1上形成開口以摻雜特定區14，或形成通孔15時的機械應力。低介電常數的材料，例如聚酰亞胺，也有制造問題，必須特別小心地使用，并且要謹防腐蝕。
為克服這些不足并能夠使用具有標準厚度的標準絕緣體，如圖2所示，提供，形成金屬場板18，接觸周邊區8并延伸超出該區和襯底1之間的邊界。然而，形成這種板，從以上結合圖1C介紹的形成壁12開始，對層6開口，并且加入根據板18的圖形進行具體的淀積和腐蝕金屬層的步驟。為了隨后腐蝕金屬層同時不損傷壁12，淀積金屬層之前先淀積腐蝕中止層(未示出)。使用了這種附加金屬層使制造工藝變得復雜。
發明內容
本發明目的在于提供能克服以上不足的分立高壓元件。
具體地，本發明的目的在于提供容易制造的場板SOI型元件結構。
為了實現這些目的，本發明提供一種在一部分絕緣體上的半導體襯底中形成元件的方法，特征在于側壁由絕緣層與所述部分內部的周邊區隔開，并重摻雜與所述襯底相同的第一導電類型。與所述壁同時在襯底表面的保護層上形成導電板，所述板與周邊區電接觸，所述板在所述周邊區上相對于壁向所述部分內部延伸，超出了周邊區和襯底之間的界限上的位置處。
根據本發明的一個實施例，形成壁和接觸周邊區的板，同時形成延續壁的附加板，與接觸周邊區的板無關，并且它的上表面與接觸周邊區的板的上表面在同一平面上。
根據本發明的一個實施例，在形成壁的同時形成板，包括以下步驟在對應于元件的襯底部分周圍形成溝槽，部分露出絕緣體；在溝槽壁上形成絕緣層；在保護層上開口部分露出周邊區；同時在溝槽中及其周圍在保護層上淀積導電材料，以使其表面基本平整；以及腐蝕導電材料形成與周邊區接觸的板，以及溝槽中的側壁。
根據本發明的一個實施例，進行腐蝕導電材料的步驟，與接觸周邊區的板同時形成附加板。
根據本發明的一個實施例，導電材料是第一導電類型的摻雜半導體。
根據本發明的一個實施例，襯底包括位于絕緣體上第一導電類型的掩埋層，周邊區通過垂直區接觸掩埋層。
根據本發明的一個實施例，方法還包括在形成溝槽和絕緣層的步驟之間摻雜溝槽邊的步驟，由此同時形成周邊區和垂直區。
本發明還提供一種在一部分絕緣體上半導體襯底中形成的分立高壓元件，特征在于側壁由絕緣層與所述部分內部的周邊區隔開并重摻雜與所述襯底相同的導電類型。元件包括與周邊區電接觸的導電板，板設置在襯底表面的保護層上，在所述周邊區上相對于壁向所述部分內部延伸，超出了周邊區和襯底之間的界限上的位置處，所述板與所述側壁的導電材料相同。
根據本發明的一個實施例，元件還包括延續側壁的附加板，附加板由與壁相同的導電材料形成，并不同于接觸周邊區的板，兩個板的上表面在同一平面上。
根據本發明的一個實施例，導電材料為第一導電類型的重摻雜半導體。
下面結合附圖在具體實施例的非限定性的說明中詳細介紹以上本發明的目的、特性及優點。
圖1A-1D示出了根據常規方法形成分立高壓元件的不同步驟的簡化局部剖面圖。
圖2示出了根據另一常規方法形成的分立元件的中間狀態的簡化局部剖面圖。
圖3A-3C示出了根據本發明形成分立元件的不同步驟的簡化局部剖面圖。
具體實施例方式
為清楚起見，在不同的附圖中用相同的參考數字表面相同的元件。此外，和通常表示半導體一樣，不同的附圖沒有按比例畫出。
如圖3A所示，本發明提供一種制造方法，初始步驟與結合圖1A和1B介紹的步驟相同。
然后，如圖3B所示，根據本發明的方法接著將保護層6開口，部分露出周邊區8。然后淀積導電材料，優選重摻雜的N型多晶硅(與區8的導電類型相同)，填充了絕緣溝槽(圖3A中的7)并覆蓋了整個結構。進行化學機械拋光或其它方法使材料的上表面基本平坦。填充溝槽的部分材料形成邊壁或側壁21，由絕緣層10與周邊區8和垂直區9以及掩埋層2隔開。進行腐蝕形成兩個不同的板。第一板22接觸周邊區8并朝阱5延伸，同時不達到阱5，超出區8和襯底1之間界限之上位置形成場板。第二板23接觸壁21。
如圖3C所示，根據本發明形成分立元件結束于在阱5內和周圍形成特定摻雜區14，淀積介質層13，以及形成接觸15。根據形成的元件，例如晶閘管、雙極PNP-或NPN-型晶體管或二極管，區14和接點15的數量、特性和布局不同。接點15使得可以通過金屬印制線16將得到的元件連接到其它元件或電源。
根據本發明，由相同的多晶硅淀積形成板22和23，能夠在填充隔離溝槽的相同制造步驟中形成場板，因此簡化了制造工藝。
當然，對于本領域的技術人員來說，本發明可以有多種修改、變型和改進。特別是，在具體的例子中每個分立元件都與下一個分立元件由連續的第一絕緣溝槽、襯底1未使用的區域以及另一絕緣溝槽隔開。然而，也可以用一個絕緣溝槽隔開兩個分立元件。那么接觸溝槽填充物的板23的延伸受到限制，接觸下一元件的周邊區形成板。此外，在其它情況中，也可以僅形成一個板22接觸周邊區8。然而，同時形成附加板23能夠穩定臨近周邊區8的等勢面的分布，并且沒有使工藝復雜。
通常，本發明的原理不限于以上介紹的例子。由此，本領域的技術人員能夠知道如何根據考慮的技術工藝、考慮例如以上說明中限定的它們的導電性或絕緣特性選擇使用的材料。本領域的技術人員例如知道如何采用材料適用于形成元件的半導體襯底的特性。實際上，本發明的原理不限于在絕緣體上硅襯底中形成分立的高壓元件，也適用于在任何絕緣體上半導體襯底。類似地，絕緣溝槽的壁由熱氧化硅層(10)覆蓋。然而，可以用特別淀積的氧化硅層或其它適當的絕緣體代替。此外，在以上的說明中襯底、周邊區、或掩埋層為N型導電類型。它們也可以為互補的P導電類型。根據本發明填充絕緣溝槽和形成板的導電材料為半導體，可以確定可以摻雜與周邊區相同的導電類型。此外，在介紹的實施例中，在形成周邊區之前和形成另一部分(區域14)之后，形成元件需要的部分區域(阱5)已形成在襯底中。然而，根據本發明任何合適的區域可以在形成周邊區的任何步驟形成。
任何修改、變型和改進都為本公開的一部分，并且在本發明的精神和范圍內。因此，以上說明僅為示例，不是限定。本發明僅由下面的權利要求書和它的等效范圍限定。
權利要求
1.一種在一部分絕緣體(3)上的第一導電類型半導體襯底(1)中形成元件的方法，特征在于側壁(21)由絕緣層(10)與所述部分內部的周邊區(8)隔開，并重摻雜成第一導電類型，其中與所述壁同時在襯底表面的保護層(6)上形成導電板(22)，所述板與周邊區電接觸，所述板在所述周邊區上相對于壁向所述部分內部延伸，超出了周邊區和襯底之間的界限上的位置。
2.根據權利要求1的方法，其中在形成壁(21)和與周邊區(8)接觸的板(22)的同時形成延續壁的附加板(23)，所述板與接觸周邊區的板無關，并且上表面與接觸周邊區的板的上表面在同一平面上。
3.根據權利要求1的方法，在形成壁(21)的同時形成板(22)，包括以下步驟在對應于元件的一部分襯底(1)周圍形成溝槽(7)，部分露出絕緣體(3)；在溝槽壁上形成絕緣層(10)；在保護層(6)上開口，部分露出周邊區(8)；同時在溝槽中及其周圍在保護層上淀積導電材料，以使其表面基本平整；以及腐蝕導電材料形成與周邊區接觸的板以及溝槽中的側壁。
4.根據權利要求2和3的方法，其中進行腐蝕導電材料的步驟，與接觸周邊區(8)的板(22)同時形成附加板(23)。
5.根據權利要求3的方法，其中導電材料是第一導電類型的摻雜半導體。
6.根據權利要求1的方法，其中襯底(1)包括位于絕緣體上第一導電類型的掩埋層(2)，周邊區(8)通過垂直區(9)接觸掩埋層。
7.根據權利要求6以及權利要求3到5中任何一項的方法，還包括在形成溝槽(7)和絕緣層(10)的步驟之間形成溝槽邊的步驟，由此同時形成周邊區(8)和垂直區(9)。
8.一種在一部分絕緣體(3)上的第一導電類型半導體襯底(1)中形成的分立高壓元件，特征在于側壁(21)由絕緣層(10)與所述部分內部的周邊區(8)隔開，并重摻雜成第一導電類型，所述元件包括與周邊區電接觸的導電板(22)，所述板設置在襯底表面的保護層(6)上，在所述周邊區上相對于壁向所述部分內部延伸，超出了周邊區和襯底之間的界限上的位置，所述板由與所述側壁相同的導電材料形成。
9.根據權利要求8的方法，其中元件還包括延續側壁(21)的附加板(23)，附加板由與壁相同的導電材料形成，并且不同于接觸周邊區(8)的板(22)，兩個板的上表面在同一平面上。
10.根據權利要求8的方法，其中導電材料為第一導電類型的重摻雜半導體。
全文摘要
一種在一部分絕緣體上的半導體襯底中形成元件的方法，特征在于側壁由絕緣層與所述部分內部的周邊區隔開，并重摻雜成與所述襯底相同的導電類型。與所述壁同時在襯底表面的保護層上形成導電板，所述板與周邊區電接觸，所述板在所述周邊區上相對于壁向所述部分內部延伸，超出了周邊區和襯底之間的界限上的位置。
文檔編號H01L29/40GK1414627SQ0214333
公開日2003年4月30日 申請日期2002年9月25日 優先權日2001年9月26日
發明者帕斯卡·迦德斯 申請人:St微電子公司