專利名稱：形成輕摻雜漏極的方法
技術領域：
本發明有關一種形成輕摻雜漏極(lightly doped drain)的方法，具體說有關一種于薄膜晶體管(thin film transistor)中形成輕摻雜漏極的方法。
(2)背景技術熟知薄膜晶體管的人士了解，位于薄膜晶體管的漏極區域鄰近的強電場，通常會造成高漏電流的情形。為了抑制此些電場的大小，偏置的基極結構(offsetgate structure)、輕摻雜漏極(lightly doped drain)結構與多基極結構(multi-gate structure)因而形成。在偏置的基極結構與輕摻雜漏極結構的情形中，為了減少因寄生電容(parasitic capacitance)所導致的圖像品質惡化，需進行若干的步驟以確保這些區域的自行對準(self-alignment)。
在若干的技術報告中，輕摻雜漏極區域的應用或許能減少薄膜晶體管的開啟狀態(on-state)的漏電流。然而，加入輕摻雜漏極區域的設計，通常需要增加制造薄膜晶體管的屏蔽，增加了復雜度與成本。而且，如果輕摻雜漏極離子植入的屏蔽失準(misalignment)情況存在時，薄膜晶體管信道(channel)兩旁的輕摻雜漏極區域的長度就會有所差異。因此，在薄膜晶體管-液晶顯示器制程中，持續改進微影(photolithographic)對準的精確與減少屏蔽數目，是很重要的課題。
(3)發明內容本發明的一目的在于提供一種形成輕摻雜漏極的方法，以避免微影時的屏蔽失準所造成的輕摻雜漏極長度相異的情形。
本發明的另一目的在于提供一種在薄膜晶體管中形成輕摻雜漏極的方法，以利用基極的底切現象產生自行對準的屏蔽，從而避免屏蔽失準的情形。
本發明的形成一輕摻雜漏極的方法，包括提供一半導體結構，形成一絕緣層于半導體結構上。接著，形成一導電層于絕緣層上，與形成具有圖案移轉的一光阻層于導電層上。然后，移除部分的導電層，并暴露出部分絕緣層，此移除步驟是以光阻層為一第一屏蔽。其次，植入多個第一離子至半導體結構中，此植入步驟是以光阻層與導電層為一第二屏蔽。等向性蝕刻部分導電層，使得導電層于光阻層下具有底切(undercut)現象。移除光阻層后，植入多個第二離子至半導體結構中，以形成輕摻雜漏極，此植入步驟是以等向性蝕刻后的導電層為一第三屏蔽。
為更清楚理解本發明的目的、特點和優點，下面將結合附圖對本發明的較佳實施例進行詳細說明。
(4)
圖1(A)至圖1(F)是用以說明本發明方法制作薄膜晶體管的輕摻雜漏極區域的剖面示意圖。
(5)具體實施方式
圖1(A)至圖1(F)是用以說明本發明方法制作薄膜晶體管的輕摻雜漏極區域的剖面示意圖。參照圖1(A)，在一底材10上，例如一玻璃底材(glasssubstrate)上，形成一硅層(圖上未示出)。此硅層可以是一多晶硅層，例如一非晶硅層經回火(annealing)后形成的多晶硅層。接著，利用移轉圖案至硅層上以形成一多晶硅結構12(polysilicon structure)作為主動區域(activearea)。一絕緣層14(insulating layer)，例如一氧化硅層或一氮化硅層，或兩者兼具，形成或沉積(depositing)于多晶硅結構12與底材10的上方。再于絕緣層14上方形成一導電層16。此導電層16可以是一金屬層(metallayer)，也可以是合金，例如鋁/鉻(Al/Cr)等。接著于導電層16上形成一具有圖案移轉(pattern transferring)的光阻層18(photo resist layer)。
參照圖1(B)，以具有圖案的光阻層18為屏蔽，限定導電層16，移除部分的導電層16以暴露部分的絕緣層14，使導電層16在多晶硅結構12上形成一基極結構17(gate structure)。其中，可利用干蝕刻(dry etching)的方式移除部分的導電層16。另外，基極結構17較多晶硅結構12窄。因此，以光阻層18與基極結構17為一植入屏蔽(implanting mask)，植入(implanting)離子20于多晶硅結構12中。
如圖1(C)所示，由于基極結構17較多晶硅結構12窄，因此離子20位于多晶硅結構12的兩側，形成摻雜區域(doped region)22。摻雜區域22一般用以作為基極結構17的源極(source)與漏極(drain)區域。
接著，參照圖1(D)所示，利用濕蝕刻的方式，對基極結構17進行等向性蝕刻(isotropic etching)，使得在光阻層18下方的基極結構17具有底切(undercut)現象。利用調整濕蝕刻制程中的條件，可以使得基極結構17兩側的底切程度相近。如此有利于后續的離子植入步驟。
如圖1(E)所示，先將光阻層18移除后，以具有底切的基極結構17為一植入屏蔽，植入離子24于多晶硅結構12中。由于底切的基極結構17暴露出摻雜區域22之間的部分多晶硅結構17，因此由離子24植入所形成的摻雜區域26，如圖1(F)所示。摻雜區域26形成于摻雜區域22之間，用以作為基極結構17的輕摻雜漏極區域(lightly doped drain region)。由于摻雜區域26的形成是以底切的基極結構17為植入屏蔽，底切的基極結構17提供較佳的植入屏蔽限定，因此使得所形成的摻雜區域26不易受到傳統微影對準的限制，摻雜區域26也就不易產生偏置(offset)的現象。
根據上述，本發明提供一種形成一輕摻雜漏極的方法，此輕摻雜漏極是形成于一包括互補金屬氧化物半導體(CMOS)的薄膜晶體管中，包括提供一玻璃底材與一多晶硅結構于玻璃底材上。沉積一絕緣層于多晶硅結構與玻璃底材上。接著，沉積一金屬層于絕緣層上，并形成具有圖案移轉的一光阻層于金屬層上。干蝕刻部分金屬層，并暴露出部分絕緣層，此干蝕刻步驟是以光阻層為一第一屏蔽。其次，植入多個離子至多晶硅結構中，植入步驟是以光阻層與金屬層為一第二屏蔽。等向性蝕刻部分金屬層，使得金屬層于光阻層下具有底切現象。移除光阻層及植入離子至多晶硅結構中以形成輕摻雜漏極，此植入步驟是以等向性蝕刻后的金屬層為一第三屏蔽。
以上是本發明的較佳具體實施例的詳細說明，用以更加清楚地描述本發明的特點與精神，而非用以限制本發明的范圍。在不脫離本發明的精神的情況下還可作出種種的等效變化或等效替換，這些等效變化或等效替換均應包括在本發明的范圍內。本發明的專利保護范圍應由權利要求限定。
權利要求
1.一種形成一輕摻雜漏極的方法，其特征在于包括提供一半導體結構；形成一絕緣層于該半導體結構上；形成一導電層于該絕緣層上；形成具有圖案移轉的一光阻層于該導電層上；移除部分該導電層，并暴露出部分該絕緣層，該移除步驟是以該光阻層為一第一屏蔽；植入多個第一離子至該半導體結構中，該植入步驟是以該光阻層與該導電層為一第二屏蔽；等向性蝕刻部分該導電層，使得該導電層于該光阻層下具有底切現象；移除該光阻層；及植入多個第二離子至該半導體結構中，以形成該輕摻雜漏極，該植入步驟是以等向性蝕刻后的該導電層為一第三屏蔽。
2.如權利要求1所述的方法，其特征在于，所述的半導體結構包括一底材與一多晶硅結構于該底材上。
3.如權利要求2所述的方法，其特征在于，所述的植入該多個第一離子的步驟是植入該多個第一離子至該多晶硅結構中。
4.如權利要求2所述的方法，其特征在于，所述的植入該多個第二離子的步驟是植入該多個第二離子至該多晶硅結構中。
5.如權利要求1所述的方法，其特征在于，所述的該導電層包括一金屬層。
6.如權利要求1所述的方法，其特征在于，所述的移除部分該導電層的步驟包括以干蝕刻方法移除部分該導電層。
7.如權利要求1所述的方法，其特征在于，所述的形成該絕緣層的步驟包括形成一氧化層與一氮化硅層于該氧化層上。
8.一種形成一輕摻雜漏極的方法，該輕摻雜漏極是形成于一薄膜晶體管中，其特征在于，該方法包括提供一玻璃底材與一多晶硅結構于該玻璃底材上；沉積一絕緣層于該多晶硅結構與該玻璃底材上；沉積一金屬層于該絕緣層上；形成具有圖案移轉的一光阻層于該金屬層上；干蝕刻部分該金屬層，并暴露出部分該絕緣層，該干蝕刻步驟是以該光阻層為一第一屏蔽；植入多個第一離子至該多晶硅結構中，該植入步驟是以該光阻層與該金屬層為一第二屏蔽；等向性蝕刻部分該金屬層，使得該金屬層于該光阻層下具有底切現象；移除該光阻層；及植入多個第二離子至該多晶硅結構中以形成該輕摻雜漏極，該植入步驟是以等向性蝕刻后的該金屬層為一第三屏蔽。
9.如權利要求8所述的方法，其特征在于，所述的等向性蝕刻的步驟包括以濕蝕刻的方法蝕刻部分該金屬層。
10.一種形成一輕摻雜漏極的方法，其特征在于包括提供一半導體結構，該半導體結構包括一底材與一多晶硅結構于該底材上；形成一絕緣層于該半導體結構上；形成一導電層于該絕緣層上；形成具有圖案移轉的一光阻層于該導電層上；移除部分該導電層，并暴露出部分該絕緣層，該移除步驟是以該光阻層為一第一屏蔽；植入多個第一離子至該多晶硅結構中，該植入步驟是以該光阻層與該導電層為一第二屏蔽；等向性蝕刻部分該導電層，使得該導電層于該光阻層下具有底切現象；移除該光阻層；及植入多個第二離子至該多晶硅結構中，以形成該輕摻雜漏極，該植入步驟是以等向性蝕刻后的該導電層為一第三屏蔽。
11.一種形成一輕摻雜漏極的方法，該輕摻雜漏極是形成于一薄膜晶體管中，該方法包括提供一玻璃底材與一多晶硅結構于該玻璃底材上；沉積一絕緣層于該多晶硅結構與該玻璃底材上；沉積一金屬層于該絕緣層上；形成具有圖案移轉的一光阻層于該金屬層上；干蝕刻部分該金屬層，并暴露出部分該絕緣層，該干蝕刻步驟是以該光阻層為一第一屏蔽；植入多個第一離子至該多晶硅結構中，該植入步驟是以該光阻層與該金屬層為一第二屏蔽；等向性蝕刻部分該金屬層，使得該金屬層于該光阻層下具有底切現象，該等向性蝕刻步驟包括一濕蝕刻步驟；移除該光阻層；及植入多個第二離子至該多晶硅結構中以形成該輕摻雜漏極，該植入步驟是以等向性蝕刻后的該金屬層為一第三屏蔽。
全文摘要
本發明提供一種形成一輕摻雜漏極的方法，包括提供一半導體結構，形成一絕緣層于半導體結構上；接著，形成一導電層于絕緣層上，與形成具有圖案移轉的一光阻層于導電層上；然后，移除部分的導電層，并暴露出部分絕緣層，此移除步驟是以光阻層為一第一屏蔽；其次，植入多個第一離子至半導體結構中，此植入步驟是以光阻層與導電層為一第二屏蔽；等向性蝕刻部分導電層，使得導電層于光阻層下具有底切現象；移除光阻層后，植入多個第二離子至半導體結構中，以形成輕摻雜漏極，此植入步驟是以等向性蝕刻后的導電層為一第三屏蔽。
文檔編號H01L21/336GK1484286SQ0214321
公開日2004年3月24日 申請日期2002年9月19日 優先權日2002年9月19日
發明者陳坤宏 申請人:友達光電股份有限公司