專利名稱：混合模擬組件的溝渠式電容器的制造方法
技術領域：
本發明涉及一種半導體組件的制造方法，特別是關于一種混合模擬組件(Mixed Mode Analog Device)的溝渠式電容器的制造方法。
背景技術：
混合模擬組件是指在半導體芯片的邏輯區域中，同時具有如放大器、模擬數字轉換器等的數字組件以及如正反相器、加法器等的模擬組件的電路，且在此混合模擬電路中是包含有構成組件的金氧半導體(MOS)及電容器。
已知在深次微米半導體制造工藝中制作混合模擬組件的電容器的方法如圖1所示，首先，在一半導體基底10中依序形成有淺溝渠隔離區域(STI)12、晶體管柵極結構14、輕摻雜源/漏極區域16、柵極間隙壁18及重摻雜源/漏極區域20等基本組件；在半導體基底10上的各基本組件均完成之后，進行自行對準金屬硅化物的制造工藝，在該柵極結構14、源/漏極區域20及部份表面形成有金屬硅化物32，接續在該半導體基底10上沉積一化學氣相絕緣層22，之后再于其上依序形成一金屬層24、一介電層26及一金屬層28，以完成一MIM(Metal InsulatorMetal)電容器30結構。
由于電容器的電容量是隨著電極的表面積增加而增加，且因其介電材質具有較高的介電常數，或因介電層的厚度減少，進而形成一種介電性較高的介電層。但是，在不引起介電失效的前提下，介電層厚度的減少容易受到局限，因此已已知增加電容量的方法，大多集中于增加電極的表面積，或是使用一較高介電常數的介電層。
為了增加電極的表面積，已知是通過一具有立體結構，如圓柱狀結構，或是其它增加高度并以多晶硅為材質的半球形顆粒狀(Hemi Spherical Grain，HSG)結構，使下層電極的有效面積增加。然而，上述圓柱狀或多晶硅半球形顆粒狀立體結構的下層電極，在制作上均具有某些程度上的困難度；且這些已知技術均會造成下層電極高度的增加與周邊電路的高度有很大的差異，此種型態高度(topology)的差距使得后續的制造過程的復雜度升高許多，尤其是在微影(Photolithography影印石版術，照相平版)制造工藝當中的制造工藝控制將變得難以控制。
因此，本發明是在針對上述的困擾，提出一種混合模擬組件的溝渠式電容器的制造方法，以克服已知因電極表面積的增加而造成型態高度差距的缺失。
發明內容
本發明的主要目的是在提供一種混合模擬組件的溝渠式電容器的制造方法，其是在淺溝渠中以MIM方式形成電容器，以增加電容器電極的表面積。
本發明的另一目的是在提供一種混合模擬組件的溝渠式電容器的制造方法，其是利用溝渠式電容器取代立體結構電容器，故可有效降低下層電極高度與周邊電路高度的差異，使其無型態高度的差距，以降低后續制造工藝的控制復雜度。
本發明的再一目的是在提供一種可改善組件制造工藝及其復雜度的混合模擬組件的溝渠式電容器的制造方法。
為達到上述的目的，本發明是在一半導體基底中形成一第一淺溝渠隔離區域及第二淺溝渠隔離區域，且在該第一淺溝渠隔離區域間是已形成柵極結構、源/漏極區域等基本組件；在該半導體基底上形成一第一圖案化光阻層于該半導體基底上，僅露出該第二淺溝渠隔離區域，并去除其內的氧化物而僅留下數淺溝渠；在淺溝渠周圍的半導體基底中利用離子布植形成一導電層，而后去除該第一圖案化光阻層；接續在柵極結構、源/漏極區域及淺溝渠表面形成金屬硅化物及一下層電極的氮化鈦層，并在氮化鈦層上形成一介電層及一上電極金屬層；再利用一第二圖案化光阻層為屏蔽，去除該第一淺溝渠隔離區域上方露出的上電極金屬層、介電層及氮化鈦層，使位于該溝渠中的該上電極金屬層、介電層及氮化鈦層形成一溝渠式電容器。
以下通過具體實施例配合附圖詳加說明，當更容易了解本發明的目的、技術內容、特點及其所達成的功效。
圖1為已知制作有MIM電容器的半導體結構示意圖。
圖2(a)至圖2(f)為本發明于制作混合模擬組件的各步驟構造剖視圖。
圖3為本發明完成后的溝渠式電容器的結構俯視圖。
具體實施例方式
已知利用圓柱狀或多晶硅半球形顆粒狀立體結構的下層電極來增加電極的表面積，除了制造工藝困難之外，將導致后續制造工藝的復雜度升高許多，使制造工藝控制變得難以控制。而本發明是利用溝渠式電容器取代立體結構電容器，以改善已知缺失，使其可在增加電極表面積的時，同時降低后續制造工藝的控制復雜度。
圖2(a)至圖2(f)為本發明的一較佳實施例在制作混合模擬組件的各步驟構造剖視圖，如圖所示，本發明主要制作方法是包括有下列步驟如圖2(a)所示，先提供一半導體基底40，其內形成有第一淺溝渠隔離區域(shallow trench isolation，STI)42及第二淺溝渠隔離區域44，其中第二淺溝渠隔離區域44為預留作為形成溝渠式電容器的用。先于半導體基底40上的第一淺溝渠隔離區域42間形成一晶體管柵極結構46，其是包含一上層的多晶硅層462及下層的柵極氧化層464；然后以柵極結構46為屏蔽，對半導體基底40進行一低濃度的第一次離子布植，以形成輕摻雜源/漏極區域48；再于柵極結構46的二側壁旁形成柵極間隙壁50。
接著，在該輕摻雜源/漏極區域48形成后，先進行高溫活化處理，以重整該半導體基底40表面的硅晶格。完成后，再以柵極結構46與柵極間隙壁50為屏蔽，對半導體基底40進行一高濃度的第二次離子布植，以便形成重摻雜源/漏極區域52；而后進行一快速熱回火處理，以便將半導體基底40表面因離子植入產生的非晶硅現象回火成原來的結晶狀態，至此半導體基底40上的基本組件已完成。
然后如圖2(b)所示，形成一第一圖案化光阻層54于該半導體基底40上，僅暴露出欲形成電容器的第二淺溝渠隔離區域44，以該第一圖案化光阻層54為屏蔽，去除該第二淺溝渠隔離區域44內的介電氧化層及襯氧化層而僅留下數淺溝渠56；接著進行一離子布植步驟，在淺溝渠56周圍的半導體基底40中形成一導電層58，完成后即可去除該第一圖案化光阻層54。
接著，進行自行對準金屬硅化物的步驟，于該半導體基底40上先沉積一鈦金屬層(圖中未示)，然后同步緊接著形成一氮化鈦層于該鈦金屬層上，在經過熱回火處理，使柵極結構46與源/漏極區域52上產生鈦金屬硅化物60，如圖2(c)所示，此時第二淺溝渠隔離區域44內的淺溝渠56內亦同時形成金屬硅化物60，且有氮化鈦層62覆蓋于金屬硅化物60的上。氮化鈦層62覆蓋于鈦金屬層上有助于金屬硅化物60于高溫回火時穩定形成，且亦可當作下層電極的用。
如圖2(d)所示，在自行對準鈦金屬硅化物60和下層電極的氮化鈦層62形成之后，即可在氮化鈦層62上先后形成一介電層64及一上電極金屬層66。其中，該介電層64的材質是為氧化硅、氧化硅/氮化硅、氧化鉭或其它介電質材料；且該上電極金屬層66的材質是為氮化鈦、鋁、銅、鎢或是其它同性質的金屬材質。
再形成一第二圖案化光阻層68于該半導體基底40上，如圖2(e)所示，以裸露出不屬于電容器范圍的該第一淺溝渠隔離區域42及其上的基本組件；以第二圖案化光阻層68為屏蔽，利用干蝕刻方式去除露出的該上電極金屬層66及介電層64，并利用濕蝕刻方式去除下層電極的氮化鈦層62及未反應成鈦金屬硅化物60的鈦金屬層，最后再蝕刻去除該第二圖案化光阻層68，使位于該溝渠淺56中的該上電極金屬層66、介電層64及氮化鈦層62形成一溝渠式電容器，此溝渠式電容器即以MIM方式形成于淺溝渠中。
另外，如圖3所示，在該溝渠式電容器外圍的鈦金屬硅化物60及導電層58是可用于電容器的下層電極與外接線路的用。
本發明是提出一種可改善組件制造工藝及其復雜度的混合模擬組件的溝渠式電容器的制造方法，其是在淺溝渠中以MIM方式形成溝渠式電容器，以溝渠式電容器取代立體結構電容器，故可有效降低下層電極高度與周邊電路高度的差異，使其無型態高度的差距，以降低后續制造工藝的控制復雜度，并同時可有效增加電容器電極的表面積，以增加溝渠式電容器的電容量。
以上所述的實施例僅是為說明本發明的技術思想及特點，其目的在使熟習此項技藝的人士能夠了解本發明的內容并據以實施，當不能以之限定本發明的專利范圍，即大凡依本發明所揭示的精神所作的均等變化或修飾，仍應涵蓋在本發明的專利范圍內。
權利要求
1.一種混合模擬組件的溝渠式電容器的制造方法，其特征是包括下列步驟在一半導體基底中形成有一用以隔絕主、被動組件的第一淺溝渠隔離區域及一第二淺溝渠隔離區域，且在該第一淺溝渠隔離區域間是已形成柵極結構、源/汲極區域等半導體基本組件；形成一第一圖案化光阻層于該半導體基底上，僅露出該第二淺溝渠隔離區域，以該第一圖案化光阻層為屏蔽，去除該第二淺溝渠隔離區域內的氧化物而僅留下數淺溝渠；進行一離子布植步驟，在該淺溝渠周圍的半導體基底中形成一導電層，完成后去除該第一圖案化光阻層；進行自行對準金屬硅化物的步驟，在該柵極結構、源/汲極區域及該淺溝渠表面是形成有金屬硅化物，其上并覆蓋有一氮化鈦層，且該氮化鈦層是作為下層電極；在該氮化鈦層上依序形成一介電層及一上電極金屬層；形成一第二圖案化光阻層于該半導體基底上，以露出該第一淺溝渠隔離區域及其上的基本組件；以及以該第二圖案化光阻層為屏蔽，去除露出的該上電極金屬層、介電層及氮化鈦層，使位于該溝渠中的該上電極金屬層、介電層及氮化鈦層形成一溝渠式電容器。
2.根據權利要求1所述的制造方法，其特征是在該半導體基底中形成該半導體基本組件的方法更包括下列步驟在該半導體基底上形成一柵極結構，包含一柵極氧化層及其上方的多晶硅層；以該柵極結構為屏蔽，進行一低濃度的離子布植，在該半導體基底內形成輕摻雜源/汲極區域；于該柵極結構側壁形成有柵極間隙壁；進行高溫活化處理；以該柵極結構與柵極間隙壁為屏蔽，對該半導體基底進行一高濃度離子布植，以形成重摻雜源/汲極區域；以及對該進行半導體基底進行熱回火處理。
3.根據權利要求1所述的制造方法，其特征是在該第二淺溝渠隔離區域內的氧化物是包含一介電層及一襯氧化層。
4.根據權利要求1所述的制造方法，其特征是形成該自行對準金屬硅化物的步驟更包括在該半導體基底上先依序形成一金屬層及一氮化鈦層；以及進行一熱回火處理，使與該柵極結構、源/汲極區域及該淺溝渠表面相接觸的部份該金屬層轉變成金屬硅化物。
5.根據權利要求4所述的制造方法，其特征是同時以該第二圖案化光阻層為屏蔽，去除未反應成該金屬硅化物的金屬層。
6.根據權利要求5所述的制造方法，其特征是該未反應成金屬硅化物的該金屬層是利用濕蝕刻方式去除之。
7.根據權利要求1所述的制造方法，其特征是該介電層的材質是為氧化硅、氧化硅/氮化硅、氧化鉭或其它介電質材料。
8.根據權利要求1所述的制造方法，其特征是該上電極金屬層的材質是為氮化鈦、鋁、銅、鎢或是其它同性質的金屬材質。
9.根據權利要求1所述的制造方法，其特征是去除該上電極金屬層是利用干蝕刻方式完成的。
10.根據權利要求1所述的制造方法，其特征是去除該介電層是利用干蝕刻方式完成的。
11.根據權利要求1所述的制造方法，其特征是去除該下電極氮化鈦層是利用濕蝕刻方式完成的。
全文摘要
本發明是揭露一種混合模擬組件的溝渠式電容器的制造方法，其是在一半導體基底內形成淺溝渠隔離區域用以隔絕組件主動區時，在復數個淺溝渠結構中依序形成下層電極的氮化鈦層、介電層及上電極金屬層，使其結合在一起而制作出溝渠式電容器結構。本發明是利用溝渠式電容器取代已知的立體結構電容器，以藉此增加電容器的表面積而不會影響后續制造工藝，進而達到增加溝渠式電容器的電容量的功效者。
文檔編號H01L21/70GK1484295SQ0214270
公開日2004年3月24日 申請日期2002年9月18日 優先權日2002年9月18日
發明者高榮正 申請人:上海宏力半導體制造有限公司