專利名稱：存儲器件的結構及其制造方法
技術領域：
本發明是有關于一種存儲器件的結構及其制造方法，且特別是有關于一種利用雙重離子植入(Double Implant)以改善器件可靠度的存儲器結構及其制造方法。
圖1所示，其繪示為公知一種存儲器件的結構剖面示意圖。
請參照圖1，公知存儲器件的制造方法首先在基底100上形成一柵氧化層102。之后，在基底100中形成一埋入式漏極線104，其做為存儲器件的一位線。接著，于埋入式漏極線104上形成一場氧化絕緣層106，用以隔離埋入式漏極線104與后續所形成的字線。最后，以垂直于埋入式漏極線104的方向，在柵氧化層102與場氧化絕緣層106上形成一字線108。
當存儲器件隨著集成電路集成度的提高而逐漸縮小之后，存儲器件中的埋入式漏極線的寬度必須隨之縮小。然而，埋入式漏極線的寬度變窄會造成其阻值的上升，使得存儲單元的電流變小而導致過高的位線負載(Bit Line Loading)。倘若利用增加整個埋入式漏極線的接面深度(Junction Depth)，以解決埋入式漏極線阻值提高的問題，不但會衍生短信道效應(Short Channel Effect)，還會產生接面漏電(JunctionLeakage)等問題。倘若是利用高濃度的摻雜來制作淺接面的位線，以避免因接面過深而引起的短信道效應以及擊穿漏電等問題，則又會因固態溶解度的限制，而無法克服位線負載過高的問題。再者，于公知存儲器件中，約每32條位線或每64條位線就必須有一位線接觸窗，用以操控存儲器件。然而，位線接觸窗的形成會限制了器件的 集成度。因此，如何降低位線接觸窗的數目以提高器件集成度也是非常重要的。
本發明的另一目的是提供一種存儲器件的結構及其制造方法，此結構與方法可使埋入式漏極線的接面作淺而不會產生短信道效應及接面漏電等問題。
本發明的再一目的就是在提供一種存儲器件的結構及其制造方法，以降低器件中位線接觸窗的數目，借此以提高器件的集成度。
本發明提出一種存儲器件的結構，此結構包括一基底、一柵氧化層、一柵極、一埋入式漏極線、一間隙壁、一深摻雜區、一絕緣層以及一字線。其中，柵氧化層配置在基底的表面上。柵極配置在部分柵氧化層上。埋入式漏極線配置在柵極兩側的基底中。而間隙壁配置在柵極的兩側壁。另外，深摻雜區配置在部分埋入式漏極線底下的基底中，其中埋入式漏極線與深摻雜區共同作為存儲器件的一位線。而絕緣層配置在位線的上方的基底上。字線則是以垂直于位線的方向配置在柵極與絕緣層上，用以將相同一列的柵極串接起來。
本發明提出一種存儲器件的制造方法，此方法首先在一基底上形成一柵氧化層。接著，在柵氧化層上形成一長條狀導電結構，其中長條狀導電結構的頂部更形成有一頂蓋層。之后，以頂蓋層與長條狀導電結構為一植入罩幕進行一離子植入步驟，以在長條狀導電結構兩側的基底中形成一埋入式漏極線。繼之，在長條狀導電結構與頂蓋層的側壁形成一間隙壁。并且以間隙壁與頂蓋層為一植入罩幕進行一離子植入步驟，以在間隙壁兩側的基底中形成一深摻雜區，其中所形成的深摻雜區位于部分埋入式漏極線底下的基底中。在本發明中，此埋入式漏極線與此深摻雜區共同作為存儲器件的一位線。接著，在基底的上方全面性的形成一絕緣層，覆蓋住頂蓋層，其中絕緣層與頂蓋層之間具有一蝕刻選擇比，且絕緣層與間隙壁之間也具有一蝕刻選擇比。之后以一回蝕刻法或一化學機械研磨法移除部分絕緣層直到頂蓋層暴露出來，以使絕緣層僅覆蓋在位線的上方。繼之，移除頂蓋層，暴露出長條狀導電結構。之后在基底上全面性的形成一導電層，覆蓋住長條狀導電結構。接著圖案化導電層與長條狀導電結構，以形成一字線與復數個柵極，其中字線將相同一列的柵極串接起來。
本發明的存儲器件的結構及其制造方法，由于其位線由埋入式漏極線與深摻雜區所構成，因此可降低存儲器件的位線的電阻值。
本發明的存儲器件的結構及其制造方法，由于其位線的電阻值可有效的降低，因此器件中的埋入式漏極線可以作淺，以避免短信道效應與接面漏電的問題，進而提升器件的可靠度。
本發明的存儲器件的結構及其制造方法，由于位線的電阻值可有效的降低，因此可降低位線中的電壓降，如此便可減少器件中位線接觸窗的數目，進而提高器件的集成度。
為讓本發明的上述和其它目的、特征、和優點能更明顯易懂，下文特舉一較佳實施例，并配合所附圖式，作詳細說明。
標示說明100、200基底102、202柵氧化層104、210埋入式漏極線106、218絕緣層108、220字線204導電層204a長條狀導電結構 204b柵極206材料層 206a頂蓋層
208、214離子植入步驟212間隙壁216深摻雜區 217位線請參照圖2A，首先在一基底200上形成一柵氧化層202。其中，形成柵氧化層202的方法例如是一熱氧化法。接著，在柵氧化層202上形成一導電層204，并且在導電層204上形成一材料層206。在本實施例中，導電層204的材質例如是多晶硅，材料層206的材質例如是氮化硅。
之后，請參照圖2B，圖案化材料層206與導電層204，以形成一長條狀導電結構204a與位于長條狀導電結構204a頂部的頂蓋層206a。之后，以頂蓋層206a與長條狀導電結構204a為一植入罩幕進行一離子植入步驟208，以在長條狀導電結構204a兩側的基底200中形成一埋入式漏極線210。
在本發明中，由于埋入式漏極線210在柵氧化層202與長條狀導電結構204a形成之后才形成的，因此對于埋入式漏極線210而言，可以降低其因形成柵氧化層202與長條狀導電結構204a時的高溫而導致的擴散現象。
然后，請參照圖2C，在長條狀導電結構204a與頂蓋層206a的側壁形成一間隙壁212。其中，間隙壁212與頂蓋層206a之間具有一蝕刻選擇比。在本實施例中，間隙壁212的材質例如是氧化硅。另外，形成間隙壁212的方法例如是先在基底200上方形成共形氧化硅層(未繪示)，之后再回蝕刻此共形氧化硅層以形成間隙壁212。
然后，請參照圖2D，以間隙壁212與頂蓋層206a為一植入罩幕進行另一離子植入步驟214，以在間隙壁212兩側的基底200中形成一深摻雜區216。其中，所形成的深摻雜區216位于部分埋入式漏極線210底下的基底200中，且其與埋入式漏極線210共同做為存儲器件的一位線217。
由于本發明的存儲器件的位線217由埋入式漏極線210與形成在部分埋入式漏極線210底下的深摻雜區216所構成。因此，本發明的方法可降低存儲器件的位線217的電阻值，以因應器件縮小后會有阻值升高的問題。而且，由于本發明的方法可降低位線217的電阻值，因此其埋入式漏極線210的接面可以作淺，以避免短信道效應與接面漏電等問題，借此以提高器件的可靠度。
繼之，請參照圖2E，在位線217的上方形成一絕緣層218。其中，絕緣層218與頂蓋層206a之間具有一蝕刻選擇比。在本實施例中，絕緣層218的材質例如是氧化硅。而形成絕緣層218的方法例如是先利用一化學氣相沉積法于基底200上方全面性的沉積一層絕緣材質層(未繪示)，覆蓋頂蓋層206a。之后，以一回蝕刻法或者是一化學機械研磨法移除部分絕緣材質層，直到頂蓋層206a暴露出來。
之后，請參照圖2F，將頂蓋層206a移除，暴露出長條狀導電結構204a。由于頂蓋層206a與間隙壁212之間具有一蝕刻選擇比，且頂蓋層206a與絕緣層218之間也具有一蝕刻選擇比。因此，在移除頂蓋層206a的蝕刻過程中，間隙壁212與絕緣層218并不會被移除，而會被保留下來。
繼之，請參照圖2G，在基底200上方形成一導電層(未繪示)，覆蓋長條狀導電結構204a與絕緣層218。其中導電層的材質例如是多晶硅。之后，以垂直于位線217的方向圖案化導電層與長條狀導電結構204a，以形成一字線220以及復數個柵極204b。其中，字線220將相同一列的柵極204b串接起來。
本發明的存儲器件包括一基底200、一柵氧化層202、一柵極204b、一埋入式漏極線210、一間隙壁212、一深摻雜區216、一絕緣層218以及一字線220。
其中，柵氧化層202配置在基底200的表面上。柵極204b配置在部分柵氧化層202上。埋入式漏極線210配置在柵極204b兩側的基底200中。而間隙壁212配置在柵極204b的兩側壁。另外，深摻雜區216配置在部分埋入式漏極線210底下的基底200中。換言之，本發明的深摻雜區216配置在間隙壁212兩側的基底200中，且其位于部分埋入式漏極線210底下的基底200中。而埋入式漏極線210與深摻雜區216共同作為存儲器件的一位線217。而絕緣層218配置在位線217的上方的基底200上，意即絕緣層218僅配置在位線217的上方的基底200上，而并未覆蓋在柵極204b上方。字線220則是以垂直于位線217的方向配置在柵極204b與絕緣層218上，用以將相同一列的柵極204b串接起來。
由于本發明的存儲器件的位線217由埋入式漏極線210與深摻雜區216所構成，因此可降低位線217的電阻值，以因應器件尺寸縮小后會有阻值升高的問題。而且，本發明可以使埋入式漏極線210的接面作淺，以避免短信道效應與接面漏電等問題，借此以提高器件的可靠度。另外，由于本發明的存儲器件的位線217電阻值可有效的降低，因此可降低位線217中的電壓降，如此可減少器件中位線接觸窗的數目，進而提高器件的集成度。
綜合以上所述，本發明具有下列優點1、本發明的存儲器件的結構及其制造方法，可降低存儲器件的位線的電阻值。
2、本發明的存儲器件的結構及其制造方法，其埋入式漏極線可以作淺，以避免短信道效應與接面漏電的問題，進而提升器件的可靠度。
3、本發明的存儲器件的結構及其制造方法可減少器件中位線接觸窗的數目，進而提高器件的集成度。
雖然本發明已以較佳實施例公開如上，然其并非用以限定本發明，任何熟悉此技術者，在不脫離本發明的精神和范圍內，當可作些許之更動與潤飾，因此本發明的保護范圍當視權利要求書所界定為準。
權利要求
1.一種存儲器件的結構，其特征在于包括一基底；一柵氧化層，配置在該基底的表面上；一柵極，配置在部分該柵氧化層上；一埋入式漏極線，配置在該柵極兩側的該基底中；一間隙壁，配置在該柵極的兩側壁；一深摻雜區，配置在部分該埋入式漏極線底下的該基底中，其中該埋入式漏極線與該深摻雜區共同作為該存儲器件的一位；一絕緣層，配置在該位線的上方；一字線，以垂直于該位線的方向配置在該柵極與該絕緣層上。
2.如權利要求1所述的存儲器件的結構，其特征在于其中該絕緣層的材質包括氧化硅。
3.如權利要求1所述的存儲器件的結構，其特征在于其中該間隙壁的材質包括氧化硅。
4.如權利要求1所述的存儲器件的結構，其特征在于其中該字線的材質包括多晶硅。
5.如權利要求1所述的存儲器件的結構，其特征在于其中該深摻雜區配置在該間隙壁兩側的該基底中。
6.一種存儲器件的制造方法，其特征在于包括在一基底上形成一柵氧化層；在該柵氧化層上形成一長條狀導電結構，其中該長條狀導電結構的頂部形成有一頂蓋層；在該長條狀導電結構兩側的該基底中形成一埋入式漏極線；在該長條狀導電結構與該頂蓋層的側壁形成一間隙壁；在該間隙壁兩側的該基底中形成一深摻雜區，其中該埋入式漏極線與該深摻雜區系共同作為該存儲器件的一位線；在該位線上方形成一絕緣層；移除該頂蓋層；在該基底上形成一導電層；以垂直于該位線的方向圖案化該導電層與該長條狀導電結構，以形成一字線與復數個柵極。
7.如權利要求6所述的存儲器件的制造方法，其特征在于其中該頂蓋層與該間隙壁之間具有一蝕刻選擇比。
8.如權利要求6所述的存儲器件的制造方法，其特征在于其中該頂蓋層與該絕緣層之間具有一蝕刻選擇比。
9.如權利要求6所述的存儲器件的制造方法，其特征在于其中該頂蓋層的材質包括氮化硅。
10.如權利要求6所述的存儲器件的制造方法，其特征在于其中該間隙壁的材質包括氧化硅。
11.如權利要求6所述的存儲器件的制造方法，其特征在于其中絕緣層的材質包括氧化硅。
12.如權利要求6所述的存儲器件的制造方法，其特征在于其中形成該埋入式漏極線的方法包括以該頂蓋層與該長條狀導電結構為一植入罩幕進行一離子植入步驟。
13.如權利要求6所述的存儲器件的制造方法，其特征在于其中形成該深摻雜區的方法包括以該頂蓋層與該間隙壁為一植入罩幕進行一離子植入步驟。
14.如權利要求6所述的存儲器件的制造方法，其特征在于其中在該位線上方形成該絕緣層的方法包括在該基底的上方全面性的形成一絕緣材質層，覆蓋該頂蓋層；移除部分該絕緣材質層，直到頂蓋層暴露出來。
15.如權利要求14所述的存儲器件的制造方法，其特征在于其中移除部分該絕緣材質層的方法包括一回蝕刻法或一化學機械研磨法。
16.如權利要求6所述的存儲器件的制造方法，其特征在于其中形成該長條狀導電結構與該頂蓋層的方法包括在該柵氧化層上依序形成一導電層與一材料層；圖案化該材料層與該導電層，以形成該長條狀導電結構與該頂蓋層。
17.如權利要求6所述的存儲器件的制造方法，其特征在于其中形成該間隙壁的方法包括在該基底上方形成一共形氧化硅層；回蝕刻該共形氧化硅層，以形成該間隙壁。
全文摘要
一種存儲器件的結構及其制造方法，此結構包括一基底；一柵氧化層，配置在基底的表面上；一柵極，配置在部分柵氧化層上；一埋入式漏極線，配置在柵極兩側的基底中；一間隙壁，配置在柵極的兩側壁；一深摻雜區，配置在部分埋入式漏極線底下的基底中，其中埋入式漏極線與深摻雜區共同作為存儲器件的一位線；一絕緣層，配置在位線的上方；以及一字線，以垂直于位元線的方向配置在柵極與絕緣層上。
文檔編號H01L27/105GK1477712SQ0214185
公開日2004年2月25日 申請日期2002年8月22日 優先權日2002年8月22日
發明者黃文信, 張國華 申請人:旺宏電子股份有限公司