專利名稱：端子間高度隔離、小型、低成本的矩陣開關裝置的制作方法
技術領域：
本發明涉及一種矩陣開關裝置，其安裝在數字衛星放送系統的家用信號接收天線上，并適于切換多衛星的輸入信號。
從前，為了提高2×2矩陣SW-IC的構成要素的開關裝置的開關特性而最佳化了元件尺寸等。另外，為了抑制因分別連接各開關裝置的配線相互靠近而導致的信號干擾，還最佳化了集成電路芯片上的布線圖。并且，為了實現高度的隔離特性，還同時最佳化了組件及安裝方法。
另一方面，還要求開發一種能夠接收多衛星的放送信號并切換更多信道的矩陣SW裝置。最近的DBS系統，比如，在接收2個衛星的放送信號的系統中，為了切換接收各個衛星的諸如水平及垂直極化信號，則需要4×2矩陣SW裝置。現在，舉出一個4×2矩陣SW裝置的例子，第1及第2輸入端子輸入衛星1的水平及垂直極化信號，第3及第4輸入端子輸入衛星2的水平及垂直極化信號，為了抑制2個衛星的信號在第1及第2輸入端子與第3及第4輸入端子之間相互干擾，要求其具備高度的隔離特性。
上述的4×2矩陣SW裝置，具體而言，其結構如下所述2個具備高度的隔離特性的2×2矩陣SW-IC和多個PIN二極管安裝在安裝基板上，并通過基板上的配線相互連接。這里，在要求具備高度的隔離特性的第1或第2輸入端子和第3或第4輸入端子之間，由其他的矩陣SW-IC和PIN二極管構成，并由外部配線連接，因此，通過抑制插件板上的配線之間的相互的信號干擾，從而實現了高度的隔離特性。
在上述的4×2矩陣SW裝置中，各個電路配線上具有2段共8個PIN二極管，但是，PIN二極管作為逆向傳輸特性而要求高度的隔離，因此，必須在每個電路配線上串聯配置多段PIN二極管。如此，現有的4×2矩陣SW裝置中的部件個數就多達10個以上。由于部件個數的增多，導致了安裝基板的面積增大以及裝配調整的工作量增加等等問題。其結果是招致了成本的上升。
因此，為了降低成本，人們正在開發4×2矩陣SW-IC。4×2矩陣SW-IC，比如，包括了12個開關裝置。在這樣的4×2矩陣SW-IC中，通過適當地設定開關裝置的控制電壓，第1及第2輸出端子可以分別獨立地選擇切換輸入信號。
和2×2矩陣SW-IC一樣，4×2矩陣SW-IC為了提高隔離特性而采取了下述措施為了提高其構成要素的開關裝置的開關特性，最佳化了元件尺寸；為了抑制因分別連接各開關裝置的配線相互靠近而導致的信號干擾，最佳化了集成電路芯片上的布線圖；最佳化了安裝4×2矩陣SW-IC的組件及安裝方法。因此，提高了隔離特性。
但是，如前所述，相對于2×2在4×2矩陣SW-IC中，所要求的開關裝置的構成數量較多，從而開關裝置相互連接的信號線數量也較多，已遠遠地超過了2倍。并且，由于開關裝置的數量較多，用于連接開關裝置的D線的根數也較多，所以，必須在集成電路芯片上進行復雜的連線。因此，集成電路芯片上的開關裝置的接近、信號配線之間的接近及交叉的問題，比2×2矩陣SW-IC還要嚴重，所以，不能充分降低信號之間的相互干擾，難以提高隔離特性。
為了降低上述的相互干擾，在開關裝置FET和信號配線之間留出足夠的距離，這樣是有效的，但是，此舉將導致半導體集成電路芯片的尺寸大幅度增加，從而將使開關IC的成本上升。并且，隨著芯片尺寸的增大，必須準備大型的組件，而要另行建造新的組件生產線，將導致開關IC成本的大幅度增加。
根據本發明，可以得到一種矩陣開關裝置，具有2輸入2輸出的矩陣開關，該矩陣開關裝置的特征是前述2輸入2輸出的矩陣開關的后段具有單刀雙擲開關，前述2輸入2輸出的矩陣開關以及前述單刀雙擲開關被半導體集成電路化并且相互形成為一體，前述2輸入2輸出的矩陣開關的2個輸出端子中的一個以及前述單刀雙擲開關的2個輸入端子中的一個在半導體集成電路芯片上相互電連接，前述2輸入2輸出的矩陣開關的2個輸入端子、前述2輸入2輸出的矩陣開關的前述2個輸出端子中的另一個、前述單刀雙擲開關的前述2個輸入端子的另一個、以及前述單刀雙擲開關的1個輸出端子從前述半導體集成電路芯片被分別引出。
根據本發明，可以得到一種矩陣開關裝置，具有2輸入2輸出的矩陣開關，該矩陣開關裝置的特征是前述2輸入2輸出的矩陣開關的后段具有單刀雙擲開關，前述2輸入2輸出的矩陣開關以及前述單刀雙擲開關被半導體集成電路化并且相互形成為一體，前述2輸入2輸出矩陣開關的2個輸入端子、前述2輸入2輸出的矩陣開關的2個輸出端子、前述單刀雙擲開關的2個輸入端子以及前述單刀雙擲開關的1個輸出端子從前述半導體集成電路芯片被分別引出。
根據本發明，可以得到一種矩陣開關裝置，具有2個作為第1及第2矩陣開關裝置的前述矩陣開關裝置，作為4輸入2輸出的矩陣開關裝置而發揮作用，其特征是，前述第1矩陣開關裝置的前述2輸入2輸出的矩陣開關的前述另一個輸出端子、和前述第2矩陣開關裝置的前述單刀雙擲開關的前述另一個輸入端子通過第1外部配線在前述第1及第2矩陣開關裝置的各個組件外相互電連接；前述第2矩陣開關裝置的前述2輸入2輸出的矩陣開關的前述另一個輸出端子、和前述第1矩陣開關裝置的前述單刀雙擲開關的前述另一個輸入端子通過第2外部配線在前述第1及第2矩陣開關裝置的各個組件外相互電連接。
參考以下本說明書，本發明的其他結構及效果將會明確。
圖2A和圖2B是表示矩陣開關裝置構成的模式圖及示意圖。
圖3是表示相關技術的矩陣開關裝置構成的示意圖。
圖4A和圖4B是表示4×2矩陣SW-IC的模式圖及示意圖。
圖5A和圖5B是由2個半導體IC構成的4×2矩陣SW-IC的示意圖。
圖6A和圖6B是表示SPDT構成的模式圖及示意圖。
圖7是表示本發明實施例1的矩陣開關裝置構成的示意圖。
圖8是表示本發明實施例2的矩陣開關裝置構成的示意圖。
圖9是表示本發明實施例3的矩陣開關裝置構成的示意圖。
圖10是表示本發明實施例4的矩陣開關裝置構成的示意圖。
圖11是表示本發明實施例5的矩陣開關裝置構成的示意圖。
圖12是表示本發明實施例6的矩陣開關裝置構成的示意圖。
圖13A和圖13B是表示矩陣開關裝置構成的簡單的斜視圖及簡單的剖視圖。
圖14是表示本發明實施例8的矩陣開關裝置構成的簡單的截面圖。
為了說明2×2矩陣SW-IC，首先對采用了作為構成要素的晶體管的開關裝置的電路結構進行說明。圖1A表示了由FET(場效應晶體管)構成的開關裝置100a的電路結構的示例。參照圖1A，開關裝置100a由下述構成晶體管Tr1，具有使連接輸入一側和輸出一側的信號選通功能；晶體管Tr2，具有使通過電容器從輸入一側高頻接地的信號截斷功能。利用這種電路，使選通功能的晶體管Tr1和斷開功能的晶體管Tr2中的任何一個晶體管動作，而另一個晶體管不動作，由此，可以實現開關的開關動作功能。以下，如圖1B所示，用模式化的符號來表示圖1A中所示的開關裝置100a。
如圖2A所示，2×2矩陣SW-IC100包括4個開關裝置100a。在圖2B中，概念地表示了圖2A所示的2×2矩陣SW100的功能。如圖2B所示，在2×2矩陣SW100中，通過適當地設定開關裝置100a的控制電壓，2個輸出端子OUT1及OUT2可以分別獨立地選擇切換輸入信號。
然而，從前，為了提高2×2矩陣SW-IC的構成要素的圖1A所示的開關裝置100a的開關特性而最佳化了元件尺寸等。另外，為了抑制因分別連接各開關裝置的配線相互靠近而導致的信號干擾，還最佳化了集成電路芯片上的布線圖。并且，為了實現高度的隔離特性，還同時最佳化了安裝2×2矩陣SW-IC的組件以及安裝方法。
另一方面，還要求開發一種能夠接收多衛星的放送信號并切換更多信道的矩陣SW裝置。圖3是由2×2矩陣SW-IC以及多個PIN二極管構成的4×2矩陣SW裝置610的結構示例。最近的DBS系統，比如，在接收2個衛星的放送信號的系統中，為了接收并切換各個衛星的諸如水平及垂直極化信號，需要4×2矩陣SW裝置。在圖3中，IN A及IN B端子輸入衛星1的水平及垂直極化信號，IN C及IN D端子輸入衛星2的水平及垂直極化信號，為了抑制2個衛星的信號在IN A及IN B端子與IN C及IN D端子之間相互干擾，要求其具備高度的隔離特性。
圖3所述的4×2矩陣SW裝置610，具體而言，其結構如下所述2個具備高度的隔離特性的2×2矩陣SW-IC100和多個PIN二極管D1及D2安裝在安裝基板上，并通過基板上的配線相互連接。這里，在要求具備高度的隔離特性的端子IN A或IN B和端子IN C或IN D之間，由其他的矩陣SW-IC和PIN二極管構成，并由外部配線連接，因此，通過抑制插件板上的配線之間的相互的信號干擾，實現了高度的隔離特性。
在圖3所示的相關技術的4×2矩陣SW裝置610中，每個電路配線上具有2段共8個PIN二極管D1及D2，但是，PIN二極管基于逆向(輸出到輸入的方向)的傳輸特性而要求高度的隔離，因此，必須在每個電路配線上串聯配置多層PIN二極管。因此，圖3所示的相關技術的4×2矩陣SW裝置610中的部件個數就多達10個以上。由于部件個數的增多，導致了安裝基板的面積增大以及裝配調整的工作量增加等等問題。其結果是招致了成本的上升。
因此，為了降低成本，人們正在開發4×2矩陣SW-IC。4×2矩陣SW-IC，如圖4A所示，包括了12個開關裝置100a。在圖4B中，概念地表示了4×2矩陣SW-IC的功能。通過適當地設定開關裝置100a的控制電壓，2個輸出端子OUT1和OUT2可以各自獨立地選擇切換輸入信號。
和2×2矩陣SW-IC一樣，4×2矩陣SW-IC為了提高隔離特性而采取了下述措施為了提高其構成要素的圖4A所示的開關裝置100a的開關特性，最佳化了元件尺寸；為了抑制因分別連接各開關裝置的配線相互靠近而導致的信號干擾，最佳化了集成電路芯片上的布線圖；最佳化了安裝4×2矩陣SW-IC的組件及安裝方法。
但是，如前所述，相對于2×2矩陣SW-IC，在4×2矩陣SW-IC中，所要求的開關裝置100a的結構數量較多，從而開關裝置相互連接的信號線數量也較多，已遠遠地超過了2倍。并且，由于開關裝置100a的數量較多，用于連接開關裝置的D線的根數也較多，所以，必須在集成電路芯片上進行復雜的連線。因此，集成電路芯片上的開關裝置的接近、信號線之間的接近及交叉的問題，比2×2矩陣SW-IC還要嚴重，所以，不能充分降低信號之間的相互干擾，難以提高隔離特性。
以下，參照附圖，對本發明實施例的矩陣開關裝置進行說明。
如前所述，如果用1個半導體IC來構成4×2矩陣SW-IC，則難以低成本地實現高度的隔離特性。因此，如圖5所述，本發明考慮用2個半導體IC來構成4×2矩陣SW-IC。這時，如圖5A及5B所示的2種構成方法，即、用2個半導體IC來構成并連接2個2×2矩陣SW和SPDT-SW。
在圖6A和圖6B中，表示了SPDT(單刀雙擲)開關的結構。圖中的SPDT開關IC的構成為通過適當地設定開關裝置100a的控制電壓，從1個輸出端子選擇2個輸入中的任何一個。
在圖5A中，2個2×2矩陣SW被集成在1個半導體IC芯片上，另外，2個SPDT-SW被集成在1個半導體IC芯片上。IN-A、B和IN-C、D輸入各個人工衛星的信號，由于必須確保前述IN-A、B和IN-C、D的輸信號的高度隔離，所以，圖5A左側的2個2×2矩陣SW之間和右側的2個SPDT-SW之間必須確保高度隔離。但是，由左側的2個2×2矩陣SW構成的IC，由于其形成在1個半導體IC芯片上，因此，難以確保高度的隔離。一般來說，配線間的信號干擾量因該配線間的距離而變化，所以，可以通過充分擴大2個2×2SW的間隔來提高隔離，但與此同時，芯片尺寸增大，而導致矩陣SW的成本大幅度上升。同樣，由右側的2個SPDT-SW構成的IC，由于其形成在1個半導體IC芯片上，因此，也難以確保高度的隔離。所以，圖5A的4×2矩陣SW的構成，要低成本地實現高度的隔離特性是極其困難的。
另一方面，在圖5B中，1個2×2矩陣SW和1個SPDT-SW形成在1個半導體IC芯片上，用2個上述的半導體IC芯片來構成4×2矩陣SW。這里，必須確保高度的隔離的2個2×2矩陣SW之間以及2個SPDT-SW之間，由于其各自形成在不同的半導體IC芯片上，所以，容易確保隔離。因此，如果能夠充分降低用來把IN-A、B以及IN-C、D的信號任意切換到各個IC的外部配線的交叉部分(部分A)的配線間交調失真，同時獲得最終切換并確定輸出信號的功能的各個SPDT-SW的隔離特性，就可以低成本地實現圖5B的4×2矩陣SW的高度隔離特性。[實施例1]參照圖7，本發明的實施例1的矩陣SW裝置20包括2×2矩陣SW21和SPDT-SW22，是一種被半導體集成電路化為單一的芯片狀的IC。
通過芯片上的配線電連接2×2矩陣SW21的2個輸出端子中的一個和SPDT-SW22的2個輸入端子中的一個。2×2矩陣SW的另一個輸出端子、SPDT-SW的另一個輸入端子、2×2矩陣SW21的2個輸入端子以及SPDT-SW22的1個輸出端子，作為外部端子分別從半導體集成電路芯片引出。[實施例2]比如，用2個圖7所示的IC的矩陣SW裝置20來構成4×2矩陣SW裝置，此時，SPDT開關22的斷開特性要求特別高的信道間的隔離特性。因此，在批量生產SW裝置20時，必須對SPDT-SW22的隔離特性進行分選和評價。
圖8所示的本發明的實施例2的矩陣SW裝置20′則順應了上述要求。參照圖8，在矩陣SW裝置20′中，2×2矩陣SW21的2個輸入端子和2個輸出端子以及SPDT-SW22的2個輸入端子和1個輸出端子，作為外部端子分別引出半導體集成電路芯片。通過該構成，可以對SPDT-SW22的隔離特性進行分選和評價。在此，通過在組件的外側比如在安裝基板上連接矩陣SW裝置20′的2×2矩陣SW21的1個輸出端子和SPDT-SW22的1個輸出端子，可以具備和矩陣SW裝置20相同的功能。[實施例3]參照圖9，本發明的實施例3的矩陣SW裝置是一種以與圖7所示的IC的矩陣SW裝置20相同的矩陣SW裝置31及32構成的4×2矩陣SW裝置30。
矩陣SW裝置31及32分別具有2×2矩陣SW311及321和SPDT-SW312及322，SPDT-SW311及SPDT-SW312集成在1個半導體芯片上，而且，SPDT-SW321及SPDT-SW322也集成在1個半導體芯片上。
矩陣SW裝置31的2×2矩陣SW311的2個輸出端子的1個是外部輸出端子，通過第1外部配線連接在矩陣SW裝置32的SPDT-SW322的2個輸入端子的1個的外部輸入端子上。另外，矩陣SW裝置32的2×2矩陣SW321的2個輸出端子的1個是外部輸出端子，通過第2外部配線連接在矩陣SW裝置31的SPDT-SW312的2個輸入端子的1個的外部輸入端子上。第1及第2外部配線相互電氣絕緣且物理交叉，因此，矩陣SW裝置30特別是在IN-A、B和IN-C、D端子之間可以實現高度的隔離特性。但是，由于實現了2個IC部件，可以大幅度減少安裝基板的面積，而且，也由于減少了配線位置，同時可以降低裝配時的工作量，從而降低產品的成本。
比如，和圖3所示的相關技術的矩陣SW裝置相比較，可以把部件的個數從10個減少到2個。
為了減少4輸入2輸出的DBS系統中2個衛星的信號間干擾，必須充分減少圖9及圖3的A部分上的信號干擾。但是，本發明的SW裝置，通過在IC的外部設置這種部分，可以采取充分的抗信號干擾的措施，并且，半導體IC的個數可以減少到2個，從而可以實現低成本高性能的4×2系統。[實施例4]參照圖10，本發明實施例4的矩陣SW裝置的構成與圖7所示的IC的矩陣SW裝置20相同，是以管腳配置相互鏡面對稱的2個矩陣SW裝置41以及42構成的4×2矩陣SW裝置40。
矩陣SW裝置41和42各自在1個半導體IC芯片上分別具有2×2矩陣SW411及421和SPDT-SW412及SPDT-SW422。
矩陣SW裝置41的2×2矩陣SW411的2個輸出端子的1個是外部輸出端子，通過第1外部配線連接在矩陣SW裝置42的SPDT-SW422的2個輸入端子的1個外部輸入端子上。另外，矩陣SW裝置42的2×2矩陣SW421的2個輸出端子的1個是外部輸出端子，通過第2外部配線連接在矩陣SW裝置41的SPDT-SW412的2個輸入端子的1個外部輸入端子上。第1及第2外部配線相互電氣絕緣且物理交叉。
4×2矩陣SW裝置40是以管腳配置相互鏡面對稱的矩陣SW裝置41以及42構成的，所以，在基板上安裝時必須充分降低交調失真的A部分的十字狀的外部配線的長度可以充分地縮矩，并可以縮短信號線在安裝基板上的繞線距離，由此，可以充分提高信號間的隔離特性。[實施例5]參照圖11，本發明實施例5的矩陣SW裝置，是以圖10所示的管腳配置相互鏡面對稱的2矩陣SW裝置41以及42構成的4×4矩陣SW裝置50。
第1矩陣SW裝置41的2×2矩陣SW411的2個輸出端子的1個是外部輸出端子，通過第1外部配線連接在第1矩陣SW裝置42的SPDT-SW422的2個輸入端子的1個外部輸入端子上。另外，第1矩陣SW裝置42的2×2矩陣SW421的2個輸出端子的1個是外部輸出端子，通過第2外部配線連接在第1矩陣SW裝置41的SPDT-SW412的2個輸入端子的1個外部輸入端子上。第1及第2外部配線相互電氣絕緣且物理交叉。
第2矩陣SW裝置41的2×2矩陣SW411的2個輸出端子的1個是外部輸出端子，通過第3外部配線連接在第2矩陣SW裝置42的SPDT-SW422的2個輸入端子的1個外部輸入端子上。另外，第2矩陣SW裝置42的2×2矩陣SW421的2個輸出端子的1個是外部輸出端子，通過第4外部配線連接在第2矩陣SW裝置41的SPDT-SW412的2個輸入端子的1個外部輸入端子上。第3及第4外部配線相互電氣絕緣且物理交叉。
并且，第1及第2矩陣SW裝置41的2×2矩陣SW411的2個輸入端子的1個分別是外部輸入端子，通過第5外部配線相互連接。同樣，第1及第2矩陣SW裝置41的2×2矩陣SW411的2個輸入端子的另1個也分別是外部輸入端子，通過第6外部配線相互連接。第1及第2矩陣SW裝置42的2×2矩陣SW421的2個輸入端子的1個分別是外部輸入端子，通過第7外部配線相互連接。第1及第2矩陣SW裝置42的2×2矩陣SW421的2個輸入端子的另1個也分別是外部輸入端子，通過第8外部配線相互連接。
如果象從前一樣，采取圖3所述的構成，以2×2矩陣SW-IC及多管腳二極管來構成4×4矩陣SW裝置的話，其部件個數將多達20個以上，但是，如果根據本發明的構成，可以用4個IC實現，從而可以大幅度降低成本。[實施例6]參照圖12，本發明實施例6的矩陣SW裝置是圖10所示的矩陣SW裝置40的更為具體的示例，是以管腳配置相互鏡面對稱的2個矩陣SW裝置41以及42構成的4×2矩陣SW裝置40′。
4×2矩陣SW裝置40′具有下述結構安裝在印刷電路基板上的IC狀的矩陣SW裝置41及42；連接矩陣SW裝置41內的2×2矩陣SW的外部輸出端子及矩陣SW裝置42內的SPDT-SW的外部輸入端子的第1外部配線；連接矩陣SW裝置42的2×2矩陣SW的外部輸出端子及矩陣SW裝置41的SPDT-SW的外部輸入端子的第2外部配線43。第1外部配線印刷在印刷電路基板上。第2外部配線43通過引線越過第1外部配線而設置，以使得其相對于第1外部配線電氣絕緣且物理交叉。另外，在圖12中，為方便說明，概念地描述了第2外部配線43的形狀，和實際的形狀是不同的。
由于4×2矩陣SW裝置40′的結構具有上述的第2外部配線43，所以，可以減弱配線間的信號干擾，并確保高度的隔離性能。[實施例7]參照圖13，本發明實施例7的矩陣SW裝置是圖10所示的矩陣SW裝置40的更為具體的示例，是以管腳配置相互鏡面對稱的2個矩陣SW裝置41以及42構成的4×2矩陣SW裝置40″。
4×2矩陣SW裝置40″具有下述結構安裝在印刷電路基板上的IC狀的矩陣SW裝置41及42；連接矩陣SW裝置41內的2×2矩陣SW的外部輸出端子及矩陣SW裝置42內的SPDT-SW的外部輸入端子的第1外部配線；連接矩陣SW裝置42的2×2矩陣SW的外部輸出端子及矩陣SW裝置41的SPDT-SW的外部輸入端子的第2外部配線44。第1外部配線印刷在印刷電路基板上。第2外部配線44相對于第1外部配線電氣絕緣且物理交叉。
即、第2外部配線44具備下述結構2個配線裝置441，設置在安裝了矩陣SW裝置41及42的印刷電路基板的其中一個板面上，分別連接在矩陣SW裝置42的2×2矩陣SW的外部輸出端子以及矩陣SW裝置41的SPDT-SW的外部輸入端子上；通孔443，貫通印刷電路板的兩個板面，分別連接2個配線裝置441；配線裝置442，設置在印刷電路基板的另一個板面上，并連接2個通孔443。
由于4×2矩陣SW裝置40″的結構具有上述的第2外部配線44，所以，可以減弱配線間的信號干擾，并確保高度的隔離性能。[實施例8]參照圖14，本發明實施例8的矩陣SW裝置和圖10所示的矩陣SW裝置40相同，是以管腳配置相互鏡面對稱的2個矩陣SW裝置61以及62構成的4×2矩陣SW裝置60。
4×2矩陣SW裝置60具有下述結構安裝在印刷電路基板的一個板面上的IC狀的矩陣SW裝置61；安裝在印刷電路基板的另一個板面上的IC狀的矩陣SW裝置62；連接矩陣SW裝置61內的2×2矩陣SW的外部輸出端子及矩陣SW裝置62內的SPDT-SW的外部輸入端子的第1外部配線64；連接矩陣SW裝置62的2×2矩陣SW的外部輸出端子及矩陣SW裝置61的SPDT-SW的外部輸入端子的第2外部配線(圖中未表示)。
第1外部配線64及第2外部配線均呈現出下述結構，相互電氣絕緣。
即、第1外部配線64具備下述結構配線裝置641，設置在安裝了矩陣SW裝置61的印刷電路基板的其中一個板面上，連接在矩陣SW裝置61內的2×2矩陣SW的外部輸出端子；配線裝置642，設置在安裝了矩陣SW裝置62的印刷電路基板的另一個板面上，連接在矩陣SW裝置62內的SPDT-SW的外部輸入端子上；通孔643，貫通在印刷電路基板的兩個板面之間，并連接在配線裝置641及642上。
但是，第2外部配線的設置在印刷電路基板的兩個板面上的配線裝置具有相對于第1外部配線64的配線裝置641及642電氣絕緣且交叉的實施例6所示的結構。
在以上所述的實施例3～8中，采用了與圖7所示的IC狀的矩陣SW裝置20相同的矩陣SW裝置，但是，也可以采用與圖8所述的IC狀的矩陣SW裝置20′相同的矩陣SW裝置。
本發明并不限于上述的各個實施例，可以在本發明的技術思想的范圍內進行適當的變更。
權利要求
1.一種矩陣開關裝置，具有2輸入2輸出的矩陣開關，其特征是，前述2輸入2輸出的矩陣開關的后段具有單刀雙擲開關，前述2輸入2輸出的矩陣開關以及前述單刀雙擲開關被半導體集成電路化并且相互形成為一體，前述2輸入2輸出的矩陣開關的2個輸出端子中的一個以及前述單刀雙擲開關的2個輸入端子中的一個在半導體集成電路芯片上相互電連接，前述2輸入2輸出的矩陣開關的2個輸入端子、前述2輸入2輸出的矩陣開關的前述2個輸出端子中的另一個、前述單刀雙擲開關的前述2個輸入端子的另一個、以及前述單刀雙擲開關的1個輸出端子分別被引出前述半導體集成電路芯片。
2.一種矩陣開關裝置，具有2輸入2輸出的矩陣開關，其特征是，前述2輸入2輸出的矩陣開關的后段具有單刀雙擲開關，前述2輸入2輸出的矩陣開關以及前述單刀雙擲開關被半導體集成電路化并且相互形成為一體，前述2輸入2輸出的矩陣開關的2個輸入端子、前述2輸入2輸出的矩陣開關的2個輸出端子、前述單刀雙擲開關的2個輸入端子以及前述單刀雙擲開關的1個輸出端子分別被引出前述半導體集成電路芯片。
3.一種矩陣開關裝置，具有2個作為第1及第2矩陣開關裝置的權利要求1所述的矩陣開關裝置，作為4輸入2輸出的矩陣開關裝置而發揮作用，其特征是，前述第1矩陣開關裝置的前述2輸入2輸出的矩陣開關的前述另一個輸出端子、和前述第2矩陣開關裝置的前述單刀雙擲開關的前述另一個輸入端子，通過第1外部配線在前述第1及第2矩陣開關裝置的各個組件外相互電連接，前述第2矩陣開關裝置的前述2輸入2輸出的矩陣開關的前述另一個輸出端子、和前述第1矩陣開關裝置的前述單刀雙擲開關的前述另一個輸入端子通過第2外部配線在前述第1及第2矩陣開關裝置的各個組件外相互電連接。
4.根據權利要求3所述的矩陣開關裝置，其特征是，前述第1及前述第2矩陣開關裝置分別具有被引出前述組件的作為前述端子的引線端子，前述第1及前述第2矩陣開關裝置的各個前述引線端子設置在各個前述組件上且相互鏡面對稱，前述第1及前述第2外部配線相互電氣絕緣，同時在結構上相互交叉。
5.根據權利要求4所述的矩陣開關裝置，其特征是，前述第1外部配線形成在印刷電路基板的板面上，前述第2外部配線越過前述第1外部配線而設置。
6.根據權利要求4所述的矩陣開關裝置，其特征是，前述第1外部配線形成在印刷電路基板的一個板面上，前述第2外部配線通過通孔形成在印刷電路基板的另一個板面上。
7.根據權利要求4所述的矩陣開關裝置，其特征是，前述第1及前述第2矩陣開關裝置分別安裝在印刷電路基板的兩個板面上，前述第1外部配線通過通孔電連接前述第1及前述第2矩陣開關裝置，前述第2外部配線在印刷電路基板的其中一個或另一個板面上越過前述第1外部配線，同時，通過通孔電連接前述第1及前述第2矩陣開關裝置。
8.一種矩陣開關裝置，具有4個作為第1至第4矩陣開關裝置的權利要求1所述的矩陣開關裝置，作為4輸入4輸出的矩陣開關裝置而發揮作用，其中，前述第1矩陣開關裝置的前述2輸入2輸出的矩陣開關的前述另一個輸出端子、和前述第2矩陣開關裝置的前述單刀雙擲開關的前述另一個輸入端子，通過第1外部配線在前述第1及第2矩陣開關裝置的各個組件外相互電連接，前述第2矩陣開關裝置的前述2輸入2輸出的矩陣開關的前述另一個輸出端子、和前述第1矩陣開關裝置的前述單刀雙擲開關的前述另一個輸入端子通過第2外部配線在前述第1及第2矩陣開關裝置的各個組件外相互電連接，前述第3矩陣開關裝置的前述2輸入2輸出的矩陣開關的前述另一個輸出端子、和前述第4矩陣開關裝置的前述單刀雙擲開關的前述另一個輸入端子通過第3外部配線在前述第3及第4矩陣開關裝置的各個組件外相互電連接，前述第4矩陣開關裝置的前述2輸入2輸出的矩陣開關的前述另一個輸出端子、和前述第3矩陣開關裝置的前述單刀雙擲開關的前述另一個輸入端子通過第4外部配線在前述第3及第4矩陣開關裝置的各個組件外相互電連接，前述第1及前述第3矩陣開關裝置的前述2輸入2輸出的矩陣開關的各個前述一個輸入端子，通過第5外部配線在各個組件外相互電連接，前述第1及前述第3矩陣開關裝置的前述2輸入2輸出的矩陣開關的各個前述另一個輸入端子，通過第6外部配線在各個組件外相互電連接，前述第2及前述第4矩陣開關裝置的前述2輸入2輸出的矩陣開關的各個前述一個輸入端子，通過第7外部配線在各個組件外相互電連接，前述第2及前述第4矩陣開關裝置的前述2輸入2輸出的矩陣開關的各個前述另一個輸入端子，通過第8外部配線在各個組件外相互電連接。
全文摘要
本發明提供了一種具有2×2矩陣SW的矩陣開關裝置，其中，在前述2×2矩陣SW的后段具有SPDT開關，前述2×2矩陣SW及前述SPDT開關被半導體集成電路化并且相互形成為一體，前述2×2矩陣SW的2個輸出端子中的一個以及前述SPDT開關的2個輸入端子中的一個在半導體集成電路芯片上相互電連接，前述2×2矩陣SW的2個輸入端子、前述2×2矩陣SW的前述2個輸出端子中的另一個、前述SPDT開關的前述2個輸入端子的另一個、以及前述SPDT開關的1個輸出端子分別被前述半導體集成電路芯片。
文檔編號H01P1/15GK1407722SQ0214017
公開日2003年4月2日 申請日期2002年7月4日 優先權日2001年7月4日
發明者永野暢雄, 恩田和彥, 染井潤一 申請人:Nec化合物半導體器件株式會社, 夏普株式會社