專利名稱：：制作焊墊的方法
技術領域：
：本發明涉及一種制作焊墊(bondingpad)的方法，特別是涉及一種利用一道合金制作工藝(alloyprocess)以及一道黃光暨蝕刻制作工藝(photo-etching-process，PEP)來制作自行對準焊墊(selfalignbondingpad)的方法。
背景技術：
：在集成電路的結構中，當每一個晶體管(transistor)或是存儲單元(cell)被完成后，必須先分別被電連接至位于不同金屬層的金屬導線(metalline)，再經由各金屬導線而被電連接至焊墊，等封裝完成后，集成電路即可通過焊墊而被電連接至接腳(terminal)再與外部電路(extemalcircuit)相電連接。在集成電路發展的初期，鋁金屬配合二氧化硅介電材料一直是業界在進行金屬內連接(interconnect)設計時所采用的標準材料。這樣的材料組合由于具有成熟的蝕刻技術支援，因此一直受到歡迎。然而近年來隨著制作工藝線寬的縮小，集成電路技術進化到深次微米(deepsub-micron)世代，加上產品的速度要求等現實因素，銅制作工藝技術配合低介電常數材料作為金屬之間的絕緣層也在蓬勃發展。因為銅金屬具有比鋁金屬低約40％的電阻率，而低介電常數材料則可降低金屬導線之間的電容效應，總體說來，可以有效降低電子信號傳遞時所產生的RC延遲(RCdelay)，并大幅度增加產品運作效能(performance)。然而，只是著重于金屬內連接的材料組合，并不能使集成電路的質量發揮至極至。進入晶片允收測試(waferacceptancetest，WAT)以及包裝制作工藝(packagingprocess)前的焊墊制作工藝，也對產品具有決定性的影響。在制作焊墊的過程中，不僅所選擇的材料(material)非常具有影響性，所采取的制作工藝步驟也十分重要。前者對于元件的物理性質有直接的影響，后者中的一些合金制作工藝、清洗制作工藝(cleaningprocess)以及顯影制作工藝(developmentprocess)，需要調整熱處理制作工藝中的(heattreatmentprocess)一些參數(parameter)，以及使用一些酸溶液(acidsolution)和顯影液(developer)，在處理時，也非常容易造成焊墊質量的劣化(degradation)。在美國專利第6,228,753號中，Loetal.曾提及焊墊的基本制造方法。請參閱圖1至圖4，圖1至圖4為現有技術中在一半導體晶片上制作一焊墊16的方法示意圖。如圖1所示，現有技術是先于一半導體晶片10的硅基底11上形成至少一導電物12，導電物12可能為一導電插塞(conductiveplug)、一導線(metalline)、一金屬內連線(metalinterconnection)或一雙鑲嵌結構(dualdamascencestructure)導體，圖1中是以一導電插塞為例。各導電物12設置于一介電層14之中，以被有效地電隔絕(electricallyisolated)。且構成導電物12的材料包括有鎢(tungsten，W)、銅(copper)、鋁(aluminum)、鋁銅合金(aluminum-copper-alloy)、或其他導電材料。接著在各導電物12之上形成一由銅所構成的焊墊16，再在半導體晶片10上形成一由硼磷硅玻璃(borophosphosilicateglass，BPSG)或是氮化硅(siliconnitride)所構成的護層(passivationlayer)18，并暴露(expose)出部分的焊墊16。如圖2所示，接著在護層18以及焊墊16之上形成一犧牲層(sacrificiallayer)22，犧牲層22為一正光致抗蝕劑層(positivephotoresistlayer)，其厚度為3000～5000。再進行一包括有曝光(exposure)、顯影(development)以及蝕刻(etching)等步驟的黃光制作工藝(photolithographyprocess)，在犧牲層22中形成一直達焊墊16表面的開口(opening)23。值得注意的是，此黃光制作工藝中在進行完蝕刻步驟后，并未包括有一硬烤(hardbake)制作工藝，因此，犧牲層22與護層18間的附著力(adhesionability)并不強。隨后如圖3所示，利用蒸鍍法(evaporation)或是電子束蒸鍍法(E-beamevaporation，EBE)，在半導體晶片10上形成一厚度約為3000～6000，由鋁銅合金(Al/Cualloy)所構成的合金層24，覆蓋住犧牲層22以及被暴露出來的焊墊16。如圖4所示，然后于一超音波清潔器(supersoniccleaner)中進行一超音波清洗制作工藝，將半導體晶片10置入一盛滿去離子水(deionizedwater，DIwater)的超音波清潔器中，通過超音波震蕩(vibration)而將犧牲層22以及部分的合金層24去除，只留下位于焊墊16之上的合金層24。因為先前形成由正光致抗蝕劑層所構成的犧牲層22時，并未包括有一硬烤制作工藝，因此犧牲層22只是很松地附著(looslyadhere)在護層18之上，所以當犧牲層22被超音波震蕩所移除時，位于犧牲層22之上的合金層24也同時被移除。而位于焊墊l6上的合金層24與焊墊16之間并未存在有附著力不佳的犧牲層22，所以超音波震蕩制作工藝并不會將焊墊16之上的合金層24移除。現有技術中制作焊墊的方法，雖然已利用合金制作工藝來制作一層鋁銅合金層，以隨著鋁銅合金與其他金屬的合金相(alloyphase)較多，來增進焊墊16于構裝時的焊接能力(bondingability)。同時清潔制作工藝以及顯影制作工藝也盡量被減少，并利用去離子水以及超音波震蕩來移除犧牲層22以及不必要的合金層24，以避免焊墊16表面合金層24被酸(acid)所腐蝕(erode)的現象產生。然而，現有技術所制作出來的焊墊16的邊緣部分(edgeportion)26，因為銅與護層18直接接觸，往往會有銅原子向外擴散(outdiffusion)的現象產生，從而造成短路(shortcircuit)。
發明內容本發明的目的在于提供一制作焊墊的方法，特別是涉及一種利用一道合金制作工藝以及一道黃光暨蝕刻制作工藝來制作自行對準焊墊(self-alignbondingpad)的方法，以解決上述問題。本發明的目的是這樣實現的，即提供一基底，該基底上包括有一第一介電層以及至少一第一導電層設于該第一介電層之中。然后于該第一導電層以及該第一介電層上形成一第二導電層，再進行一熱處理制作工藝，以使該第二導電層與該第一導電層接觸的該第二導電層中形成一第三導電層，同時完全氧化剩余的該第二導電層，以形成一第二介電層。接著于該第二介電層上形成一第三介電層，最后進行一黃光暨蝕刻制作工藝，以部分去除位于該第一導電層上方的該第三介電層以及該第二介電層，直至該第三導電層表面。在本發明的最佳實施例中，即先于焊墊以及焊墊周圍的介電層上濺鍍一層鋁層，再進行一熱處理制作工藝，以將焊墊上的鋁層反應成為上下堆疊的三氧化二鋁層以及鋁銅合金層，并將焊墊周圍的介電層上的鋁層完全氧化成為三氧化二鋁層，以于而后蝕刻時提供自行對準(selfalign)的作用。而且本發明是利用鋁銅合金為一飽和(saturate)的穩定金相(stablephase)，銅原子不容易再塞入(insertedinto)其結構的特性，來有效抑制焊墊中的銅原子向上擴散，以解決現有技術中焊墊邊緣部分的銅原子向外擴散的問題。同時，鋁銅合金層也用來作為制作護層開口時的蝕刻停止層，以避免銅被蝕刻時副產物(byproduct)不易揮發的問題產生。另外，鋁銅合金與其他金屬的合金相也比銅金屬與其他金屬的合金相多，就焊接的觀點而言，無疑提供了更大的彈性(flexibility)以及可行性(feasibility)。若是以焊接時為打金線(goldwirebonding)而言，鋁銅合金對金的固態互溶性(solidsolubility)優良，在構裝時將可提供良好的焊接性(bondability)。圖1至圖4為現有技術中于一半導體晶片上制作一焊墊的方法示意圖；圖5至圖8為本發明的第一實施例于一半導體晶片上制作一自行對準焊墊的方法示意圖；圖9為本發明的第二實施例于一半導體晶片上制作銅雙鑲嵌結構的方法示意圖。具體實施例方式請參閱圖5至圖8，圖5至圖8為本發明的第一實施例，在一半導體晶片上制作一自行對準焊墊(self-alignbondingpad)109的方法示意圖。如圖5所示，本發明先在一半導體晶片100的硅基底101上形成至少一導電物102，導電物102可能為一導電插塞(conductiveplug)、一導線(metalline)、一金屬內連線(metalinterconnection)或一雙鑲嵌結構(dualdamascencestructure)導體。各導電物102設置于一第一介電層104中，以被有效地電隔絕，且構成導電物102的材料包括有鎢(tungsten，W)、銅(copper)、鋁(aluminum)、鋁銅合金(aluminum-copper-alloy)、或其他導電材料。而圖5中以一導電插塞來做說明，首先于各導電物102以及第一介電層104上形成至少一金屬墊106以及一第二介電層108。金屬墊106由銅所構成，并位于導電物102上。由于氯(氯化物氣體的等離子體通常用來干蝕刻金屬)與銅所形成的化合物揮發能力差，銅的蝕刻不能以化學反應的方式進行，必需以等離子體內的離子對銅施以濺擊，才能將其以物理的動量轉換來除去。故本實施例中的導電插塞以及金屬墊106上下堆疊的結構，事實上是一利用雙鑲嵌制作工藝所制作的銅雙鑲嵌結構，以省略銅金屬蝕刻的步驟。同時，導電物(銅導電插塞)102以及銅金屬墊106并不與第一介電層104以及第二介電層108直接接觸，一由氮化鈦/鈦/氮化鈦(TiN/Ti/TiN)三層結構所構成的阻障層112被制作于導電物(銅導電插塞)102、銅金屬墊106與第一介電層104、第二介電層108之間，以防止銅原子外擴至第一介電層104以及第二介電層108。如圖6所示，接著于第二介電層108以及銅金屬墊106之上形成一鋁層(aluminumlayer)114。鋁層114的厚度約為1KA，是利用一濺鍍(sputter)法所形成。然后進行一制作工藝溫度為400～600℃的熱處理制作工藝(heattreatmentprocess)，此熱處理制作工藝可于一快速加熱制作工藝反應室(rapidthermalprocessingchamber，RTPchamber)中進行，或于一熱爐管(furnace)中進行約30分鐘。進行此制作工藝時，可于快速加熱制作工藝反應室或熱爐管中通入氮氣(N2)、氬氣(Ar)或是氧氣(O2)，以防止污染(contamination)，并幫助鋁層114與自銅金屬墊106擴散出來的銅原子形成預期的鋁銅合金相。因此，此熱處理制作工藝也可以被視為一合金制作工藝(alloyprocess)。如圖7所示，由于鋁金屬對銅金屬的固態溶解度(solidsolubility)不錯，在制作工藝完成后，原來厚度約為1KA的鋁層114將不復存在。位于銅金屬墊106上的鋁層114，將被反應成為鋁銅合金屬(alloylayer)116以及厚度約為500的三氧化二鋁層(Al2O3layer)118。而不位于銅金屬墊106之上的鋁層114，則將被完全氧化(completelyoxidized)成為厚度約為1KA的三氧化二鋁層118。事實上，由于熱處理進行時鋁原子與銅原子為交互擴散(crossdiffusion)，銅金屬墊106與鋁銅合金層116相接觸的銅金屬墊106材料內也形成有鋁銅合金相(未顯示)。而銅金屬墊106以及鋁銅合金層116即構成為本發明的自行對準焊墊(self-alignbondingpad)109。隨后如圖8所示，在三氧化二鋁層118上形成一第三介電層122，用來當作護層(passivationlayer)。接著進行一黃光暨蝕刻制作工藝(photo-etching-process，PEP)，利用一焊墊掩模(padmask，未顯示)以及鋁銅合金層116作為蝕刻停止層(etchstoplayer)，去除位于銅金屬墊106上方的第三介電層122以及三氧化二鋁層118，以形成一護層開口(passivationopening)124，用來當作焊墊開口，并使銅金屬墊106上的鋁銅合金層116裸露出來，以利最后元件測試(testing)與構裝(packaging)的進行。事實上，鋁層114也可以被其他金屬層所取代，只要在熱處理制作工藝后其可以與銅形成穩定的合金相并被氧化成金屬氧化層，且此穩定的合金相又可以在焊接(wirebonding)時與金互溶良好即達到本方法的基本要求。相同的制作方法可以被應用于集成電路制作過程中的任何銅雙鑲嵌結構中，而非僅利用于上述圖5至圖8所揭露的自行對準焊墊(self-alignbondingpad)制作工藝。請參閱圖9，圖9為本發明的第二實施例，在一半導體晶片上制作銅雙鑲嵌結構202、204的方法示意圖。如圖9所示，半導體晶片200上包括有至少一銅雙鑲嵌結構202以及至少一銅雙鑲嵌結構204，銅雙鑲嵌結構202被一二氧化硅層(SiO2layer)206所包圍，其包括有一上下堆疊的銅導線(conductiveline)208以及銅插塞212，銅導線208以及銅插塞212與二氧化硅層206之間，另包括有一氮化鈦/鈦/氮化鈦三層結構所構成的阻障層214。銅導線208上另包括有一鋁銅合金層216，而二氧化硅層206以及鋁銅合金層216上另包括有一三氧化二鋁層218。事實上，銅導線208與鋁銅合金層216相接觸的銅導線208材料內也形成有鋁銅合金相(未顯示)。銅雙鑲嵌結構202中的鋁銅合金層216與銅雙鑲嵌結構204直接接觸。銅雙鑲嵌結構204被一二氧化硅層(SiO2layer)222所包圍，其包括有一上下堆疊的銅焊墊224以及銅插塞226，銅焊墊224以及銅插塞226與二氧化硅層222之間，另包括有一氮化鈦/鈦/氮化鈦三層結構所構成的阻障層228。銅焊墊224上另包括有一鋁銅合金層232，而二氧化硅層222以及鋁銅合金層232上另包括有一三氧化二鋁層234。事實上，銅焊墊224與鋁銅合金層232相接觸的銅焊墊224材料內也形成有鋁銅合金相(未顯示)。三氧化二鋁層234以及鋁銅合金層232上包括有一護層236，護層236中有一護層開口(passivationopening)238，其使銅焊墊224上的鋁銅合金層232裸露出來，用來當作焊墊開口，以利于最后元件測試(testing)與構裝(packaging)的進行。當然，銅雙鑲嵌結構202以及二氧化硅層206下，另外包括有介電層(未顯示)以及制作于其中的導電物(未顯示)。導電物(未顯示)可能為一導電插塞、一導線、一金屬內連線或其他雙鑲嵌結構導體。由于本發明制作焊墊的方法，先于焊墊以及焊墊周圍的介電層上濺鍍一層鋁層，再進行一熱處理制作工藝，以將焊墊上的鋁層反應成為上下堆疊的三氧化二鋁層以及鋁銅合金層，并將焊墊周圍的介電層上的鋁層完全氧化成為三氧化二鋁層，以于而后蝕刻時提供自行對準(selfalign)的作用。由于鋁銅合金是為一飽和(saturate)的穩定金相(stablephase)，銅原子并不容易再塞入(insertedinto)其結構中，故可抑制焊墊中的銅原子向上擴散，有效解決現有技術中焊墊邊緣部分的銅原子向外擴散的問題。同時，鋁銅合金層也可以用來作為制作護層開口時的蝕刻停止層，以避免銅被蝕刻時副產物(byproduct)不易揮發的問題。另外，鋁銅合金與其他金屬的合金相也比銅金屬與其他金屬的合金相多，就焊接的觀點而言，無疑提供了更大的彈性(flexibility)以及可行性(feasibility)。若是以焊接時為打金線(goldwirebonding)為例，鋁銅合金對金的固態互溶性(solidsolubility)優良，在構裝時將可提供良好的焊接性(bondability)。與現有制作焊墊的方法相比，本發明先于焊墊以及焊墊周圍的介電層上濺鍍一層鋁層，再進行一熱處理制作工藝，以將焊墊上的鋁層反應成為上下堆疊的三氧化二鋁層以及鋁銅合金層，并將焊墊周圍的介電層上的鋁層完全氧化成為三氧化二鋁層，以在而后蝕刻時提供自行對準的作用。利用鋁銅合金為一飽和的穩定金相，銅原子不容易再塞入其結構的特性，來有效抑制焊墊中的銅原子向上擴散，解決了現有技術中焊墊邊緣部分的銅原子向外擴散的問題。鋁銅合金層也用來作為制作護層開口時的蝕刻停止層，以避免銅被蝕刻時副產物不易揮發的問題產生。同時，鋁銅合金與其他金屬的合金相也比銅金屬與其他金屬的合金相多，就焊接的觀點而言，無疑提供了更大的彈性以及可行性。若是以焊接時為打金線而言，鋁銅合金對金的固態互溶性優良，在構裝時將可提供良好的焊接性。以上所述僅為本發明的較佳實施例，凡依本發明權利要求所做的均等變化與修飾，皆應屬本發明專利的涵蓋范圍。權利要求1.一種于一基底上制作一自行對準墊(self-alignpad)的方法，該基底上包括有一第一介電層以及至少一第一導電層設于該第一介電層中，該方法包括有下列步驟在該第一導電層以及該第一介電層上形成一第二導電層；進行一熱處理制作工藝(thermaltreatmentprocess)，以使該第二導電層與該第一導電層接觸的該第二導電層中形成一第三導電層，同時完全氧化(completelyoxidizing)剩余的該第二導電層，以形成一第二介電層；在該第二介電層上形成一第三介電層；以及進行一黃光暨蝕刻制作工藝(photoetchingprocess，PEP)，以部分去除位于該第一導電層上方的該第三介電層以及該第二介電層，直至該第三導電層表面。2.如權利要求1所述的方法，其中該基底為一半導體基底，且該基底上另包括有一第四介電層設于該第一介電層底部，以及一導電物(conductor)設于該第四介電層中并電連接該第一導電層。3.如權利要求2所述的方法，其中該導電物包括有一導電插塞(conductiveplug)、一導線(metalline)、一金屬內連線(metalinterconnection)或一雙鑲嵌結構(dualdamascencestructure)導體，且構成該導電物的材料包含有鎢(tungsten，W)、銅(copper)、鋁(aluminum)、鋁銅合金(aluminum-copper-alloy)、或其他導電材料。4.如權利要求1所述的方法，其中該第一導電層為一銅金屬層，且該第三導電層用來作為該銅金屬層的阻障層(barrierlayer)，以防止該銅金屬層中的銅原子(copperatoms)向上擴散(diffuseupwards)。5.如權利要求4所述的方法，其中該第二導電層為一鋁金屬層，且該第三導電層為鋁銅合金層(alloyalyer)。6.如權利要求5所述的方法，其中該熱處理制作工藝包括有一快速加熱制作工藝(rapidthermalprocessing，RTP)或是一熱爐管(furnace)制作工藝，且該熱處理制作工藝的制作工藝溫度為400～600℃。7.如權利要求6所述的方法，其中該第二導電層為一對銅固態溶解度(solidsolubility)良好的金屬層。8.如權利要求1所述的方法，其中部分的該第三導電層也同時形成于該第一導電層與該第二導電層接觸的該第一導電層中。9.如權利要求1所述的方法，其中該第三導電層用來作為該黃光暨蝕刻制作工藝的停止層(stoplayer)。10.如權利要求1所述的方法，其中該第一導電層以及該第三導電層構成為一自行對準焊墊(self-alignbondingpad)。11.一種在一基底上制作一導電層(conductivelayer)的方法，該基底上包括有一第一介電層以及至少一第一金屬層設于該第一介電層之中，該方法包括有下列步驟在該第一金屬層以及該第一介電層上形成一第二金屬層；進行一熱處理制作工藝(thermaltreatmentprocess)，以使該第二金屬層以及該第一金屬層的金屬原子交互擴散(crossdiffuse)以形成一合金層(alloylayer)，同時完全氧化(completelyoxidizing)該第二金屬層，形成一金屬氧化層(metaloxidelayer)；在該金屬氧化層上形成一第二介電層；以及進行一黃光暨蝕刻制作工藝(PEP)，以部分去除位于該第一金屬層上方的該第二介電層以及該金屬氧化層，直至該合金層表面。12.如權利要求11所述的方法，其中該基底為一半導體基底，且該半導體基底上另包括有一第三介電層設于該第一介電層底部，以及一導電物(conductor)設于該第三介電層中并電連接該第一金屬層。13.如權利要求12所述的方法，其中該導電物包括有一導電插塞(conductiveplug)、一導線(metalline)、一金屬內連線(metalinterconnection)或一雙鑲嵌結構(dualdamascencestructure)導體，且構成該導電物的材料包含有鎢(tungsten，W)、銅(copper)、鋁(aluminum)、鋁銅合金(aluminum-copper-alloy)、或其他導電材料。14.如權利要求11所述的方法，其中該第一金屬層為一銅金屬層，且該合金層用來作為該銅金屬層的阻障層(barrierlayer)，以防止該銅金屬層中的銅原子(copperatoms)向上擴散(diffuseupwards)。15.如權利要求14所述的方法，其中該第二金屬層為一鋁金屬層，且該合金層為鋁銅合金層(alloyalyer)。16.如權利要求15所述的方法，其中該熱處理制作工藝包括有一快速加熱制作工藝(RTP)或是一熱爐管(furnace)制作工藝，且該熱處理制作工藝的制作工藝溫度是為400～600℃。17.如權利要求11所述的方法，其中該第二金屬層為一對該第一金屬層固態溶解度(solidsolubility)良好的金屬層。18.如權利要求11所述的方法，其中該合金層用來作為該黃光暨蝕刻制作工藝的停止層(stoplayer)。19.如權利要求11所述的方法，其中該第一金屬層以及該合金層構成為一自行對準焊墊(self-alignbondingpad)。全文摘要本發明提供一種在一基底上制作焊墊的方法，該基底包括有一第一介電層及至少一第一導電層。首先于該基底表面形成一第二導電層，接著進行一熱處理制作工藝(heattreatmentprocess)，以于該第一及第二導電層中形成一第三導電層，同時完全氧化剩余的該第二導電層成一第二介電層。最后形成一第三介電層，并去除位于該第一導電層上方的各該介電層。文檔編號H01L21/44GK1464529SQ0212331公開日2003年12月31日申請日期2002年6月18日優先權日2002年6月18日發明者李秋德申請人:聯華電子股份有限公司