專利名稱：能夠抑制電流在焊盤里集中的半導體器件及其制造方法
參照的相關申請本申請是基于日本專利申請2001-271416，它于2001年9月7日提交，其中所有的內容在此引入作為參考在通過微型構圖形成的多層布線結構上，最后形成了焊盤以便于與外部電路連接和用來檢查。和多層布線結構中的其他圖形比起來，焊盤有相對較大的尺寸。
參照圖9A，下面描述通過使用鑲嵌工藝方法形成焊盤的傳統方法。
圖9A是通過鑲嵌工藝方法形成的焊盤的剖面圖。首先，在形成于硅襯底上的層間絕緣膜500的表面上，淀積了蝕刻阻止膜501和絕緣膜502。孔503穿過這兩層而形成。
然后，形成阻擋金屬層504覆蓋了孔503的內表面和絕緣膜502的上表面。通過濺射在阻擋金屬層504的表面形成銅層。把這一銅層當作籽晶層，通過電鍍形成厚的銅層。電鍍形成的銅層填充在孔503中。
淀積在絕緣膜502上的銅層和阻擋金屬層通過化學機械拋光(CMP)清除掉。如圖9A所示，在孔503里留下了通過電鍍形成的由銅層制成的焊盤505。
如果焊盤505的面積很大，它的上表面降低。這種現象稱作凹陷。絕緣膜502的上表面逐漸朝焊盤505降低，這種現象稱作侵蝕。經過化學機械拋光后的焊盤有降低的表面。
如圖9B所示，在凹陷和侵蝕的表面上，淀積了氮化硅蝕刻阻擋膜506和氧化硅層間絕緣膜507。層間絕緣膜506的表面和它下面層的表面一樣有降低的表面。在層間絕緣膜507的表面形成抗蝕膜。當通過光刻形成圖形時，在曝光過程中焦點深度容差很小。如果布線是通過鑲嵌工藝方法形成在這個降低的表面，在CMP之后形成導電膜的殘余，并且栓塞將可能電短路。
圖9C是焊盤的剖面圖，其中圖9A所示的絕緣膜502被包含下絕緣層502A和上絕緣層502B的二層結構代替。下絕緣層502A是由氟摻雜氧化硅制成，而上絕緣層502B是由氧化硅制成。當侵蝕形成時，在某些情況下下絕緣層502A在和孔503邊緣接觸的地區是暴露的。氟摻雜氧化硅有高的吸濕性以致暴露的絕緣層502A吸收水蒸氣。氟摻雜氧化硅膜和吸收的水蒸氣在隨后的熱處理過程中能產生氣體或者能引起緊致粘附的降低。
如果下絕緣膜是由絕緣的有機材料如多烯丙醚制成，加之水蒸氣吸收和緊致粘附的降低，如下的問題發生了。如圖9D所示，在通過鑲嵌工藝法在焊盤505上形成布線之前，形成了氮化硅蝕刻阻止膜506。當所述蝕刻阻止膜506是通過等離子加強化學汽相淀積法(PE-CVD)形成時，產生了H2和NH3的等離子體。因此，暴露的絕緣層502A暴露在H2和NH3的等離子體中被等離子體蝕刻，并且在某些情況下形成間隙。這個層本身可能被分解并且緊致粘附可能降低。
為了在蝕刻阻止層506形成之前清除形成在Cu焊盤表面上的薄的氧化銅膜，通過使用例如NH3等離子體來完成還原反應。在這個還原反應中，絕緣層502A可能被分解。
圖10A到10C是計劃用來抑制凹陷和侵蝕產生的焊盤的平面圖。圖10A和10C所示的焊盤是JP-A-11-150114公開的，而圖10B所示的焊盤則是JP-A-10-229085公開的。在任一情形中，圖9A所示的絕緣層502的絕緣區域502a保留下來了。這些絕緣區域502a對CMP起著拋光阻止層的作用以致于凹陷和侵蝕的產生能得到抑制。
圖11是焊盤和連著這個焊盤的布線圖形的平面圖。布線圖形510連著方形焊盤505的一邊。許多方形絕緣區域502a呈矩陣形狀布置在焊盤505里。為了提高抑制凹陷和侵蝕產生的效果，和圖10C所示的這些區域相比，每個絕緣區域502a的尺寸都做得更小，它們的數量也增多了。
布線圖形510的寬度用W1表示，從焊盤505的外邊界線到最外絕緣區域502a的距離用W2表示，相鄰的絕緣區域502a之間的距離用W3表示。考慮封閉線511，它橫過布線圖形510并且沿著許多離焊盤505和布線圖形510之間的邊界線最近的絕緣區域502a延伸。在圖11所示的焊盤中，封閉的線511沿著6個絕緣區域502a的內部延伸。在下面，假定封閉線511沿著(n+1)個絕緣區域延伸。
當電流從線路510流向焊盤505時，流進封閉線511的電流與流出封閉線511的電流相等。這就是說，流經封閉線511和線路510交叉段W1的電流，和流經封閉線511與線路510交叉段2×W2+n×W3的電流是相等的。
如果滿足如下不等式并且線路510中的電流密度取允許的限定值，則沿著穿過封閉線511方向流動的電流的密度超過允許的限定值W1＞2×W2+n×W3形成在硅襯底上的半導體器件的特性能被檢驗例如通過導電探針和焊盤505接觸。如果絕緣區域502a分散在焊盤505的內部，焊盤505和導電探針的接觸可變得不穩定。
本發明的另一個目的是提供一種半導體器件，它具有的焊盤結構能夠緩和焊盤與檢驗探針之間接觸的不穩定性，以及它的制造方法。
根據本發明的一個方面，提供了制造半導體器件的方法，包含如下步驟a)在表面上已形成有半導體元件的半導體襯底上形成由絕緣材料制成的第一層間絕緣膜；b)在第一層間絕緣膜上形成由絕緣材料制成的第一層內絕緣膜；c)穿過第一層內絕緣膜形成溝槽，其中溝槽包括焊盤部分和連著這個焊盤部分的布線部分，焊盤部分的寬度寬于布線部分的寬度，在焊盤部分留有許多凸出區域，并且形成溝槽以便于凸出區域以這樣一種方式分布，即鄰近布線區的溝槽區比率高于第二框形區的溝槽區比率，鄰近布線區重疊于布線地區延伸進焊盤地區的區域之上，且處在把焊盤部分的外邊界線作為外邊界線并具有第一寬度的第一框形區之內，而第二框形區則把第一框形區的內邊界線作為外邊界線并具有第二寬度；d)在半導體襯底上形成由導電材料制成的第一層薄膜，第一層薄膜填充進溝槽；和e)清除第一層薄膜的上面區域以便形成留在溝槽中的第一層薄膜制成的焊盤。
根據本發明的另一方面，提供了半導體器件包括半導體襯底；由絕緣材料制成并形成在半導體襯底上的第一層間絕緣膜；由絕緣材料制成并形成在第一層間絕緣膜上的第一層內絕緣膜，在所述層內絕緣膜中形成到達它的下底面的溝槽，溝槽包括焊盤部分和連著這個焊盤的布線部分，焊盤部分的寬度寬于布線部分的寬度，在焊盤部分留有許多凸出區域，并且溝槽的形成以便于凸出區域以這樣一種方式分布，即鄰近布線區的溝槽區比率高于第二框形區的溝槽區比率，鄰近布線區重疊于布線地區延伸進焊盤地區的區域之上，且處在把焊盤部分的外邊界線作為外邊界線并具有第一寬度的第一框形區之內，而第二框形區則把第一框形區的內邊界線作為外邊界線并具有第二寬度；在溝槽的焊盤部分填充第一焊盤；在溝槽的布線部分填充布線。
由于溝槽的焊盤部分留有許多凸出區域，在步驟(e)中蝕刻第一薄膜時，抑制焊盤部分中的第一薄膜形成一個降低的上表面是可能的。由于鄰近布線區的溝槽區比率相對較大，臨近布線區的第一焊盤區比率也比較大。因此當電流從布線流向焊盤時避免過量的電流在第一焊盤的某一特定區域集中是可能的。
圖2A是和第一實施方案的半導體器件一起使用的焊盤的平面圖，而圖2B是檢驗探針和焊盤接觸的說明圖。
圖3A到3E是根據第一實施方案制造半導體器件的方法的剖面說明圖。
圖4A到4C是顯示焊盤絕緣區域和通孔位置關系的平面圖。
圖5是通孔僅分布在焊盤中心區域的焊盤的剖面圖。
圖6A和6B是顯示其他焊盤結構的平面圖。
圖7A到7C是顯示其他焊盤結構的平面圖。
圖8A到8E是根據第二實施方案制造半導體器件的方法的剖面說明圖。
圖9A到9D是和傳統的半導體器件一起使用的焊盤的剖面圖。
圖10A到10C是和傳統的半導體器件一起使用的焊盤的平面圖。
圖11是用來解釋電流集中原因的焊盤和布線圖形的平面圖。
圖12是顯示電流經過焊盤區域的總寬度Wt和布線寬度W1之間關系的曲線圖。
圖13是顯示焊盤另一種結構的平面圖。
在半導體襯底1上形成一層間絕緣膜10覆蓋MOSFET6。層間絕緣膜10具有兩層的結構包括由氮化硅制成的下層10A和由氧化硅制成的上層10B。通孔11穿過層間絕緣膜10而形成。通孔11形成在與MOSFET6的源/漏區相對應的區域。通孔11的內表面覆蓋了一層由氮化鈦(TiN)制成的阻擋層12A，并在通孔11里面填充了由鎢(W)制成的導電栓塞12B。
上面描述的結構能通過眾所周知的膜形成技術，光刻技術，化學機械拋光和類似技術形成。
在層間絕緣膜10的上面形成了四個布線層20。在上下兩個布線層20之間布置了層間絕緣30。每個布線層20包括內層絕緣膜21，布線圖形25和焊盤27。布線圖形25和焊盤27填充在到達內層絕緣膜21底面的溝槽(凹口)中。阻擋金屬層26布置在溝槽內表面與布線圖形25的界面以及溝槽內表面與焊盤27的界面上。例如，布線圖形25和焊盤27是由銅(Cu)制成而阻擋金屬膜26是由氮化鉭(TaN)制成。例如，阻擋層26的厚度是30nm。
每個內層絕緣膜21具有三層的結構，從半導體襯底1側開始依次疊著蝕刻阻止膜22，中間膜23和上層膜24。例如，蝕刻阻止膜22是由氮化硅制成并厚50nm，中間膜23是由氟摻雜氧化硅制成并厚350nm，上層膜24由氧化硅制成并厚150nm。
蝕刻阻止層31布置在層間絕緣膜30和下面的布線層20之間。例如，層間絕緣膜30由氧化硅制成并且厚500nm，蝕刻阻止層31由氮化硅制成并厚50nm。
通孔35穿過層間絕緣膜30和蝕刻阻止層31這兩層薄膜而形成。導電栓塞36填充在通孔35里面。阻擋金屬層37布置在通孔35的內表面和栓塞36之間。例如，阻擋金屬層37由氮化鉭制成并厚30nm，栓塞36由Cu制成并且電連接上下層的布線圖形或焊盤。
具有同樣構圖的焊盤27分布在處于襯底平面同一位置的所有布線層20中。焊盤27的形狀將在后面詳述。
在第四布線層40上，依次疊放蝕刻阻止膜41和層間絕緣膜40，通孔45穿過層間絕緣膜40和蝕刻阻止膜41這兩層而形成。在通孔45里填充導電栓塞46，一個粘合層47布置在通孔45的內表面和栓塞46之間，例如，粘合層47由TiN制成并且厚200nm，栓塞46由鎢(W)制成。
在層間絕緣膜40上與焊盤27對應的區域中形成焊盤50。在焊盤50和層間絕緣膜40之間分布著阻擋金屬層51。焊盤50通過栓塞46與下面的栓塞27相連。在層間絕緣膜40的另一上表面，形成布線圖形60和焊盤。這些焊盤用于例如，電路測試，線絲鍵合或形成凸塊。
覆蓋膜70形成于層間絕緣膜40之上，覆蓋焊盤50和布線圖形60。覆蓋膜70具有兩層結構包括1000nm厚的氧化硅薄膜70A和500nm厚的氮化硅薄膜70B。穿過覆蓋膜70形成開口71以便暴露焊盤50的上表面。阻擋金屬層52形成于焊盤50的上表面中焊盤50未暴露部分和覆蓋膜70之間的界面。
例如，焊盤50由AlCu合金制成(Cu含量0.5wt％)并且厚1000nm，阻擋金屬層51和52均由TiN制成并且厚50nm。導電線75引線鍵合到焊盤50的上表面。導電線75通過焊盤27和下面布線層中的栓塞36與形成于半導體襯底1表面上的半導體器件，例如，MOSFET6，保持電連接。
圖2A是分布在第一布線層20里的焊盤27的平面圖。圖1的剖面圖是沿著圖2A所示的點劃線A1-A1獲得的。焊盤27連著布線圖形25。分布在如圖1所示的第二到第四布線層20里的焊盤27具有與圖2A所示的焊盤27一樣的平面圖。
焊盤27的內部分為第一框形區27a，第二框形區27c和中間地區27d。第一框形區27a把焊盤27的外邊界線作為自己的外邊界線并且寬L1。第二框形區27c把第一框形區27a的內邊界線作為自己的外邊界線并且寬L2。中間地區27d處在第二框形區27c的內邊界線里面。延長布線圖形25到焊盤27里面且重疊于第一框形區27a之上所決定的區域27b稱為鄰近布線區。
許多方形的絕緣區域21a分布在第二框形區27c。在第一框形區27a和中間地區27d之內不布置絕緣區域21a。沿著水平和垂直的方向，絕緣區域21a都是以間距為P規則(周期)分布在第二框形區27c里。絕緣區域21a的一邊長度表示為P1，相鄰絕緣區域21a的距離表示為P2。
第一框形區27a的寬L1等于或寬于距離P2。
在圖2A所示的焊盤27中，絕緣區域21a不布置在第一框形區27a中，尤其是鄰近布線區27b中。因此，能阻止從線路25流進焊盤27或從焊盤27流進線路25的電流發生過量電流集中。為了更有效地避免過量電流集中，優選使寬度L1等于或寬于距離P2，更優選使它等于或寬于間距P。如果絕緣區域分布不是周期性，優選使寬度L1寬于相鄰兩絕緣區域21a之間的最短距離。
然后，將描述寬度L1和布線25的寬度W1之間的關系。圖12顯示了布線寬度W1和從布線25中來的電流流經焊盤27中的區域總寬度Wt之間的關系。寬度Wt等于圖11和不等式(1)中所示的2×W2+n×W3。如圖2A所示的寬度L1和距離P2分別對應圖11中所示的寬度W2和W3。
在圖12所示的曲線圖中，間距P為2.5μm而距離P1是1.0μm。橫坐標代表用單位“μm”表示的布線寬度W1，而縱坐標代表用單位“μm”表示的電流流經焊盤區域的總寬度Wt。
圖12所示的從a1到a8的直線分別對應寬度L1等于1μm，2μm，3μm，4μm，5μm，6μm，7μm和8μm。在Wt≥W1的區域(一條虛線的左上方)，不會發生過量電流集中。
例如，如果布線寬度W1為10μm而寬度L1等于或寬于3.5μm，從圖中能知道不會發生過量電流集中。如果布線寬度W1為5μm而寬度L1為1.5μm或更寬，也不會發生過量電流集中。更一般而言，可以這樣認為，如果布線寬度W1為5μm-10μm，L1/W1的優選范圍為35％或更高，如果布線寬度W1窄于5μm，L1/W1的優選范圍為30％或更高。
嚴格地說，雖然優選范圍可能隨著間距P和距離P2的不同而不同，但如果焊盤的設計滿足了上面描述的條件，過量電流集中引起的問題能夠得到避免。
在某些情況下，當如圖1所示的第一布線層20形成之后，在上布線層上形成第二個之前，檢查形成于半導體襯底表面上的半導體元件的特性。在這一檢驗中，如圖2B所示，檢驗探針29與形成于第一布線層20里的焊盤27接觸，以提供電源電壓或探測輸出信號。由于焊盤布置在每個布線層20的同樣位置，故可以待每個布線層20都形成之后，再進行這樣的檢驗。
如圖2A和2B所示，由于焊盤27的中心區域27d不布置有絕緣區域21a，故能夠獲得檢驗探針和焊盤27之間的穩定接觸。為了獲得高的接觸穩定性，優選使中心地區27d的尺寸和形狀被包括在一個直徑為20μm的圓內。優選使中間區域27d的面積為焊盤27面積(這一面積包括絕緣區域21a)的四分之一或更小。
然后，參照圖3A到3E，描述如圖1所示的焊盤27和其上栓塞36。在圖3A到3E中，通過舉例來描述在第一布線層20中形成焊盤27和其上栓塞36的方法。在其它布線層20中的焊盤27和其上栓塞36能用同樣的方法形成。
如圖3A所示，在層間絕緣膜10上，形成了一層由氮化硅(SiN)制成的厚50nm蝕刻阻止膜22。例如，通過使用硅烷(SiH4)和氨氣(NH3)作為源氣體的等離子加強化學氣相淀積(PE-CVD)形成蝕刻阻止膜22。
在蝕刻阻止膜22上面形成了一層由摻氟氧化硅(SiOF)制成的中間膜23，它厚350nm。例如，通過使用氟硅烷(SiF4)和氧氣(O2)作為源氣體的PE-CVD形成中間膜23。
在中間膜23上面，形成由氧化硅(SiO2)制成的上層膜24，它厚150nm。例如，通過使用硅烷和氧氣(O2)作為源氣體PE-CVD形成上層膜24。
在上層膜24上面形成抗蝕圖形80。抗蝕圖形80具有與焊盤27和布線圖形25對應的開口。通過把抗蝕圖形80作為掩膜，蝕刻了上層膜24和中間層23。蝕刻能通過使用含CF類氣體(例如氣體包括CF4C4O8或類似)的反應離子腐蝕(RIE)來完成。
此后，通過使用氧等離子體使抗蝕圖形灰化。通過把圖形化的上層膜24和中層膜23作為掩膜，蝕刻了蝕刻阻止層22。這一腐蝕能通過使用含CHF類氣體(例如氣體包括CHF3)的RIE來完成。
如圖3B所示，這樣就留下了三層結構的內層絕緣膜21，包括蝕刻阻止膜22，中間膜22和上層膜24。內層絕緣膜21中有凹口101，其中形成了焊盤27。
如圖3C所示，通過濺射在襯底的整個表面上形成了厚30nm的TaN層26L。在這個TaN層26L表面上，通過濺射形成Cu層。把這個Cu層作為籽晶層，通過電鍍形成厚1500nm的Cu層27L。
如圖3D所示，為了清除不必要的Cu層27L和TaN層26L，進行CMP直到上層膜24的上表面暴露出來。由一部分TaN層26L制成的阻擋金屬層26和由一部分Cu層27L制成的焊盤27留在開孔101里。由于焊盤27里布置著絕緣區域21a，故CMP過程中凹陷和侵蝕的形成能得到抑制。
如圖3E所示，形成了由氮化硅制成的蝕刻阻止膜31，它厚50nm。例如，蝕刻阻止層31能通過使用硅烷和氨氣作為源氣體的PE-CVD形成。在蝕刻阻止膜31上面，形成了由氧化硅制成的厚500nm的層間絕緣膜30。例如，層間絕緣膜30能通過使用硅烷和氧氣作為源氣體的PE-CVD形成。
通孔35穿過層間絕緣膜30和蝕刻阻止膜31而形成。與形成焊盤27的方法類似，通過形成TaN層和Cu層并且進行CMP過程在通孔35中形成金屬阻擋層37和栓塞36。
通過重復以上過程，形成圖1所示的第一到第四布線層20。
然后，參照圖1，描述在第四布線層20上形成多層結構的方法。
在第四布線層20上，相繼形成了氮化硅蝕刻阻止膜41和氧化硅層間絕緣膜40。層間絕緣膜40的表面通過CMP變得平坦。通孔穿過這兩層而形成。厚200nm的TiN層覆蓋了通孔45的內表面和層間絕緣膜40的上表面。在這個TiN層上，形成了厚400nm的W層并填充了通孔。通過CMP清除了W層和TiN層不必要的區域，在通孔45里留TiN粘合層47和由W制成的栓塞46。
在層間絕緣膜40上，相繼形成厚50nm的TiN層，厚1000nm的AlCu合金層和厚50nm的TiN層。這三層經過構圖而留下TiN阻擋金屬層51，AlCu合金焊盤50和TiN阻擋金屬層52。蝕刻這三層能通過使用包含氯氣類氣體(例如Cl2，O2和Ar的混合氣體)的RIE完成。經過這個過程，形成了布線60。
在層間絕緣膜40上，相繼形成了覆蓋焊盤50和布線60的1000nm厚的氧化硅膜70A和500nm厚的氮化硅薄膜70B。穿過氮化硅膜70B，氧化硅膜70A和阻擋金屬層52這三層形成一個開口71。蝕刻氮化硅薄膜70B和氧化硅薄膜70A這兩層能通過使用含CF類氣體的RIE來完成。而蝕刻阻擋金屬層52能通過使用含氯氣類氣體的RIE來完成。
形成于半導體襯底1表面上的半導體元件能通過使檢驗探針與焊盤50接觸得到檢驗。如果檢驗結果成功，半導體襯底1沿著刻畫線劃成分立的芯片。如果焊盤布置在刻畫線區域，如圖1所示的焊盤和下面的焊盤27的最初結構被破壞。然而，在一些情況下一部分焊盤50和下面焊盤27保留下來。如果焊盤50布置在一個芯片區，那么焊盤50和下面的焊盤27留在了這個芯片里。
接著，參照圖4A到4C，描述栓塞和焊盤中絕緣區域的位置關系。
圖4A顯示了通孔45和分布在焊盤27里的絕緣區域21a的位置關系的一個例子。通孔45布置為使得它疊在絕緣區域21a之上。這就是說，通孔45被包含在焊盤27的導電區域中。
這樣布置，即使當圖1所示的通孔45形成時發生了腐蝕過度，下面的內層絕緣膜21也不會暴露。因此可能防止由于內層絕緣膜21的中間層23吸收濕氣引起緊致粘附降低。
圖4A所示的通孔45都一般均勻地分布在焊盤27中。在圖4B所示的例子中，中間區域27d不布置有通孔45。圖4B所示的結構的作用將在下面描述。
由于絕緣區域21a不分布在中間區域27d，通過CMP可能在焊盤27的中間區域27d形成凹陷。如果凹陷形成了，處在圖1所示的在第四布線層中的焊盤27的中間區域27d之上的層間絕緣膜40實際上將變厚。在某些情況下中間區域27d中的通孔將不穿透層間絕緣膜40，通孔的穿透缺陷能夠通過圖4B所示的不分布通孔在中間區域27d中得到防止。
如果有穿透缺陷的通孔，連接上下焊盤的栓塞的實際數量將減少。因此，每一個栓塞的電流超過設計值。與圖4B所示的結構類似的結構能應用于其它布線層中的焊盤27，而不是僅局限于第四布線層。
如圖4C所示，可以在不布置絕緣區域21a的中間區域27d中布置單個大通孔45。
圖5是圖4C所示焊盤的剖面圖。在第四布線層20上，形成了蝕刻阻止膜41和層間絕緣膜40。穿過這兩層的通孔45形成的區域被包括在焊盤27的中間地區27d之中。焊盤50形成在層間絕緣膜40的上方。焊盤50通過通孔45與分布在第四布線層20中的焊盤27的中間區域27d電連接。阻擋金屬51分布在焊盤50的底面和它下面層的表面之間。處在焊盤50上面的結構與圖1所示的半導體器件的結構類似。
導電線75和焊盤50之間的接觸區域相對于通孔45延伸到外面。因此，當沿著平行于襯底法線的方向看時，導電線75和焊盤50之間的接觸區域與層間絕緣膜40部分重疊。由氧化硅制成的層間絕緣膜40比由Cu制成的焊盤27硬。在導電線75和焊盤50接觸區域重疊于層間絕緣膜40的地方，能獲得導電線75和焊盤50之間的高緊致粘附。圖6A和6B顯示了焊盤27的其它結構的例子。在圖6A所示的結構中，絕緣區域21a分布在圖2A所示的除鄰近布線區27b之外的第一框形區27a里。由于鄰近布線區27b中不布置絕緣區域21a，過量電流集中能得到避免。
在圖6B所示的結構中，布線圖形25與方形焊盤27的三邊連接。鄰近布線區27b與三個布線圖形25相一致而分布。這樣設計，當電流在任何一個布線圖形25中流動時，都能避免過量電流集中。
圖7A到7C顯示了焊盤27的其它結構的例子。在圖2A以及圖6A和6B所示結構中，絕緣區域21a不布置在中間區域27d。在圖7A到7C所示結構的例子中，中間區域27d中也分布絕緣區域21a。絕緣區域21a在圖7A到7C所示的焊盤27中除中間區域27d之外的區域的設計與圖6A和6B以及圖2A中焊盤27的設計是相似的。
不需要與檢驗探針接觸的焊盤27可以具有圖7A到7C的結構。由于中間區域27d也分布了絕緣區域21a，中間區域27d不會形成凹陷。
在如上所描述的第一種實施方案中，內層絕緣膜21包括由氟摻雜氧化硅制成的中間膜23。中間膜23可以由多烯丙醚制成。內層絕緣膜21可以具有包含蝕刻阻止膜和氧化硅膜的二層結構。
然后，參照圖8A到8E，描述本發明的第二實施方案的半導體器件和它的制造方法。在第一實施方案中，布線圖形和栓塞都是單鑲嵌工藝法形成的。在第二實施方案中，它們都通過雙鑲嵌工藝法形成。
下面描述了圖8A所示結構的形成過程。在圖8A所示的層間絕緣膜10之下的結構和在圖1所示的第一種實施方案中半導體器件的層間絕緣膜10之下的結構是相同的。
第一布線層20形成于層間絕緣膜10上面。圖1所示的第一布線層20里的內層絕緣膜21具有包含蝕刻阻止層22，氟摻雜氧化硅層23和氧化硅層24的三層結構。第二種實施方案的半導體器件的內層絕緣膜21具有包含氮化硅蝕刻阻止膜和氧化硅層的兩層結構。焊盤27填充在形成于層內絕緣膜21中的凹槽中。在凹槽的內表面和焊盤27之間布置了阻擋金屬層26。
在第一布線層20上，依次形成第一蝕刻阻止膜100，層間絕緣膜101，第二蝕刻阻止膜102和層內絕緣膜103。第一和第二蝕刻阻止膜100和102都由氮化硅制成且厚50nm。層間絕緣膜101和內層絕緣膜103都是由氧化硅制成且厚350nm。
抗蝕圖形105形成于內層絕緣膜103之上。與圖1所示的通孔35相應的開口105a穿過抗蝕圖形105。通過把抗蝕圖形105作為掩膜，蝕刻內層絕緣膜103，第二蝕刻阻止膜102和層間絕緣膜101以便于部分地暴露第一蝕刻阻止膜100。蝕刻這些膜能通過使用含CF類氣體的各向異性RIE來完成。通過使用C和F之間的含量比率不同的各種氣體，蝕刻氮化硅膜或者把氮化硅膜作為蝕刻阻止膜使用是可能的。通過在蝕刻過程中改變蝕刻劑氣體，蝕刻第二蝕刻阻止膜102和在第一蝕刻阻止膜100的上表面停止蝕刻是可能的。在蝕刻之后，抗蝕圖形105被除掉。
如圖8B所示，因此形成穿過內層絕緣膜103，第二蝕刻阻止膜102和層間絕緣膜101的通孔108。在襯底表面涂上樹脂之后，樹脂融化以便于樹脂109填充在通孔108比第二蝕刻阻止層102的下底面深的地方。通過加熱使樹脂109變硬。例如清除了感光材料的抗蝕材料可以用作樹脂109的材料。
抗蝕圖形110形成于內層絕緣膜103的表面。與如圖1所示的焊盤27對應的開口110a穿過抗蝕圖形110而形成。通過把抗蝕圖形110作為掩膜，蝕刻內層絕緣膜103。這一腐蝕能通過使用含CF類氣體的各向異性RIE來完成。在蝕刻之后，抗蝕圖形110和樹脂109都通過灰化清除掉。
如圖8C所示，因此形成到達層內絕緣膜103下底面的凹槽112。通孔108開在凹槽112下底面的部分地區。通過把內層絕緣膜103作為掩膜，蝕刻第二蝕刻阻止膜102并且同時，通過把層間絕緣膜101作為掩膜，蝕刻了第一蝕刻阻止膜100。
如圖8D所示，蝕刻阻止膜100和102暴露區域被清除掉。淀積了阻擋金屬層115覆蓋了通孔108的內表面，溝槽112的內表面和內層絕緣膜103的表面。例如，阻擋金屬層115是由TaN或Ta制成并且厚30nm。
在阻擋金屬層115的上面形成導電薄膜116。例如，導電薄膜116是由Cu制成并且厚1500nm，導電薄膜116可以通過先濺射形成Cu籽晶層再鍍Cu而形成。通孔108和溝槽112的內部埋以導電薄膜116。
如圖8E所示，進行CMP直到內層絕緣膜103的上表面暴露出來，以清除導電膜116和阻擋金屬層115的不必要的區域。因此導電薄膜116留在了通孔108和溝槽112里。內層絕緣膜103的一些島形區域留在了溝槽中，它們限定了焊盤。因此在CMP過程中抑制凹陷和侵蝕的形成是可能的。通過重復相似的過程，能形成多層布線結構。
通過使用雙鑲嵌工藝法形成焊盤的第二種實施方案也能取得和第一種實施方案相似的作用。
圖13是顯示焊盤27另一種結構的平面圖。在上面描述的實施方案中，例如，如圖2A所示，絕緣區域21a通常呈矩陣形狀規則分布在焊盤27的第二框形區。如圖13所示，許多延長的絕緣區域21a可分布在與方形第二框形區27C的兩個對邊相對應的地區。在這種情況下，布線圖形25與焊盤27中與第二框形區27C沒有布置絕緣區域21a的那一邊對應的外邊界連接。
在這種情況下，由于絕緣區域21a部分地布置，也能夠抑制腐蝕和凹陷。由于整個中心地區27d是一個導電區，導電探針能與這一區域可靠地接觸，并且能夠避免過量電流集中。
已經與優選實施方案一起描述了本發明。本發明不僅僅局限于以上實施方案。很明顯，熟練的技術人員能夠作出各種修改，改進，結合和類似的變化。
權利要求
1.一種制造半導體器件的方法，包括以下步驟(a)在襯底表面上形成了半導體元件的半導體襯底上形成由絕緣材料制成的第一個層間絕緣膜；(b)在第一個層間絕緣膜上形成由絕緣材料制成的第一個內層絕緣膜；(c)穿過第一內層絕緣膜形成凹槽，其中凹槽有一個焊盤部分和連著這個焊盤部分的布線部分，焊盤部分的寬度寬于布線部分的寬度，在焊盤部分留有許多凸出區域，并且形成凹槽使得凸出區域以這樣一種方式分布，即鄰近布線區的凹槽區比率高于第二框形區的凹槽區比率，該鄰近布線區重疊于布線地區延伸進焊盤地區的區域之上，且處在把焊盤部分的外邊界線作為外邊界線并具有第一寬度的第一框形區之內，而第二框形區則把第一框形區的內邊界線作為外邊界線并具有第二寬度；(d)在半導體襯底上形成由導電材料制成的第一薄膜，第一薄膜填充進凹槽；以及(e)除去第一薄膜的上面區域以形成留在凹槽中的第一薄膜制成的第一焊盤。
2.根據權利要求1的方法，(e)步之后進一步包括以下步驟(f)在第一內層絕緣膜和剩下的第一薄膜上形成第二個由絕緣材料制成的層間絕緣膜；(g)穿過第二層間絕緣膜至少形成一個通孔，當沿著平行于襯底法線方向看時，該通孔被包括在第一焊盤里；以及(h)在第二層間絕緣膜上形成第二焊盤，第二焊盤通過通孔中的區域與第一焊盤相連。
3.根據權利要求2的方法，在步驟(h)之后，進一步包括下面一步(i)使導電探針與第二焊盤接觸來檢驗半導體元件。
4.根據權利要求3的方法，在步驟(i)之后進一步包含下面一步(j)沿著第二焊盤內的一條線刻劃半導體襯底。
5.根據權利要求1的方法，其中凸出區域不布置在第一框形區中。
6.根據權利要求1的方法，其中凸出區域不留在第二框形區內側的中心區域中；并且在(e)步驟之后，這種方法進一步包含下列步驟在第一內層絕緣膜和剩下的第一薄膜上形成由絕緣材料制成的第二層間絕緣膜；穿過第二層間絕緣膜形成通孔，當沿著平行于襯底法線的方向看時，通孔被包括在中心區域中；在第二層間絕緣膜上形成第二焊盤，第二焊盤通過通孔中的區域與第一焊盤連接；并且導線與第二焊盤引線接合，當沿著平行于襯底法線的方向看時，導線與第二焊盤之間的接觸地區延伸到了通孔的更外側上的區域。
7.半導體器件包括半導體襯底；在半導體襯底上形成的由絕緣材料制成的第一層間絕緣膜；在第一層間絕緣膜上形成的由絕緣材料制成的第一內層絕緣膜，形成的第一內層絕緣膜有一個到達它底面的凹槽，該凹槽有一個焊盤部分和連著這個焊盤部分的布線部分，焊盤部分的寬度寬于布線部分的寬度，焊盤部分留有許多凸出區域，并且凹槽的形成使得凸出區域以這樣一種方式分布，即鄰近布線區的凹槽區比率高于第二框形區的凹槽區比率，該鄰近布線區重疊于布線地區延伸進焊盤地區的區域之上，且處在把焊盤部分的外邊界線作為外邊界線并具有第一個寬度的第一框形區之內，而第二框形區則把第一框形區的內邊界線作為外邊界線并具有第二個寬度；第一焊盤填充在凹槽的焊盤部分；并且布線填充在凹槽的布線部分。
8.根據權利要求7的半導體器件，進一步包括在第一內層絕緣膜、第一焊盤和布線上形成第二層間絕緣膜，第二層間絕緣膜至少有一個通孔，當沿著平行于襯底法線的方向看時，該通孔部分地重疊在第一焊盤上；并且在第二層間絕緣膜上形成第二焊盤，第二焊盤通過通孔中的區域與第一焊盤連接。
9.根據權利要求7的半導體器件，其中的凸出區域不布置在鄰近布線區。
10.根據權利要求7的半導體器件，其中的凸出區域不布置在第二框形區內側的中心區域里。
11.根據權利要求7的半導體器件，其中當沿著與襯底法線平行的方向看時，通孔被包括在第一焊盤中。
12.根據權利要求7的半導體器件，其中凸出區域沿第一方向以第一間距規則地布置在第二框形區中，并且沿著該第一方向第一框形區的寬度等于或寬于第一間距。
13.根據權利要求8的半導體器件，進一步包括與第二焊盤引線結合的導電線，其中凸出區域不分布在第二框形區內側的中心區域，通孔分布在中心區域，并且當沿著平行于襯底法線方向看時，導電線和第二焊盤之間的接觸地區延伸到通孔更外側上的區域。
全文摘要
在半導體襯底上形成一層間絕緣膜。在層間絕緣膜上形成一內層絕緣膜。穿過層內膜形成一凹槽。凹槽具有一個焊盤部分和一個連著焊盤部分的布線部分。焊盤部分的寬度寬于布線部分的寬度。焊盤部分留有許多凸出區域。凸出區域以這樣一種方式分布，即鄰近布線區的凹槽區比率高于第二框形區的凹槽區比率，鄰近布線區重疊于布線地區延伸進焊盤地區的區域之上，且處在把焊盤部分的外邊界線作為外邊界線并具有第一寬度的第一框形區之內，而第二框形區則把第一框形區的內邊界線作為外邊界線并具有第二寬度。在凹槽中填充導電膜。
文檔編號H01L21/3205GK1404135SQ02106180
公開日2003年3月19日 申請日期2002年4月8日 優先權日2001年9月7日
發明者渡邊健一 申請人:富士通株式會社