專利名稱：集成磁阻半導體存儲器裝置的制作方法
技術領域：
本發明涉及一種集成磁阻半導體存儲器裝置，其中的n個存儲器單元的每個包含由一層薄介質隔離層分隔且連接了相互正交的字線和位線的兩個磁阻層，這n個存儲器單元依次堆疊成n個縱向的層，并提供譯碼電路用于選擇n個存儲器層中之一。
在磁阻存儲器(MRAMs)中，存儲效應存在于存儲器單元的磁性可變電阻中。
附圖3以透視圖表示出一種已知的磁阻存儲器單元，其具有兩個相互交叉的導體，一個是位線BL，一個是字線WL，它們通常相互正交地排列。位于這些導體WL和BL之間的交叉點上是一個特殊的多層系統，它包括一個軟磁材料層WML和一個硬磁材料層HML的堆層，位于堆層中間的是一隧道氧化層TL。在存儲器單元中導體WL和BL之間所含的電阻Rc值的大小依賴于軟磁層WML和硬磁層HML中的磁化方向是相互平行的(低值Rc)還是反平行的(高值Rc)。這如圖3的下半部分所示。
使用電磁場切換軟磁層WML來對單元寫入。這一切換需要兩個磁場的疊加。為了將軟磁層WML極化為兩個相反的方向，編程電流IBL和IWL中至少一個能夠沿兩個方向流經相應的線。這在圖3和附圖4中示出，圖4中表示了在圖3中的幾何裝置中所示的存儲器單元的等效電路。
MRAM優于其他集成半導體存儲器的主要優點在于多個存儲器單元可以依次堆疊。因此將芯片面積節約至相當大的程度。堆疊的每一平面(層)可以根據附圖5由氧化層相互隔離，或者根據附圖6以“共享層”的形式堆疊而無需一個中間層，在每個例子中，位線BL2和3，字線WL1和WL2，字線WL3和WL4被共享。
將存儲器單元堆疊成若干個縱向平面或層的MRAM，實現其所述的優點需要新的電路解決方案，以用于除了傳統的水平線譯碼之外的縱向排列存儲器層的譯碼。
因此，本發明的目的在于提供一種帶有符合成本效益且可實現的譯碼電路的集成磁阻半導體存儲器裝置，其譯碼電路執行從n個依次縱向排列的存儲器層中選擇一個。
根據權利要求實現上述目的。
根據本發明的第一個基本方面，位于一根字線或位線兩端的用于譯碼存儲器層之一的譯碼電路包含n個層選擇晶體管和一個線選擇晶體管，用于選擇將被尋址并施加一個電壓的水平字線或位線。
根據本發明的另一個方面，其構成混合譯碼概念，在一個假定的直角坐標系中，n個縱向存儲器層指向或沿Z方向，位線指向或沿Y方向，正交于位線的字線指向或沿X方向，在這種情況下，譯碼電路在字線的兩端包含一個用于選擇諸如字線的X選擇晶體管，一個用于選擇在Z方向上的相應存儲器層的Z選擇晶體管，以及用于借助列選擇線(例如主字線和分段的WL塊)在Y方向上譯碼的Y選擇晶體管。
在這兩種集成磁阻半導體存儲器裝置中，構成譯碼電路的晶體管在字線或位線的兩端實現。在這種情況下，層選擇晶體管或Y選擇晶體管的源極或漏極相互連接，這些晶體管共享一個共同的擴散區域，而其他連接字線或位線的電極彼此獨立。譯碼電路的每個晶體管均設計為能夠驅動存儲器單元所需的高寫入電流，通常為2毫安。
參考附圖，在下文中具體描述根據本發明的集成磁阻半導體存儲器裝置的實施例。
特別地，在附圖中
圖1所示為根據本發明的譯碼電路的第一實施例的電路圖，該譯碼電路用于集成磁阻半導體存儲器。
圖2所示為根據本發明的譯碼電路的第二實施例的電路圖，該譯碼電路用于集成磁阻半導體存儲器。
圖3所示為已討論的磁阻半導體存儲器單元的示意圖。
圖4所示為已解釋的圖3中所示的磁阻存儲器單元的等效電路。
圖5所示為磁阻半導體存儲器單元的第一種堆疊方式，以四個帶有中間氧化層的縱向層示例。
圖6所示為無需中間氧化層的四個磁阻半導體存儲器單元縱向堆疊成層的第二個示例。
圖1為譯碼電路的電路圖，其用于例如四層依次縱向堆疊的磁阻半導體存儲器單元，并允許借助排列于字線或位線兩端的層選擇晶體管N0-N3和N4-N7來選擇n層磁阻存儲器單元中的一層。線選擇晶體管P0和P1選擇將被尋址的水平線，在示例中為字線WL<0>，但也可以為將連接到電壓V上的位線BL。后續的電路包括兩側的四個層選擇晶體管N0-N3和N7、N6、N5和N4，其選擇縱向排列的存儲器層L1-L4中的一層。位于層選擇晶體管N0-N3一端的源極或漏極互相連接，位于層選擇晶體管N4-N7一端的的源極或漏極互相連接。
在布圖中，晶體管N0-N3和晶體管N4-N7各自共享一個擴散區域，并各自連接到彼此獨立的字線或位線。層選擇晶體管N0-N3及N4-N7的補償排列使得在以窄WL/BL間距為代表的MRAM中實現節省空間的布局。所用的晶體管必須能夠驅動2毫安的高寫入電流，這是寫入一個MRAM單元的典型電流值。應該注意，在所述的實施例中，四個依次堆疊的存儲器層的數目僅僅是個例子。因此，如果有不同數目的依次堆疊的存儲器層，譯碼電路則包括相應數目的用于層選擇的晶體管。
圖2所示為根據本發明的譯碼電路的第二實施例的電路圖，該譯碼電路用于集成磁阻半導體存儲器。
這里假設在直角坐標系中，n層依次堆疊的磁阻存儲器單元沿Z方向排列，位線沿Y方向排列，與位線交叉的字線沿X方向排列。如圖2所示的譯碼電路在左側端和右側端各有一個X選擇晶體管P0和P1用于選擇在X方向上的線，和一個Z選擇晶體管N0和N9用于選擇在Z方向上相應的存儲器層，以及左側端的Y選擇晶體管N1-N4和右側端的N5-N8，分別用于借助列選擇線CSL1-CSL4(例如主字線和分段的WL塊)在Y方向上譯碼。上述對于圖1中所示的實施例給出的解釋可以針對版圖及其設計中的晶體管布局實施必要的修正，以便使它們能驅動磁阻存儲器單元所需的高寫入電流。
除了采用彼此正交的字線和位線，也可以利用電路布局技術來實現其他的電路變型，以便，例如，在目標方式下影響軟磁層WML中優選的極化旋向。
參考符號列表BL 位線WL 字線IBL流經位線BL的電流IWL流經字線WL的電流
Rc磁阻存儲器單元的電阻WML軟磁層HML硬磁層TL 隧道氧化層N0-N7，P0，P1 選擇晶體管N0-N9，P0，P1 選擇晶體管L1-L4 存儲器單元層
權利要求
1.一種集成磁阻半導體存儲器裝置，其中的n個存儲器單元每個包含由一層薄介質隔離層(TL)分隔且連接相互正交的字線(WL)和位線(BL)的兩個磁性層(WML，HML)，這n個存儲器單元縱向依次堆疊成n個層(L1，L2，L3)，并提供譯碼電路用于選擇n個存儲器層(L1-L4)之一，其特征在于，譯碼電路在字線(WL)或位線(BL)的兩端各包括n個層選擇晶體管(N0-N3，N4-N7)用于選擇n個存儲器層(L1-L4)之一，以及一個線選擇晶體管(P0，P1)，用于選擇將被尋址并施加一個電壓(V)的水平字線或位線(分別為WL或BL)。
2.一種集成磁阻半導體存儲器裝置，其中的n個存儲器單元每個包含由一層薄介質隔離層(TL)分隔且連接相互正交的字線和位線(WL和BL)的兩個磁性層(WML，HML)，這n個存儲器單元縱向依次堆疊成n個層(L1，L2，L3，L4)，并提供譯碼電路用于選擇n個存儲器層(L1-L4)之一，在直角坐標系中，n個縱向層沿Z方向排列，位線或字線沿Y方向排列，與位線或字線交叉的字線或位線沿X方向排列，其特征在于，譯碼電路在字線(WL)或位線(BL)的兩端各包括一個X選擇晶體管(P0，P1)用于選擇在X方向上的線，一個Z選擇晶體管(N0，N9)用于選擇在Z方向上相應的存儲器層，以及Y選擇晶體管(N1-N4和N5-N8)用于借助列選擇線(CSL1-CSL4)在Y方向上譯碼。
3.根據權利要求1或2所述的集成磁阻半導體存儲器裝置，其特征在于Y選擇晶體管或層選擇晶體管在它們的一個電極(源極或漏極)端相連，共享一個共同的擴散區域，并在相對的電極端連接彼此獨立的字線或位線。
4.根據權利要求1至3所述的集成磁阻半導體存儲器裝置，其特征在于譯碼電路的每一個晶體管均設計為能夠驅動存儲器裝置的每一個存儲器單元所需的相對高的寫入電流。
全文摘要
本發明涉及一種集成磁阻半導體存儲器系統，其中的n個存儲器單元每個包含由一層薄介質隔離層(TL)分隔且連接相互正交的字線和位線(WL和BL)的兩個磁性層(WML，HML)，這n個存儲器單元縱向堆疊成n個層(L1，L2，L3，L4)。該系統還包括用于選擇n個存儲器層(L1－L4)之一的譯碼電路。所述的譯碼電路在字線(WL)或位線(BL)的兩端各包括n個層選擇晶體管(N0－N3，N4－N7)用于選擇n個存儲器層(L1－L4)之一，以及一個線選擇晶體管(P0，P1)，用于選擇各自的將被施加一個電壓(V)的水平字線或位線(WL或BL)。
文檔編號H01L43/08GK1475014SQ01819021
公開日2004年2月11日 申請日期2001年9月26日 優先權日2000年11月16日
發明者T·貝姆, T·羅伊赫, H·霍尼格斯奇米德, T 貝姆, 岣袼蠱婷椎, 梁 申請人:因芬尼昂技術股份公司