具有開凹槽的柵極的fet及其制造方法

專利名稱：具有開凹槽的柵極的fet及其制造方法
技術領域：
本發明一般性地涉及集成電路芯片。更具體地，本發明涉及場效應晶體管(FET)。更確切地，本發明涉及一種改進的具有T形柵極的FET。
背景技術：
FET的速度主要由跨越柵極的距離確定；具有較短柵極導體的距離的晶體管在源和漏之間具有較短的間隔并且其通常會更快。工業已經進步以至隨著集成電路的每一代提供更短波長的光和更高數值孔徑的透鏡的光刻設備以至能夠減少柵極的這種尺寸。然而，這些改變常常增加芯片上線寬的變化。此外，這些改變導致了更高的柵電阻。
Jeong-Hwan Son的美國專利US 5750430描述了一種具有彎曲側壁的柵，該柵通過在隔離物之間的窗口中淀積用于柵的多晶硅制造。晶體管頂部處的尺寸大于底部處的尺寸。它提供一種溝道長度，該溝道長度比最小尺寸更短并且降低了重疊電容。
在1999華盛頓特區、1999國際電子器件會議的技術摘要第415頁的T.Ghani等人的論文“100nm柵長度的高性能/低功率CMOS晶體管(100nm Gate Length High performance/LowPower CMOS Transistor，TechnicalDigest of the 1999 International Electron Devices Meting，Washington，.DC)”中描述了一種在多晶柵(poly gate)的底部處具有凹槽的FET。由于柵具有較大的總的剖面面積，所以凹槽補償了源-漏-擴展注入并提供了具有改善的電容的較短柵尺寸并還避免了電阻的增加。
由具有彎曲側壁和開凹槽的柵(notched gate)的隔離物限定的柵提供了優點，但基本上進一步改善器件性能是可能的。這種改善可以通過改進在該｀430專利和T.Ghani的論文中描述的結構而獲得。本發明在下面提供了新的結構和獲得這些新結構的工藝。
發明概述在一個方面，本發明是一種包括柵的FET，柵有具有頂部尺寸的頂部和具有底部尺寸的底部。頂部尺寸大于底部尺寸。FET還包括由底部限定的擴散區。
FET還可包括由頂部限定的擴散區。由底部限定的擴散區可以是暈圈注入(halo implant)，而由頂部限定的擴散區可以是擴展注入(extension implant)。
通過包括一種柵的FET來實現本發明的另一個方面，該柵包括在不同于第一導電材料的第二導電材料之下的所述第一導電材料。使第一導電材料成為凹槽。
本發明的另一個方面是制造一種半導體器件的方法。該方法包括提供由第一材料形成的襯底的步驟。該襯底具有表面。隨后步驟是在該表面上形成柵電介質。然后在柵電介質上淀積柵。該柵包括第一柵層和第二柵層，其中第一柵層與柵電介質接觸而第二柵層在第一柵層上。隨后步驟是化學反應第一柵層的邊緣以便形成第一反應產物。最后，該方法包括相對于第一柵層和第二柵層的剩余部分選擇性去除第一反應產物以至在第一柵層中提供凹槽。
根據一個實施例，FET具有T形柵。FET具有對于T的底部自對準的暈圈擴散和對于頂部自對準的擴展擴散。因此暈圈與擴展注入分離，并且這樣就提供顯著的優點。可以由兩種不同材料例如鍺和硅的層形成T形柵的頂部和底部。一起構圖這兩層。然后，底層的暴露邊緣被選擇地進行化學反應并且腐蝕掉反應產物以提供凹槽。
在另一實施例中，由單一柵導體形成柵。沿側壁共形地淀積金屬，腐蝕凹陷以便暴露側壁的頂部，加熱以便沿底部形成硅化物。腐蝕硅化物以提供凹槽。
附圖的簡要描述從下面對附圖中示出的本發明的詳細說明中，本發明的前述特征和優點以及其它特征和優點將會明顯，其中

圖1a是示出器件的一個側面的傳統的和開凹槽的柵器件的擴展注入和暈圈的摻雜分布；圖1b是傳統的和開凹槽的柵器件的擴展注入和暈圈的凈補償摻雜分布；圖2a、2b、2c是示出包括源和漏的整個器件的不同溝道長度的傳統的和開凹槽的柵器件的擴展注入和暈圈的凈補償摻雜分布；圖3a是T形柵的剖面圖并示出由T的不同邊緣限定的暈圈和擴展注入；
圖3b、3c是示出提供用于圖3a的T形柵的隔離物和源/漏注入的工藝步驟剖面圖；圖3d、3e是示出提供用于圖3a的T形柵的隔離物之后的空氣隙的工藝步驟剖面圖；圖4-6示出說明圖3a的T形柵的制造工藝剖面圖；圖7-10示出說明不用兩層結構的柵材料的T形柵的另一種制造工藝剖面圖。
發明的詳細描述在超短MOSFET中作為調節短溝道效應的裝置已經公知暈圈或袋形(pocket)注入。短溝道效應包括降低Vt并且當柵長度減小時提高亞閾值斜率。通過注入與源/漏摻雜相反的摻雜劑類型(例如，在NFET中注入硼)通常就能實現暈圈的形成。如表1所示，對于暈圈注入采用高能量以便在源/漏擴展注入的范圍之外在柵之下移動它，源/漏擴展注入通常具有顯著較低的能量和較高的劑量。結果，暈圈的p摻雜劑常常比源/漏擴散的n摻雜劑更深。因此n型源漏擴散四周提供有p型暈圈。當溝道區中的p雜質對于短溝道效應有利時，在源/漏之下的暈圈擴展就具有增加源/漏結電容的不良效果。
表1標準暈圈注入、擴展注入和源/漏注入的參數注入目的種類 類型 劑量(/cm2)摻雜劑濃度(/cm3)能量(keV)暈圈Bp 1×1013-8×10135×1018-2×10192-20擴展As n 8×1014-2×10155×1019-1×10210.5-5源/漏 As n 5×1015-1×10165×1019-1×10213-35盡管采用高能量以至使暈圈遠離源/漏和擴展，由于大多數的p注入落入更加重摻雜的源/漏之中并被補償，因此典型地可用于暈圈的凈p摻雜劑是總注入的p摻雜劑劑量的一小部分。因此，標準注入技術只能獲得合理控制下的受限暈圈濃度，并且這就限制了控制短溝道效應的程度。此外，由于留下小部分p型摻雜劑原子未被補償，所以就難于控制暈圈載流子的濃度。因此暈圈或擴展注入的劑量或能量的較小變化就可以提供暈圈載流子濃度的較大變化。
對于傳統的暈圈，當載流子濃度處于10e17-10e18的范圍之內時，在70-100A的距離獲得10×暈圈載流子濃度的變化。載流子濃度變化的這種漸變率是通過擴展注入和源/漏注入的暈圈注入的補償的結果。為了改進短溝道的控制，就需要載流子濃度的更為急劇的變化，例如在30-40A范圍內提供載流子濃度的相同的10×的變化。此外，為了提高器件性能，可以降低低于源/漏的暈圈濃度以便降低源/漏結電容。較高的暈圈摻雜濃度提供較窄的耗盡區，而較窄的耗盡區提供較高的電容。
兩種截然不同的變化可來自開凹槽的柵。首先，可以采用較低能量的暈圈注入，這提供更小雜亂，獲得如圖1a中的對照曲線16和16｀所示的更陡峭的暈圈分布。曲線16是傳統的暈圈注入，而曲線16｀為通過采用此后將進一步地描述的本發明的開凹槽的柵提供的暈圈注入。曲線18是常規柵情況下和開凹槽的柵情況下的擴展注入分布。其次，在暈圈注入橫向遠離擴展注入邊緣的區域中，暈圈具有較高的凈摻雜濃度，如曲線17和17｀上的點B和B｀所示，這在該區域中提供一個較窄的耗盡區。此外由于較高的暈圈摻雜，存在一個更加突變的結，如圖1a、1b中的點A和A｀所示。更窄的耗盡區提供更好的Vt的短溝道控制。曲線17｀上的點A｀處的摻雜分布比在曲線17上的點A處的曲線更陡峭，提供用較短溝道控制溝道電勢的能力以至能夠關斷器件。
因為可采用較低的能量注入和較小擴散來形成開凹槽的柵的暈圈，所以曲線17｀上的點C｀處的暈圈摻雜分布比在曲線17上的點C處的分布更陡。這就提供了暈圈的較小雜亂和較小的分散，能夠更好地控制較短的溝道長度的線性Vt。如圖2a、2b和2c所示，暈圈注入的更陡的分布C｀就在兩個暈圈合并之前使源和漏擴散位置更加彼此靠近。這就允許對較短溝道長度提供相同Vt控制。物理上，圖2a、2b、2c只在柵長度上不同。在圖2a中，傳統柵暈圈和開凹槽的柵暈圈具有鄰近源和漏的清晰的區域并在Vt控制上具有相同的效果。在圖2b中，開凹槽的柵暈圈繼續以便提供鄰近源和漏的清晰的暈圈，而傳統暈圈開始合并，提供不太良好控制的Vt。在圖2c中，傳統暈圈完全合并，而開凹槽的柵暈圈現在開始合并。因此，較短的溝道能用具有開凹槽的柵暈圈獲得良好Vt控制。
一種使暈圈注入與擴展注入分離的方法是在柵的邊緣處注入暈圈，然后沿柵的側壁提供隔離物，然后注入源/漏擴展。隔離物具有10-20nm的寬度，并提供暈圈注入和擴展注入之間的間隔。雖然這種方法確實提供了暈圈和源/漏擴展的所需的分離，但是它具有需要兩次采用NFET擴展阻擋掩模的缺點，在隔離物形成之前需要一次和在隔離物形成之后需要一次。它還需要嚴格控制隔離物的寬度以便保證可重復的暈圈和注入分離。本發明在這種方法上進行改進。
本發明的工藝提供通過具有倒置的T柵的傾斜注入暈圈并從更垂直的方向提供擴展注入用于使暈圈注入和擴展注入分離、更加突變的結和更好地控制暈圈載流子濃度。因此，本發明就能夠使暈圈注入和擴展注入彼此橫向移位而在注入之間不用任何掩蔽步驟。因此，只需提供一次擴展阻擋掩模來提供暈圈和擴展。通過首先在半導體晶片21上腐蝕T形柵20就可以用單一掩模實現注入的這種分離。(采用下面描述的步驟可以形成T形柵)。
如圖3a所示，T形柵20具有在柵介質24上的下部22，該下部22具有尺寸L1和邊緣23。T形柵20還具有在下部22上的上部26，該上部26具有尺寸L2和邊緣27。由此限定具有高度h和橫向延伸部u，其中u＝(L2-L1)/2的凹槽28。在形成T形柵20之后，當形成NFET 30時，提供擴展阻擋掩模(未示出)以便阻擋PFETS。
然后以通過以tan q＜h/u給定的角度q來注入p型暈圈32，其中h是凹槽的高度，u是凹槽的橫向延伸部。因此，通過T形柵20的下部22就限定了暈圈32。典型地，從所有的四個主要方向提供用于暈圈的傾斜注入以便提供用于不同取向的晶片上器件的注入。如圖3a所示，任何特殊器件都可以沿兩個方向在有源區中接收此注入。最后，以垂直于半導體晶片21的角度注入擴展擴散區34，由此通過柵20的較大的上部26的邊緣27就限定了擴展擴散區34。
因此，暈圈32的注入邊緣36從擴展34的注入邊緣38移位大約等于u的尺寸，其大約等于凹槽28的尺寸，并且在該注入步驟之間不用任何形成掩模步驟就完成兩種注入。因為通過柵20的不同邊緣23和27限定兩個擴散區32和34，所以不需要形成掩模步驟就能獲得這種分離，并且通過提供垂直注入和用倒置的T形柵20的傾斜注入就完成了這種分離。
在下一步驟中，如圖3b所示，在晶片21上的所有表面上共形地淀積絕緣材料的層46。絕緣材料46由材料例如二氧化硅或氮化硅形成。然后如圖3c所示，采用定向腐蝕形成側壁隔離物48。最后，還如圖3c所示，由隔離物48限定地注入源/漏50。或者，如圖3d所示，可以非共形地淀積絕緣材料46，以便在隔離物48的后面沿第一層56的凹槽側壁留下空氣隙49。已知淀積工藝例如等離子體增強化學氣相淀積(PECVD)是更加定向的淀積工藝，因此與垂直表面比較，在水平表面上淀積更厚的膜。如圖3e所示，采用定向腐蝕形成具有空氣隙49的側壁隔離物48。得到的空氣隙49具有大約1.0的介電常數，而二氧化硅側壁隔離物48具有大約3.5的介電常數。空氣隙49降低了側壁隔離物48的有效介電常數，因此有助于降低重疊電容。
雖然T形柵20允許在不增加分離的形成掩模步驟的情況下使暈圈和擴展注入分離，在此描述的工藝還提供很大的優點，允許制造具有次最小的尺寸長度的底部22，基本上提高了器件性能。此外，本發明的方法準許柵長度的這種收縮而不用增加線寬的容差。此外，T形柵提供大面積的頂部26，當底部22收縮時該頂部26就避免了不可接受的柵電阻的增加。因此，在沒有不可接受的負面效應的情況下可以基本上提高性能。
如圖4所示，通過在柵介質24上和在晶片21上的隔離(未示出)上淀積兩層結構54來形成T形柵20。兩層結構54包括例如鍺層56的第一層和例如多晶硅層58的第二層。從材料中選擇兩層為了可以與第二層58不同地氧化第一層56。接著，如圖5中所示，光刻構圖并腐蝕兩層結構54，其中腐蝕的鍺層56和多晶硅層58具有相等長度和寬度。長度或寬度可以是光刻系統可獲得的最小尺寸。
在隨后的步驟中，如圖6中所示，對兩層結構54進行化學反應步驟，例如在大約500-600℃下氧化。在此溫度下，如圖6中所示，在鍺層56的暴露邊緣上生長鍺氧化物60。在此溫度下將不會顯著地氧化多晶硅層58。生長鍺氧化物60以至消耗7-13nm(橫向長度u)的鍺層56。然后用水沖洗去除鍺氧化物60，如圖3a所示提供凹槽28。可以非常嚴格地控制氧化步驟以便提供可完全重復的消耗的鍺厚度，不用進一步腐蝕鍺或多晶硅就可以去除所有氧化物。因此該氧化和腐蝕工藝對去除鍺層56的量提供高水平的控制，并提供對鍺層56的長度或寬度上的嚴格容差。因此鍺層56具有小于多晶硅層58的大約14至大約26nm的尺寸。現在鍺層56具有小于采用的光刻系統的最小尺寸的大約10至大約50％的尺寸，而多晶硅層58保持最小尺寸。
在另一個實施例中，第一層56可以由鍺化合物GexSi1-x組成，其中x在大約0.5至大約1.0的范圍內。
還可以提供具有良好控制的其它化學反應步驟。例如，第一層56可以是多晶硅，第二層58可以是難熔金屬。沿兩個柵層56、58的側壁共形地淀積金屬薄層，例如鉑、鈦、鉭或鈷。然后加熱襯底，使得薄膜金屬與多晶硅層56反應以沿第一層56的側壁邊緣形成金屬硅化物。而難熔金屬的第二層58將不反應。然后，選擇性腐蝕硅化物而不影響第二層以形成凹槽28。
或者，可以采用多晶硅66的單個柵層用于柵20｀。圖7示出覆蓋柵多晶硅66的側壁70而淀積的薄金屬68。圖8示出對薄金屬68進行定向腐蝕以便去除沿水平表面和柵多晶硅層66的側壁70的頂部70a的金屬。如圖9所示，現在加熱襯底21，由此剩余金屬68｀與多晶硅66反應以便僅在沿由金屬68｀覆蓋的側壁70的較低部分70b形成金屬硅化物72。然后如圖10所示，去除此硅化物以形成凹槽28。在過氧化氫或熱硫/氫過氧化物(sulfuric/hydrogen peroxide)混合物中可以濕法腐蝕例如硅化鈷或硅化鈦的金屬硅化物72。
通過此工藝形成的T形柵20優于現有技術的柵。因為柵20的下部確定了其有效溝道長度，鍺層56的這種選擇性氧化和修整可比沒有用比先前的嘗試用更嚴格的控制進行修整而形成T形柵的器件提供更高性能的器件。可以采用更長的或更寬的頂部多晶硅層58以提供整個柵導體的更高導電率。
如果需要，柵導體疊層可以由鍺的下層和硅的上層組成，具有在該兩層中間的SiGe漸變層。這就提供最終的柵導體結構的錐形輪廓，而非在鍺膜和硅膜之間的銳變的非連續的輪廓。
可以提供其它導電材料用于第一層56和第二層58，其中對于氧化物的氧化和腐蝕存在選擇性。例如，可以采用例如鎢、鉭、鉬或鈦的難熔金屬或例如硅化鈦、硅化鈷或硅化鉑的硅化物作為第二層58。然后采用多晶硅作為第一層56。
在另一實施例中，第一層56可相對于第二層58被選擇性地腐蝕以提供T形柵20，省去氧化步驟。然而，這是期望比提供氧化和之后的刻蝕步驟提供少一些的工藝控制。
雖然在此結合它的修改已經詳細地描述并在附圖中說明了本發明的幾個實施例，很顯然，在不脫離本發明的范圍的情況下，能夠提供各種具有開凹槽的柵的FET的進一步修改。在上述說明書中沒有任何東西意在比所附權利要求書更窄地限制本發明。給出的實例意在只是說明性的而非排他性的。
權利要求
1.一種FET，包括具有頂部和底部的柵，該頂部具有大于該底部寬度的寬度；以及對于該底部自對準的擴散。
2.引用權利要求1的FET，其中所述擴散包括第一注入。
3.引用權利要求2的FET，其中所述第一注入包括暈圈注入。
4.引用權利要求2的FET，其中所述第一注入以對法線的一個角度對準以便提供對于所述底部自對準的所述注入。
5.引用權利要求1的FET，還包括由所述頂部限定的第二注入。
6.引用權利要求5的FET，其中所述第二注入包括擴展注入。
7.引用權利要求1的FET，還包括鄰接所述頂部的隔離物和由所述隔離物限定的第三注入。
8.引用權利要求7的FET，其中所述第三注入包括源/漏注入。
9.一種FET，包括柵，所述柵包括第一導電材料和不同于所述第一導電材料的第二導電材料，所述第二導電材料在所述第一導電材料上，其中所述第二導電材料延伸超過所述第一導電材料以提供T形柵。
10.權利要求9的FET，其中所述第一導電材料位于柵介質上，所述柵介質位于襯底上。
11.權利要求9或10的FET，其中所述第一導電材料具有小于光刻最小尺寸的尺寸。
12.權利要求9至11中任何一項的FET，其中所述第一導電材料包括第一半導體材料。
13.權利要求12的FET，其中所述第一半導體材料包括鍺。
14.權利要求12的FET，其中所述第一半導體材料包括鍺化合物GexSi1-x，其中x在大約0.5至大約1.0的范圍內。
15.權利要求9至11中任何一項的FET，其中所述第二導電材料包括多晶硅。
16.權利要求9至11中任何一項的FET，其中所述第一導電材料包括多晶硅。
17.權利要求16的FET，其中所述第二導電材料包括難熔金屬。
18.權利要求17的FET，其中所述第二導電材料包括鎢、鉭、鉬或鈦。
19.權利要求9至11中任何一項的FET，其中所述第二導電材料包括硅化物。
20.權利要求9至11中任何一項的FET，還包括沿所述第二導電材料側壁的隔離物。
21.權利要求20的FET，其中沿所述第一導電材料的凹槽側壁在所述隔離物后留有空氣隙。
22.一種制造半導體器件的方法，包括步驟提供由第一材料形成的襯底，所述襯底具有表面；在所述表面上形成柵介質；在所述柵介質上形成柵導體；化學反應鄰近所述柵介質的所述柵導體邊緣以便形成第一反應產物；以及相對于所述柵導體的剩余部分選擇性去除所述第一反應產物以便在所述柵導體中提供凹槽。
23.引用權利要求22的方法，其中形成柵導體的步驟包括第一柵層和第二柵層，其中所述第一柵層與所述柵介質接觸，所述第二柵層位于所述第一柵層上。
24.引用權利要求23的方法，其中化學反應所述第一柵層的邊緣的步驟形成所述第一反應產物。
25.引用權利要求24的方法，其中選擇性去除所述第一反應產物的步驟還包括相對于所述第一柵層的剩余部分和所述第二柵層去除所述第一反應產物以便在所述第一柵層中提供凹槽。
26.引用權利要求22的方法，還包括沿所述第二柵層的側壁提供隔離物。
27.引用權利要求26的方法，其中沿所述第一柵層的側壁在所述隔離物后留下空氣隙。
28.引用權利要求23至27中任何一項的方法，其中所述第一柵層包括鍺。
29.引用權利要求23至27中任何一項的方法，其中所述第一柵層包括鍺化合物GexSi1-x，其中x在大約0.5至大約1.0的范圍內。
30.引用權利要求23至27中任何一項的方法，其中所述第二柵層包括硅。
31.引用權利要求22的方法，其中在所述第一反應產物中包括氧化鍺或氧化鍺硅。
32.引用權利要求22的方法，其中所述第一柵層包括硅。
33.引用權利要求32的方法，其中所述第二柵層包括難熔金屬。
34.引用權利要求3 3的方法，其中所述第二柵層包括鎢、鉭或鈦。
35.引用權利要求33的方法，其中所述第二柵層包括硅化物。
36.引用權利要求22的方法，其中所述第一反應產物包括二氧化硅。
37.引用權利要求22的方法，其中所述第一反應產物包括硅化物。
38.引用權利要求22的方法，其中所述第二柵層包括硅化物。
39.引用權利要求38的方法，還包括沿所述柵導體的側壁提供金屬的步驟；并且凹陷腐蝕所述金屬。
40.引用權利要求39的方法，其中化學反應的步驟還包括步驟使所述柵導體與所述金屬反應以便沿鄰近所述柵介質的所述柵導體邊緣形成硅化物。
41.權利要求40的方法，其中選擇性去除所述第一反應產物的步驟還包括腐蝕去掉所述硅化物。
42.權利要求40的方法，其中沿鄰近所述柵介質的所述柵導體邊緣形成的所述硅化物是硅化鈷或硅化鈦。
43.權利要求42的方法，其中選擇性去除所述硅化鈷或所述硅化鈦的步驟包括采用過氧化氫混合物或熱硫/氫過氧化物混合物。
44.根據權利要求22的方法，其中形成所述柵導體的步驟包括在所述柵介質上形成鍺的第一層和硅的第二層，在第一層和第二層之間具有SiGe的漸變層。
45.根據權利要求44的方法，其中化學反應所述柵電極的邊緣的步驟形成所述具有鍺的第一反應產物。
46.根據權利要求45的方法，其中去除所述反應產物制造變窄的所述第一層并使在所述第一層和第二層之間的所述漸變層成錐形。
47.根據權利要求22的方法，包括第一摻雜劑注入步驟以便產生與在所述柵介質上的部分柵導體自對準的擴散。
48.根據權利要求47的方法，其中所述第一注入包括暈圈注入。
49.根據權利要求47或48的方法，其中所述第一注入以與所述柵介質的法線有一角度地對準以便提供對于所述部分自對準的所述注入。
50.根據權利要求47至49中任何一項的方法，還包括進行由所述柵導體的所述上部限定的第二注入。
51.根據權利要求50的方法，其中所述第二注入包括擴展注入。
52.根據權利要求51的方法，還包括形成鄰近所述上部的隔離物的步驟和進行由所述隔離物限定的第三注入的步驟。
53.根據權利要求52的方法，其中所述第三注入包括源/漏注入。
全文摘要
FET具有T形柵。FET具有自對準到T的底部的暈圈擴散和自對準到頂部的擴展擴散。暈圈由此與擴展注入分離，并且這提供顯著的優點。T形柵的頂部和底部可以由兩種不同的材料例如鍺和硅的層形成。一起構圖這兩層。然后選擇性地化學反應底層的暴露的邊緣并腐蝕掉反應產物以便提供凹槽。在另一個實施例中，柵由單一柵導體形成。沿側壁共形地淀積金屬，凹陷腐蝕以便暴露側壁的頂部，加熱以便沿底部形成硅化物。腐蝕硅化物來提供凹槽。
文檔編號H01L29/41GK1475031SQ01818890
公開日2004年2月11日 申請日期2001年11月13日 優先權日2000年11月15日
發明者吉川俊治, M·哈基, 匪, S·霍梅斯, 嚦, D·霍拉克, E·諾瓦克 申請人:國際商業機器公司