專利名稱：高速凹槽雙擴散金屬氧化物半導體的制作方法
技術領域：
本發明一般涉及MOSFET晶體管，尤其是涉及具有凹槽結構(trench structure)的雙擴散金屬氧化物半導體(DMOS)晶體管。
典型的分立DMOS電路包括并列制造的兩個或多個單獨的DMOS晶體管單元。單獨DMOS晶體管單元共用一個公共的漏區(襯底)，而他們的源區全部用金屬短接起來，它們的柵用多晶硅短接在一起。因此，盡管分立的DMOS電路是由更小的晶體管矩陣構成的，它表現出的行為卻好像是一個單個大晶體管。對于分立的DMOS電路而言，最理想的是當由柵打開晶體管矩陣時，使每單元區域的導電性最大。
在被稱作凹槽DMOS晶體管的一類特殊的DMOS晶體管中，溝道是垂直形成的，而柵則形成于源與漏之間延伸的凹槽內。沿薄氧化層排列并以多晶填充的凹槽允許較小的電流流過，因此提供較小的特定開啟電阻(on-resistance)。在U.S.Patent Nos.5,072,266，5,541,425，和5,866,931中公開了凹槽DMOS晶體管的例子。
凹槽DOMS晶體管經常遇到的一個問題是孔穿效應(punch-through)。在晶體管溝道已耗盡時發生的孔穿，典型地雪崩擊穿前以非破壞性的泄漏電流形式在出現。已經發現在晶體管密度較高，特別是密度高于18M/in3時，孔穿非常有害。盡管有多種原因導致孔穿，一類顯著的孔穿成因在凹槽柵的形成過程中出現。具體而言，當凹槽已經被刻蝕后，要進行去氧化步驟以平滑凹槽側壁，其后進行薄氧化層淀積。在去除氧化物和氧化物淀積步驟中，由于在處于高溫下進行的去氧化步驟中，摻雜物(典型地為硼)從硅中析出并進入氧化物，摻雜物浸出臨近的溝道(稱之為本體)。這種問題在更高的單元密度中更加加重，因為相對于由凹槽包圍的表面面積而言，溝道的相對寬度降低了。
當淀積多晶硅以填充凹槽時，也會加重穿孔效應，因為多晶硅中使用的摻雜物(典型為磷)能夠穿透柵進入本體，這將顯著降低溝道中載流子的濃度。當排列在凹槽的柵氧化厚度減少時，這個問題變得更為嚴重。
U.S.Patent No.5,702,266公開了用于制造凹槽DMOS晶體管的常規處理步驟。在該過程中，本體通道和源區先于凹槽之前形成。然而，如前所述，在凹槽的形成期間摻雜物會從本體中浸出，增加了孔穿效應。結果就必須增加凹槽和本體的深度以補償孔穿效應的增加。此外，因為在形成凹槽柵時采用的氧化步驟期間所引起的源區中的硅缺陷的原因，源區也可能在凹槽形成期間受到負面影響。
U.S.Patent No.5,468,982嘗試通過在刻蝕且填充凹槽柵后形成本體來減少孔穿效應。然而，這種措施并不很令人滿意，因為本體的形成需要涉及高溫下的(典型為1100-1150℃)擴散步驟。這樣的高溫使得填充凹槽的多晶硅中的摻雜物以更高速率穿透柵氧化物，因此使孔穿效應增加。
現有的凹槽DMOS存在的另一個問題是開關速度。產業上非常強調以更高的單元密度生產分立的DMOS電路。然而，當單元密度增加后，必須要縮小凹槽寬度以滿足設計需要，而較窄的凹槽寬度導致更高的柵電阻。因此，開關速度成為重要的考慮因素。
在高級的邏輯處理中，已使用了諸如WSi2和TiSi2的多晶硅化物(polycide)，和諸如W和TiW的耐熔金屬和合金以增加器件和IC電路的開關速度。然而，部分如下原因，即使用這些材料在理論上能夠達到的較高開關速度在事實上還未實現，在凹槽DMOS中使用多晶硅化物或合金金屬的技術并不常用。通過考察典型的已有技術的帶有雙層柵的凹槽DMOS能夠了解該原因。通過選擇CVD鎢制造柵。在這類凹槽DMOS中，本體和源在凹槽柵形成之前形成。這類晶體管至少有兩個缺點。首先，在隨后的諸如去氧化和柵氧化的氧化過程期間，很容易在源區形成硅缺陷。因為源區典型地為砷的重摻雜，這導致該區中柵氧化完整性很差。第二，因為在隨后的氧化過程中需要較深的本體(p-body)和凹槽以防止孔穿，這類晶體管具有較深的源接合深度。從而，器件有較高的寄生電容，減少了鎢/多柵帶來的益處。
因此，在本技術領域中需要一種凹槽DMOS及其制造方法，其中，凹槽DMOS具有低柵電阻和低電容，從而減少分布RC柵傳輸延遲，并提高用于高頻應用中的開關速度。在本技術領域中也需要一種制造凹槽DMOS的方法，其減少或消除了孔穿效應。正如下文所述，本發明滿足了這種和其他方面的需要。
一方面，本發明設計生產凹槽DMOS的方法，和用這種方法制造出來的凹槽DMOS。根據所述方法，源(可以是N+源)形成于柵氧化之后。這使得結合深度能夠控制在一個非常窄的范圍內(例如，0.2到0.5um)，這樣，通過使用較窄的本體和較窄的凹槽深度減小寄生電容而又不增加漏/源孔穿效應的危險。柵氧化之后形成的源的優點在于提高了柵氧化完整性，因為它去除了氧化過程所導致的源區中的硅缺陷(典型地為砷的重摻雜)。此外，因為在CVD多晶硅化物或合金淀積后，器件未暴露在任何高溫過程中，這種方法導致在多晶硅與多晶硅化物或耐熔金屬之間產生較小的應力或空隙形成(voidformation)。
另一方面，本發明涉及具有至少三層的柵結構的凹槽DMOS，和用于制造這樣的凹槽DMOS的方法。在柵結構中，第一層典型地暴露在柵氧化層之上，包括無摻雜的多晶硅，第二層包括摻雜的多晶硅，以及第三層包括從多晶硅化物和耐熔金屬構成的組中選擇出的材料。第一層用作緩沖區，在BPSG過程中，阻擋磷穿透柵氧化物，從而防止漏/源孔穿。
另一個方面，本發明涉及制造凹槽DMOS的方法和用這種方法制造的凹槽DMOS，其中，在凹槽形成期間阻止摻雜物從本體中浸出。根據本方法，通過使用圖形為凹槽的掩模，結合刻蝕過程，完成凹槽的形成。移去掩模之前，可用去氧化層使凹槽的側壁平滑。因為在移去掩模之前完成凹槽的形成，也因為掩模充當了摻雜物的蓋層(cap)或阻擋層(barrier)，基本上消除了摻雜物從本體中浸出，從而減少了孔穿。
又一方面，本發明涉及一種凹槽DMOS及其制造方法，其中柵層的一部分暴露在源區之上，使得其較源區來說離漏區更遠。這種構造具有更低的柵電阻(尤其是在淺凹槽器件中)，和更高的開關速度。
圖2A-2G為示意截面圖，說明形成根據本發明的DMOS晶體管加工過程的各步驟；圖3A-3B為示意截面圖，說明形成根據本發明的DMOS晶體管加工過程的各步驟；圖4A-4B為示意截面圖，說明形成根據本發明的DMOS晶體管加工過程的各步驟。
圖1示出根據本發明制造的凹槽DMOS結構1。該結構包括在其上生長有輕n-摻雜外延層5的n+襯底3。在摻雜的外延層上，提供了相反導電性的體區7。覆蓋在大部分體區上的摻雜外延層9作為源。外延層中放有六角形的凹槽11，敞開于結構的上表面。與每個晶體管單元相連的凹槽限定了在水平截面上的單元區域13也是六角形的。在單元區域中，體區上升到結構的上表面并在單元區頂層的水平截面圖中形成曝漏的圖形15。
圖1中所示的MOSFET的柵位于垂直方向的矩形凹槽中。這種結構常被稱為凹槽垂直DMOSFET。說它是“垂直”的因為漏接觸出現在襯底的下層或背面，還因為從源到漏的溝道電流是大致垂直的。這種結構使得與彎曲或彎折的電流路徑或與寄生效應結構相關的較高電阻最小。該器件還是雙擴散的(由前綴“D”標出)因為源區擴散到具有相反導電性的先前已擴散的一部分體區的頂部的外延物中。這種結構使用凹槽側壁區域通過柵來控制電流，并且具有與之相關的基本上垂直的電流。如前面提到，當需要流過給定的橫向硅區載流最大時，該器件尤其適合用作功率開關晶體管。
應當注意的是，晶體管單元13中作為基本晶體管的功能結構不需要為六角形，更通常地，可以是任何多邊形。然而，正矩形和正六角形最方便于布圖。可選地，晶體管單元可以具有是敞開的或具有條狀幾何圖形而非圖中所示的具有封閉單元的幾何圖形。在前面提到的對比文件中示出了不同的晶體管單元幾何圖形的例子。此外，應當注意到，圖1及其后的示圖中，僅僅示出了襯底，和與之相關的摻雜區和凹槽。為清晰起見，以及本領域技術人員熟知的緣故，未示出其它層，諸如覆蓋的絕緣層，柵結構和導電連線。
圖2A-2G示出本發明的方法的第一實施例，其可用于制造圖1中所示類型的DMOS器件。圖2A中，N摻雜的外延層21生長在常規的N+摻雜的襯底23上。對于30V的器件，外延層典型地為5.5微米厚。接著，在注入和擴散步驟，形成本體區25。因為本體注入是均勻地通過襯底的，所以不需要掩模。在40-60Kev下，以5.5×1013/cm3的劑量向本體區注入硼。
在圖2B中，通過用氧化物層覆蓋外延層的表面形成氧化層掩模，然后將其曝光并刻圖只留下掩模部分27。掩模部分27用于限定凹槽29的位置，利用活性離子刻蝕，通過掩模開口，將凹槽29干刻蝕至典型值為1.5到2.5微米深度。
圖2C中，掩模部分典型地被緩沖氧化物刻蝕或HF刻蝕移去。因為在已刻圖的凹槽掩模板之前完成凹槽的形成步驟，還因為已刻圖的凹槽掩模在凹槽形成期間作為蓋帽或緩沖之用，因此摻雜物不會浸出本體。通過阻止摻雜物從本體中浸出，本發明方法減小了孔穿效應。
在移去掩模部分后，在整個結構上淀積柵氧化層31，使得其覆蓋凹槽側壁和本體25的表面。柵氧化層31的典型厚度在500-800埃之間。
圖2D中，淀積柵氧化層后，淀積非摻雜多晶層35，接著淀積摻雜多晶層37，即，對多晶硅摻雜含磷氯化物或注入砷或磷以減小它的電阻，該電阻典型地在20歐姆內。在BPSG過程期間，非摻雜多晶硅層作為緩沖層以阻擋磷穿過柵氧化層，因此阻止漏/源孔穿。接下來，淀積諸如WSi2或TiSi2的多晶硅化物層39或諸如TiW或W的耐熔金屬層。
在圖2E中，非摻雜多晶、摻雜多晶和多晶硅化物層被刻蝕以暴露出在本體表面延伸的柵氧化層部分。接下來，使用光刻掩模工藝來形成刻圖掩模層41。刻圖掩模層限定了N源區43，在隨后使用砷或磷進行注入和擴散過程來形成該區域。例如，在80Kev下，向第一源區以典型值在8×1015到1.2×1016/cm3的范圍內的濃度注入砷。注入之后，砷被擴散到大約0.5微米的深度。形成N源區后，以常規方式移去掩模層以形成圖2F所示的結構，并且一個或多個P源區45被注入。
通過在結構上形成并刻圖BPSG層完成凹槽DMOS晶體管，以限定與柵極相連的BPSG區。通過接觸掩模和刻蝕過程刻圖BPSG，此后通過金屬掩模和刻蝕過程逐次淀積Ti/TiN層48和AL/Si/.Cu層50。同樣地，在襯底的下表面上形成漏接觸層。最后，使用焊盤掩模來限定含盤接觸點(pad contact)。
圖3A-3B示出本發明的第二實施例。在此實施例中，基本上按照圖2A-2D中示出的步驟形成凹槽DMOS。然而，在非摻雜多晶層53、摻雜多晶硅55和柵氧化物56上淀積多晶硅化物或耐熔金屬51后，多晶硅掩模57被置于凹槽59上，并且所形成的結構易于刻蝕以將非掩模多晶硅和多晶硅化物層移去。于是，以類似于圖2E-2G所示的方法完成制造凹槽DMOS，得到圖3B所示的器件。在已完成的器件中，柵層61置于源區63上，因此柵層61部分與漏的距離大于漏與源的距離。其結果是，這種安排具有較低的柵電阻(尤其在淺凹槽器件中)，因此可獲得較高的開關速度。
圖4A-4B示出本發明第三個實施例。在此實施例中，除了使用的摻雜多晶硅65厚得足以填充凹槽67外，以用于形成圖3A-3B中所示器件相類似的方式形成凹槽DMOS。如圖3A-3B所示器件中，在已完成的器件中至少柵層部分69置于源區71之上，因而至少漏與柵層的至少一部分間的距離大于漏與源之間的距離。這種結構，與圖3A-3B所示的配置一樣，，也具有較低的柵電阻(尤其在淺凹槽器件中)，和較高的開關速度。
根據本發明的方法，在柵氧化之后形成N源區，因此，根據典型地為900到950℃范圍的BPSG溫度循環過程，，結合深度可被控制在很淺的深度(例如，在0.2到0.5微米之內)。由于不發生漏/源的孔穿就可獲得較淺的本體和凹槽深度，因此寄生電容也減小了。此外，由于在CVD多晶硅化物或耐熔金屬積淀后沒有進行高溫過程，使得多晶硅與多晶硅化物或耐熔金屬之間的應力或虛形成較小。
本發明的不同實施例中，也可以通過分兩個步驟用多晶硅填充凹槽來減小孔穿。第一步，在柵氧化層上淀積非摻雜的多晶硅層以排齊(line)凹槽側壁。在淀積摻雜多晶硅層后得到非摻雜多晶硅層。典型地，摻雜多晶硅層的厚度大于非摻雜多晶硅層的厚度。例如，摻雜多晶硅層的厚度與非摻雜多晶硅層的厚度比可以是7∶1或更高，典型的總厚度約為8000埃.
更有利地，非摻雜多晶硅層可以用作禁止摻雜物穿過柵氧化層并進入本體的緩沖層，因此，進一步減少了孔穿。當在移去凹槽掩模之前形成凹槽時，可以使用這兩個步驟。可選地，兩層淀積過程可以利用其自身來減少孔穿。也就是，即使在形成凹槽之前就移去凹槽掩模，也可以用具有多晶硅的非摻雜和摻雜層填充凹槽。
盡管在此說明并介紹了不同的特定實施例，應當理解，在不背離本發明的精神或本質特征的情況下對本發明的修改和變更都被以上教導所覆蓋，并且落在所附如權利要求范圍內。例如，可以用本發明的方法來制造與在此介紹的導電性相反的各種半導體領域中的凹槽DMOS。
權利要求
1.一種形成凹槽DMOS的方法，包括步驟提供一種產品，其包括具有第一導電類型的襯底和具有第二導電類型的體區，所述產品具有延伸穿過所述體區和所述襯底的凹槽；在所述凹槽中淀積柵氧化層；在所述凹槽中形成柵，所述柵具有至少一層，該層包括選自多晶硅化物和耐熔金屬組成的組的材料；和在所述體區中形成源區；其中，所述源區形成于柵氧化層淀積之后。
2.如權利要求1所述的方法，其中所述柵包括含有非摻雜多晶硅的第一層，含有摻雜多晶硅的第二層，和含有選自多晶硅化物和耐熔金屬組成的組中的材料的第三層。
3.如權利要求2所述的方法，其中所述第一層與所述柵氧化層相鄰。
4.如權利要求1所述的方法，其中所述柵具有至少一層，該層含有耐熔金屬。
5.如權利要求4所述的方法，其中所述耐熔金屬選自由W和TiW組成的組。
6.如權利要求1所述的方法，其中所述柵具有包含合金的至少一層
7.如權利要求6所述的方法，其中所述多晶硅化物選自由WSi2和TiSi2組成的組。
8.如權利要求1所述的方法，其中，所述凹槽通過提供限定至少一個凹槽的掩模層形成，并形成由所述掩模層限定的凹槽。
9.如權利要求8所述的方法，其中，在形成所述凹槽之前，將所述掩模層置于所述體區之上。
10.如權利要求8所述的方法，其中，在形成所述凹槽之后，所述掩模被移去。
11.如權利要求1所述的方法，其中所述體區為本體.
12.如權利要求1所述的方法，其中，通過向襯底注入和擴散摻雜物形成所述體區。
13.如權利要1所述的方法，其中所述體區置于所述襯底上。
14.如權利要求1所述的方法，其中所述源區是具有所述第一導電類型的源區。
15.如權利要求14所述的方法，進一步包括形成具有第三導電類型的源區的步驟。
16.如權利要求15所述的方法，其中所述第一導電類型為N+，第三導電類型為P+。
17.如權利要求1所述的方法，其中所述源區為N+源區。
18.如權利要求1所述的方法，其中所述源區與所述凹槽相鄰。
19.如權利要求1所述的方法，其中，以小于0.5um的結合深度形成所述源區。
20.如權利要求1所述的方法，其中以范圍在0.2到0.5um的結合深度形成所述源區。
21.如權利要求1所述的方法，，進一步包括步驟在所述凹槽上形成刻圖的BPSG層。
22.如權利要求21所述的方法，，其中，以溫度循環范圍在900到950℃在所述凹槽之上形成所述刻圖BPSG層。
23.如權利要求19制造的凹槽DMOS,所述凹槽DMOS包括多個柵極，其中每個所述柵極具有與之相連的BPSG區。，
24.如權利要求1制造的DMOS.。
25.如權利要求24所述的DMOS，進一步包含漏區，其中所述柵的至少一部分與所述漏區之間的距離大于所述源區與所述漏區的距離。
26.如權利要求1所述的方法，其中所述在凹槽中形成柵的步驟包括步驟用多晶硅填充所述凹槽，和在多晶硅上淀積包括選自多晶硅化物和耐熔金屬組成的組的材料的一層。
27.一種用于制造凹槽DMOS的方法，包括以下步驟提供具有第一導電類型的襯底；在所述襯底上形成體區，所述體區具有第二導電類型；形成限定至少一個凹槽的掩模層；形成由所述掩模層限定的所述凹槽，所述凹槽延伸經過所述體區和襯底；在所述凹槽中形成柵，所述柵包括含有非摻雜多晶硅的第一層，含有摻雜多晶硅的第二層，和含有選自多晶硅化物和耐熔金屬組成的組的材料的第三層；以及在臨近所述凹槽的體區中形成第一導電類型的第一源區。
28.如權利要求27所述的方法，進一步包括步驟形成與所述第一源區相鄰的具有第三導電類型的第二源區。
29.如權利要求28所述的方法，其中，所述第一源區為n+源，而所述第二源區為p+源。
30.如權利要求27所述的方法，其中在所述柵形成之前，用絕緣層覆蓋所述凹槽。
31.如權利要求30所述的方法，其中所述絕緣層為柵氧化層。
32.一種凹槽DMOS，包括具有第一導電類型的襯底；具有第二導電類型的體區；延伸經過所述體區和所述襯底的凹槽；置于所述凹槽中的柵；置于所述體區中的源區；和漏區；其中，所述柵的至少一部分與所述漏區之間的距離大于所述源區與所述漏區的距離。
33.如權利要求32所述的凹槽DMOS，其中，所述襯底具有基本平坦的大部分表面，其軸與所述大部分平面垂直。
34.如權利要求32所述的凹槽DMOS，進一步包括置于所述柵和所述凹槽表面之間的柵氧化層。
35.如權利要求32所述的凹槽DMOS，其中，所述柵包括含有非摻雜多晶硅的第一層，含有摻雜多晶硅的第二層，和含有選自多晶硅化物和耐熔金屬組成的組的材料的第三層。
36.如權利要求35所述的凹槽DMOS，其中，所述第一層與所述氧化層層相鄰。
37.如權利要求32所述的DMOS，其中，所述柵具有包括耐熔金屬的至少一層。
38.如權利要求37所述的DMOS，其中所述耐熔金屬選自由W和TiW組成的組。
39.如權利要求32所述的凹槽DMOS，其中，所述柵具有包括多晶硅化物的至少一層。
40.如權利要求39所述的凹槽DMOS，其中，所述多晶硅化物選自由WSi2和TiSi2組成的組。
41.如權利要求32所述的凹槽DMOS，其中所述體區為本體..
42.如權利要求32所述的凹槽DMOS，其中所述體區置于所述襯底之上。
43.如權利要求32凹槽的DMOS，其中，所述源區為所述具有第一導電類型的源區。
44.如權利要求32的凹槽DMOS，進一步包括具有第三導電類型的源區。
45.如權利要求44的凹槽DMOS，其中所述第一導電類型為N+，所述第三導電類型為P+.
46.如權利要求32的凹槽DMOS，其中，所述源區為N+源區。
47.如權利要求32的凹槽DMOS，其中，所述源區與所述凹槽相鄰。
48.如權利要求32的凹槽DMOS，其中，所述源區具有小于0.5um的結合深度。
49.如權利要求32的凹槽DMOS，其中，所述源區具有范圍在0.2到0.5微米的結合深度。
50.如權利要求32的凹槽DMOS，進一步包括置于所述凹槽上的刻圖BPSG層。
51.用于形成凹槽DMOS晶體管單元的方法，包括步驟提供一種產品，包括具有第一導電類型的襯底和具有第二導電類型的體區，所述產品具有延伸穿過所述體區和所述襯底的凹槽；形成覆蓋在所述凹槽和所述體區的柵，所述柵具有至少一層，該層包括選自多晶硅化物和耐熔金屬組成的組的材料；在所述凹槽上放置掩模；去除所述柵的未掩模部分；和在所述體區中形成第一源區。
52.如權利要求51的方法，其中，在形成所述柵之前，用一于絕緣層排列所述柵凹槽和體區。
53.如權利要求51的方法，其中所述第一源區具有第一導電類型。
54.如權利要求51的方法，其中第一源區于所述凹槽相鄰。
55.如權利要求51的方法，進一步包括步驟形成具有第三導電類型的第二源區。
56.如權利要求51的方法，其中，所述第一源區為N+源區。
57.如權利要求55的方法，其中所述第一導源區為N+源區，第二源區為P+源區.。
58.如權利要求51的方法，其中形成所述柵的步驟包括用多晶硅填充所述凹槽，和在多晶硅層上淀積包括選自多晶硅化物和耐熔金屬組成的組的材料的一層。
59.如權利要求51的方法，其中，所述柵包含至少一層，該層選自多晶硅化物和耐熔金屬組成的組的材料。
全文摘要
提供了一種凹槽柵DMOS(1)和相應制造方法,其中柵極材料包括硅化物或耐熔金屬層(39)。BPSG層可以形成于柵極結構之上。而且,柵極的一部分(61)可以置于源區(63)之上。
文檔編號H01L29/45GK1423840SQ01805809
公開日2003年6月11日 申請日期2001年2月15日 優先權日2000年2月29日
發明者石甫淵, 蘇根政 申請人:通用半導體公司