專利名稱：在單面上帶塊形連接的垂直導電倒裝芯片式器件的制作方法
背景技術：
本發明涉及半導體器件封裝和制作這種封裝的方法，更特別地涉及到芯片級的封裝及其生產方法。
已知半導體器件封裝用于裝套和保護半導體管芯以及提供至管芯電極輸出連接。通常，半導體管芯從很大的母片切割而成，其中，管芯擴散和金屬化處理在傳統的晶片處理設備中進行。這樣的管芯可以是二級管、場效應管、可控硅整流器之類。管芯易碎，必須保護管芯表面不受外界環境的損害。此外，合宜的導線必須連接到管芯電極上用于電路中管芯的連接。
通常，這樣的管芯通過切片從晶片分割而得，管芯的底部安裝于具有接收對應管芯的套片部分的電路板的一部分并與之連接。管芯的頂部電極隨后通常用導線與電路板的其它部分連接，電路板隨后用于外部連接。這樣的導線連接是精密的且減慢了安裝進程。它們還提供了相當高的電阻和電感。
希望在許多場合中，封裝的半導體器件可從封裝的一邊安裝，使完成電路板上迅速而可靠的安裝，同時提供低電阻連接。
發明內容
本方面提供了新穎的半導體管芯封裝，包含安裝在電路板或其它使用芯片一個表面的電子接口上的“倒裝芯片式”。特別地，封裝有連接，舉例來說，與封裝同邊的柵極連接、源極連接和漏極連接(對于MOSFET)，并且可通過在分別與電路板上的外部柵極、源極和漏極連接相連的芯片表面形成焊球來安裝。
與芯片的源極連接通過芯片源極上的焊球來完成，焊球被固定，這樣依賴它們將與電路板上適當的源極電子連接相連。封裝被這樣構造，使得漏極在同一表面上。
在一實施例中，有源結在載流子濃度(例如，P-)相對較低的層中，該層在源極之下但卻在具有相對較高的相同類型載流子(比如，P+)濃度的基片之上。在與源電極分離的區域的相同表面上固定著至少一個漏極。擴散區或“散熱片”穿過相對基片載流子濃度較低的層，從頂部漏極延伸并在頂部漏極之下。擴散區與基片具有相同的載流子濃度和載流子類型(比如，P+)。由此，建立了一條電子通道，從源極開始，穿過有源元件到達基片，再穿過擴散區到達頂部漏極。
正如所提到的，漏極與源極和柵極在同一表面，并由此可使用對應適當的外部漏極連接的位置的焊球安裝至電路板。
在另一實施例中，代替在漏極連接之下使用擴散區，載流子濃度相對較低的層可被蝕刻至基片并用漏極填充。這可在——比如，垂直導電溝道型器件的——溝道蝕刻步驟的同時完成。
在本方面的還有一個實施例中，在公用芯片中形成了兩個垂直導電MOSFET器件，它們的源極區橫向叉指排列而公用一個漏極基片。這種結構形成了固有雙向開關。所有的連接提供在頂面，連接球可沿著繞矩形芯片對角線呈對稱的直行分布，以簡化對電路板支持的連接。芯片的底部可具有在具有共有漏極的鄰近器件之間提供低電阻電流通路的厚金屬層。在芯片用其相對印刷電路板的頂面安裝時，它還能夠提高導熱性。
本方面的其它特征和優點將從以下參考附圖的本發明描述中變得更為明顯。
圖1是本發明第一實施例的透視圖。
圖2是連接塊形成前圖1器件的金屬化圖案的俯視圖。
圖3顯示了在焊塊形成后圖2的晶片。
圖4是通過對應圖2中線4-4截面區域的小區域展示的圖2的橫截面，并在圖中顯示了源極和漏極頂部的金屬化。
圖5是顯示圖1和圖3接觸球的尺寸和間距的布置圖。
圖6是圖2沿橫截線6-6和柵極總線的橫截面。
圖7顯示了使用P+散熱片擴散使得將漏極金屬的頂部連接與P+基片連接。
圖8顯示了制造圖4頂面的漏極至P+基片的連接的修改的連接結構。
圖9是本發明另一個實施例金屬化頂面的俯視圖。
圖10顯示了圖9在適當位置帶成行的接觸球。
圖11是圖9取代圖4溝道結構的平面連接圖案的橫截面。
圖12是本發明的還有一個實施例的橫截面，與圖4的相同但在共有的芯片上使用了兩個MOSFET，產生了雙向導電器件，并且還是圖14沿著圖中的截面線12-12的橫截面。
圖13是圖12器件的電路的圖解。
圖14是諸如圖12和圖13之類器件的俯視圖。
圖15是圖14器件的正視圖。
圖16至圖19顯示了圖14器件的進一步變化。
具體實施例方式
的詳細描述圖1至圖6顯示了本發明的第一實施例，它以倒裝芯片式功率MOSFET為形式，該功率MOSFET在平面內具有所有的電極并具有連接塊使能夠連接至線跡或其它諸如印刷電路板之類的支持結構的導電體。描述的器件可以是任何類型的器件，諸如P/N或肖特基二極管、IGBT、可控硅整流器、具有多個元件的集成電路之類。此外，顯示了圖1至圖6作為P溝道器件的器件。可改變導電類型制成N溝道器件。另外，顯示了圖1至圖6作為溝道型器件的器件，但它可以是平面網格或帶形結構以及以后將描述的。
準備安裝的完整的器件在圖1中顯示，并由具有上層源極金屬化層31(通常為2um到8um厚的鋁)、漏極金屬化層32和柵極金屬焊盤33(圖2)和柵極母線34組成。
管芯如圖2和圖3所示的，以晶片的形式加工。連接球在圖1、3和4所示的晶片上形成，源極連接球40在源極金屬層31上形成，漏極連接球41和42在漏極連接金屬化層32上形成，柵極連接球43在柵極焊盤金屬化33上形成。晶片內的管芯隨后被切成單個，在電路板或類似裝置上制成組件。
圖4和圖6顯示了圖1和圖3器件的溝道型功率MOSFET的幾何機構。從而，對于P溝道器件，使用了P+硅基片50，而對于低濃度P型，在P+硅基片50的頂上外延地形成了結接納層51。隨后形成了N型基極或溝道擴散層52(圖4和圖5)。
此后，使用傳統的技術，在分離的臺式區域形成了多個平行溝道60和61(圖4)或一列交叉的溝道。隨后，在溝道60到64中的每一個溝道的壁上形成了諸如二氧化硅之類的絕緣薄層，分別如柵極絕緣層70到74所示。隨后將導電多晶硅柵極75淀積入每一個溝道以及柵極氧化層的上方，接著再將其蝕刻去，只在溝道和柵極母線還有焊盤區域內留下多晶硅。在那以后，TEOS層80沉淀并形成了圖案，在溝道60和61內多晶硅75頂部的上方留下了絕緣蓋76和77(可能為TEOS)(圖4)。
在N擴散層52的頂部中形成P+源極擴散層53，并且該層被蝕刻穿過層52和53。接著，連接口81和82(圖4)穿過P+源極層53被蝕刻入溝道層52，而在開口81和82底部內形成了N+連接擴散層。隨后，水平地蝕刻電介質材料，以暴露管芯表面上源極區域的部分，便于連接。接下來，用鋁連接P+源極區53和N型溝道區52，在器件表面的頂部沉淀連續的鋁層。該鋁層通過蝕刻分離成源極連接31、漏極連接32和柵極墊片33。
圖5顯示了連接球40和41新穎的構造。這些焊球通過已知的加工方法形成，該方法應用了鎳-金電鍍，隨后使用了焊料的模板印刷以及流動焊料以形成球體。由此，焊球或焊塊中心距離為0.8mm，為寬于傳統使用的間距。通過使用0.8mm或更大的間距，本發明的倒裝芯片式結構可模仿傳統的芯片級封裝對使用傳統的表面安裝技術的帶傳統線跡的電路板的應用和附加裝置。焊球40和41用傳統上的聲熱方法焊接至表面上，但具有的直徑大于那些先前使用的，比如，同標準的150u相比的200u或更大的直徑。通過使用較大的直徑，提高了導熱性并改進了熱失效電阻。
在圖4中，顯示了作為連接P+基片50向上延伸的部分的漏極金屬32。這是略圖，在實際應用中，從表面漏極32到P+基片50的連接如圖7和圖8所制造。因而，在圖7中應用了P+“散熱片”擴散層90以制造連接。在圖8中，在制作有效面積的溝道蝕刻過程中，形成了溝道91，并且該溝道用金屬或導電多晶硅92填充。
圖1至圖8器件的操作對于那些普通的技術人員將是明顯的。于是，打開器件電源，隨著施加于源極31和漏極32之上合適的電壓，柵極電壓對柵極75的施加將引起鄰近于柵極氧化層70至74的N型硅轉化為P型，從而完成了從源極31穿過源極區53和轉化區到達P區域51和P+基片50，隨后水平穿過P+基片50向上(穿過區域90或92)到達漏極31的電路。
圖1至圖8的新穎的器件帶來了為安裝至最小作準備的器件的尺寸；即，管芯的尺寸。使用垂直構造的單元溝道工藝管芯本身具有極低的RDSON。例如，設計能夠應用每英寸超過110×106個單元。然而，不像標準的溝道FET設計，漏極連接被安裝于管芯的前方或頂部。不需要后磨管芯底面或在管芯底面上沉淀金屬。通過不后磨，較厚的P+基片允許較低的水平電阻至漏極電流的流動。較佳地，管芯底面可以粗糙且未磨光的以提高其表面積從而有助于除去芯片上的熱量。
在金屬化后，沉淀氮化硅(或其它電解質)鈍化層。氮化硅鈍化層形成圖案，每個管芯上留下4個(間距，比如為0.8mm)開口。管芯尺寸通常可約為0.060英寸×0.060英寸。較大尺寸0.123英寸×0.023英寸的器件也是典型的。硅被如此設計以提供以4.5伏Vgs帶46.8ohm-mm2的R*A的20伏P溝道器件。
當在基片50的底面上不需要金屬層時，使用諸如電流導電體的金屬層或制作對散熱片的熱連接是有用的。
也可使用其它具有較高電流容量的較大量焊球的表面幾何結構。因此，如圖9和圖10所示的，可設計較大的管芯100，使得頂面提供一個源極101、兩個與管芯100的相對邊緣鄰接的加寬的漏極102和103以及一個帶流道或母線105和106的柵極焊盤104。如圖10所示的，每個漏極102和103接納5個以相應行排列的焊球，而源極101接納8個同樣以平行行排列的焊球。單一的焊球同柵極焊盤104相連。通過對準各自平行行排列焊球，接收器件的印刷電路板上相應的導電線跡可被設計成簡單的直線。
圖11顯示了圖9器件是怎樣用平面技術并作為N溝道器件來執行的。因此，在圖11中，管芯100用N+基片110、N型外延(epi)層111和隔開的多邊形P溝道擴散層112、113和114形成。112、113和114中的每一個擴散層分別接納N+源極擴散層115、116和117以及P+連接擴散層118、119和120。合適的包括多晶硅柵極乳膠121的柵極結構覆蓋在傳統的柵極氧化物之上并且被絕緣層122覆蓋，從而同以平常方式連接源極區和溝道區的覆蓋的源極101的柵極乳膠絕緣。N+散熱片提供從N+基片到漏極103的導電通道。
同樣可能的是，利用兩系列連接的MOSFET可集合成單一的芯片這樣的雙向導電特性來制作管芯。因此，如圖12所示，管芯能以圖1至圖8P溝道的溝道實施方式形成。從而，使用在圖1至圖8中使用的數字，圖12的雙向管芯130在單一的管芯上合成了兩個這樣的器件。這兩個器件以圖4的數字來識別，分別后跟“A”和“B”但具有共有的基片50。還將提供每一個都具有圖5和圖6結構的兩個相應的柵極結構。還顯示了基片的金屬化層131。
在圖13中顯示了雙向器件的電路圖，該電路圖由分別具有源極端子S1和S2、分別具有柵極端子G1和G2以及共有的漏極50和131的兩個MOSFET140和141組成，從而形成雙向的導通電路。MOSFET140和141是分別帶體二極管(圖13中未顯示)的垂直導電的器件，當另一個MOSFET合上電源時，該體二極管導通。
圖14和圖15顯示了圖12的芯片或管芯130的俯視圖。芯片130可具有底部導電的漏極131(圖15)，而且還將具有相應的可分別具有相應的柵極滑道或母線142和143的柵球極G1和G2。漏極131可以是低電阻的厚金屬層(同傳統的源極厚度相比)。如果P+基片50具有足夠高的導電性，可除去底部導電體131，但若作為散熱片它仍然有用。
如圖14所示，每個FET 140和141的源極具有兩個或更多的電極塊S1和S2。S1塊和G1塊之間的距離同S2塊和G2塊之間的距離是相等的。
根據本發明的進一步特征，芯片或管芯130的高度大于其寬度。因此，它是一個非方形的、拉長的矩形。此外，管芯塊S1、S2、G1和G2繞著管芯130的對角線，如圖14中點線對角線150所示，對稱分布。因此，源極和漏極將在同一位置跟芯片上/下的方向無關。由于管芯具有旋轉的對稱，不需要引線標志，且簡單的模式識別設備能夠在附加到表面的過程中檢測到管芯的方向或方位。
如前面所指出的，并根據本發明，源極球S1處于同源極球S2相隔或平行的線或行之中。
圖16、圖17、圖18和圖19顯示了圖13、圖14和圖15中FET1(FET140)和FET2(FET141)的可供選擇的布局，其中，相同的數字識別相同的部分。圖16至圖19的硅管芯可具有大約0.120英寸×0.120英寸的面積。注意的是，在每種情況下，源極球S1和S2均在相應的垂直和平行的行中，使容易通過印刷電路板上的直金屬帶或直金屬線使用用于平行連接的直導體。此外，要注意的是，FET140和141的源極在圖17、圖18和圖19中叉指排列，增加了它們連接的面積。圖19的布局特別有優勢，因為它將電流必須在基片中通過的距離最小化，同時保持兩個源極金屬塊被放置在一起。通過這種方法，基片和金屬的電阻都非常低，同時板級連接非常得容易。
雖然本發明已在其相關的特別實施例中進行了描述，對于那些技術熟練的工人來說，仍然有許多其它的變化、修改和其它用途將會變得明顯。因此，較佳地，本發明不受此處特定的揭示內容限制，而只受附加的權利要求的限制。
權利要求
1.一種倒裝芯片式半導體器件，其特征在于，包含具有平行的第一和第二主面的硅晶片；在所述晶片內的至少一個P區和至少一個N區，這兩個區在所述硅晶片內的PN結處相交；在所述第一主面上形成并彼此絕緣且分別同所述的P區和所述的N區連接的第一和第二共面的水平隔開和金屬化的區域；有意對所述的第二主面粗糙化以確定用于改進所述半導體器件的對流冷卻的延展面積。
2.一種倒裝芯片式半導體器件，其特征在于，包含具有平行的第一和第二主面的硅晶片；在所述晶片內的至少一個P區和至少一個N區，這兩個區在所述硅晶片內的PN結處相交；在所述第一主面上形成并與另一個主面絕緣且分別同所述的P區和所述的N區連接的第一和第二共面的水平隔開和金屬化的區域；以及延展在所述第二主面上的金屬化底層。
3.權利要求1的器件，其特征在于，包括在所述第一主面之上的第三金屬化層，該第三金屬化層與所述的第一和第二金屬化層共面，且同它們水平隔開；所述的第一、第二和第三金屬化層分別包含MOS門控器件的源極、漏極和柵極。
4.權利要求2的器件，其特征在于，包括在所述第一主面之上的第三金屬化層，該第三金屬化層與所述的第一和第二金屬化層共面，且同它們水平隔開；所述的第一、第二和第三金屬化層分別包含MOS門控器件的源極、漏極和柵極。
5.權利要求1的器件，其特征在于，還包括與每個所述的金屬化層連接的至少一個連接塊。
6.權利要求2的器件，其特征在于，還包括與每個所述的金屬化層連接的至少一個連接塊。
7.權利要求3的器件，其特征在于，還包括與每個所述的金屬化層連接的至少一個連接塊。
8.權利要求4導器件，其特征在于，還包括與每個所述的金屬化層連接的至少一個連接塊。
9.權利要求2的器件，其特征在于，所述的金屬化底層實質上比所有所述的第一和第二金屬化層都厚。
10.權利要求4的器件，其特征在于，所述的金屬化底層實質上比所有所述的第一和第二金屬化層都厚。
11.權利要求6的器件，其特征在于，所述的金屬化底層實質上比所有所述的第一和第二金屬化層都厚。
12.權利要求8的器件，其特征在于，所述的金屬化底層實質上比所有所述的第一和第二金屬化層都厚。
13.權利要求5的器件，其特征在于，多個連接塊與每個所述的第一和第二金屬化層連接；所述的多個連接塊同沿著第一直行排列的所述第一金屬化層連接；所述的多個連接塊同沿著第二直行排列的所述第二金屬化層連接。
14.權利要求13的器件，其特征在于，所述的第一和第二行彼此互相平行。
15.權利要求6的器件，其特征在于，多個連接塊同每一個所述的第一和第二金屬化層連接；所述的多個連接塊同所述的沿著第一直行排列的第一金屬化層連接；所述的多個連接塊同所述的沿著第二直行排列的第二金屬化層連接。
16.權利要求15的器件，其特征在于，所述的第一和第二行彼此互相平行。
17.權利要求13的器件，其特征在于，包括在所述第一主面之上的第三金屬化層，該第三金屬化層與所述的第一和第二金屬化層共面，且同它們水平隔開；所述的第一、第二和第三金屬化層分別包含MOS門控器件的源極、漏極和柵極。
18.權利要求14的器件，其特征在于，包括在所述第一主面之上的第三金屬化層，該第三金屬化層與所述的第一和第二金屬化層共面，且同它們水平隔開；所述的第一、第二和第三金屬化層分別包含MOS門控器件的源極、漏極和柵極。
19.一種倒裝芯片式半導體器件，其特征在于，包含具有平行的第一和第二主面的硅晶片；在所述晶片內的至少一個P區和至少一個N區，這兩個區在所述硅晶片內的PN結相交；在所述第一主面上形成并彼此絕緣且分別同所述的P區和所述的N區連接的第一和第二共面的水平隔開和金屬化的區域；多個連接于每一個所述第一和第二金屬化層的連接塊；多個連接于沿著第一直行排列的所述第一金屬化層的連接塊；所述的多個連接于沿著第二直行排列的所述第二金屬化層的連接塊。
20.權利要求19的器件，其特征在于，包括在所述第一主面之上的第三金屬化層，該第三金屬化層與所述的第一和第二金屬化層共面，且同它們水平隔開；所述的第一、第二和第三金屬化層分別包含MOS門控器件的源極、漏極和柵極。
21.權利要求19的器件，其特征在于，金屬化底層延展在所述的第二主面上。
22.權利要求19的器件，其特征在于，所述的金屬化底層實質上比所有所述的第一和第二金屬化層都要厚。
23.權利要求19的器件，其特征在于，所述的第一和第二行彼此互相平行。
24.權利要求19的器件，其特征在于，所述的硅晶片為具有由給定長度和給定寬度確定的面積的矩形晶片，所述長度大于所述寬度；所述的第一和第二行塊彼此互相平行且繞著穿過所述晶片的對角線對稱分布。
25.權利要求24的器件，其特征在于，包括在所述第一主面之上的第三金屬化層，該第三金屬化層與所述的第一和第二金屬化層共面，且同它們水平隔開；所述的第一、第二和第三金屬化層分別包含MOS門控器件的源極、漏極和柵極。
26.權利要求21的器件，其特征在于，所述的硅晶片為具有由給定長度和給定寬度確定的面積的矩形晶片，所述長度大于所述寬度；所述的第一和第二行塊彼此互相平行且繞著穿過所述晶片的對角線對稱分布。
27.權利要求19的器件，其特征在于，還包括延伸越過所述的第二主面的金屬化底層。
28.一種雙向導通的倒裝芯片式器件，其特征在于，包含具有第一和第二平行主面的硅晶片；在所述的硅晶片中形成的第一和第二水平分離的MOS門控器件；所述的第一和第二MOS門控器件，包含分別為形成于所述第一主面的第一和第二隔開的水平區域內的一個導電性的各第一和第二源極區，第二導電型的第一和第二溝道區分別接收所述的第一和第二源極區，共有漏極區分別接收所述的第一和第二溝道區并延伸至所述的第二主面，第一和第二柵極結構分別置于所述的第一主面上沉淀且可操作使之轉換成所述的第一和第二溝道區的相應部分以導通從所述的第一、第二源極區至相應的所述漏極區；置于所述的第一主面上并分別同所述的第一和第二源極區連接的第一和第二水平隔開的源極金屬化層；以及在所述第一主面上并分別同所述的第一和第二柵極結構連接的第一和第二水平隔開的柵極金屬化層。
29.權利要求28的器件，其特征在于，還包括連接于每一個所述的源極和柵極金屬化層的至少一個連接塊。
30.權利要求29的器件，其特征在于，包括相應的同每個所述的源極金屬化層連接的多個連接塊；每個所述的多個連接塊在相應的互相平行的間隔行中。
31.權利要求28的器件，其特征在于，所述的第一和第二源極區以互相水平叉指的關系放置。
32.權利要求30的器件，其特征在于，所述的第一和第二源極區以互相水平叉指的關系放置。
33.權利要求28的器件，其特征在于，還包括在所述第二主面之上的金屬層。
34.一種半導體器件，其特征在于，包含具有第一和第二平行表面的硅管芯；從所述第一表面延伸至所述管芯體內的一種導電類型的區域；在所述的由多個擴散至所述的一種導電類型區域內的另一種導電類型的擴散組成的器件內確定的連接模式；在與所述的多個第一擴散相接觸的所述第一表面之上形成的第一導通電極；在與所述的第一導通電極共面、水平隔開且絕緣的所述第一表面之上形成且與所述一種導電類型區域相接觸的第二導通電極；至少一個分別在每個所述的第一和第二導通電極上形成的焊球連接體；從所述第一導通電極至所述第二導通電極的電流通路，其具有基本垂直于所述第一表面的垂直元件。
35.權利要求34的器件，其特征在于，所述的器件包含功率MOS門控型器件；所述的第一和第二電極包含所述器件的主功率電極。
36.權利要求35的器件，其特征在于，所述器件包括在毗鄰于所述多個擴散的位置形成且可操作接通和關斷所述器件電源的多晶硅柵極結構，在所述第一表面之上形成且與所述第一和第二導通電極共面、水平隔開和絕緣并同所述多晶硅柵極結構連接的第三導通電極；連接于所述第三導通電極的焊球連接體；所有彼此共面的所述的焊球連接體。
37.權利要求36的器件，其特征在于，所述的器件為倒裝芯片式功率MOSFET。
38.權利要求34的器件，其特征在于，所述的一種導電類型為P型。
39.權利要求36的器件，其特征在于，所述的一種導電類型為P型。
40.權利要求34的器件，其特征在于，所述一種導電類型的區域包括外延形成的硅濃度相對較低的上層以及非外延形成的硅濃度較高的下層。
41.權利要求36的器件，其特征在于，所述一種導電類型的區域包括外延形成的硅濃度相對較低的上層以及非外延形成的硅濃度較高的下層。
42.權利要求40的器件，其特征在于，還包括從所述第二電極向所述區域的所述下層延伸且連接于所述第二電極的濃度相對較高的散熱片擴散。
43.權利要求41的器件，其特征在于，還包括從所述第二電極向所述區域的所述下層延伸且連接于所述第二電極的濃度相對較高的散熱片擴散。
44.權利要求40的器件，其特征在于，還包括從所述一種導電類型的區域的所述上層中延伸穿過的溝道以及至少在所述溝道的側壁上加襯的導電材料。
45.權利要求44的器件，其特征在于，所述器件包括在毗鄰于所述多個擴散的位置形成且可操作接通和關斷所述器件電源的多晶硅柵極結構，在所述第一表面之上形成且與所述第一和第二導通電極共面、水平隔開和絕緣并同所述多晶硅柵極結構連接的第三導通電極；連接于所述第三導通電極的焊球連接體；所有彼此共面的所述的焊球連接體。
46.權利要求43的器件，其特征在于，所述的器件為倒裝芯片式功率MOSFET。
47.權利要求45的器件，其特征在于，所述的器件為倒裝芯片式功率MOSFET。
48.權利要求46的器件，其特征在于，所述的一種導電類型為P型。
49.權利要求47的器件，其特征在于，所述的一種導電類型為P型。
50.權利要求36的器件，其特征在于，所述的第二表面被粗糙化以確定用于改進所述器件的冷卻的延伸面積。
51.權利要求36的器件，其特征在于，還包括固定于并延伸穿過所述第二表面的金屬層。
52.權利要求34的器件，其特征在于，所述的器件從由MOSFET、肖特基(Schottky)二級管、雙極晶體管和P/N二級管組成的組中挑選。
53.權利要求34的器件，其特征在于，所述的焊球被安排在大于約0.8mm的間距上并具有大于約200u的直徑。
54.權利要求52的器件，其特征在于，所述的焊球被安排在大于約0.8mm的間距上并具有大于約200u的直徑。
全文摘要
一種倒裝芯片式MOSFET結構具有垂直導電半導體管芯(30)，其中，管芯的下層同管芯頂部上的漏極(32)通過擴散散熱片或導通電極連接。源極(31)和柵極(33，34)也在管芯的上表面上形成，并且具有連接電路板的共面焊球(41，43，43)。結構具有芯片級封裝尺寸。當安裝管芯時轉換的管芯背面可粗糙化或可以金屬化以改進從管芯去除熱量。可并排地將幾個分離的MOSFET結合進管芯，以形成同具有焊球連接體的頂面上的源極和漏極分別連接的一系列MOSFET連接點。多個焊球連接體可為頂部電極提供并被設計在相應的平行行中。管芯可具有拉長矩形的形狀，焊球繞著矩形的對角線呈對稱地分布。
文檔編號H01L21/822GK1401141SQ01804908
公開日2003年3月5日 申請日期2001年2月9日 優先權日2000年2月10日
發明者D·M·金策, A·阿祖曼仰, T·薩蒙 申請人:國際整流器有限公司