專利名稱：單電子晶體管的制作方法
技術領域：
本實用新型屬于微電子器件和納米器件，特別涉及單電子晶體管。
傳統電子晶體管通過控制千萬以上的成群電子的集體運動來實現開關、振蕩和放大等功能；單電子晶體管則只要通過一個電子的行為就可實現特定的功能。隨著集成度的提高，功耗已成為微電子器件電路穩定性的制約因素。以單電子晶體管構成的元件可大大提高微電子的集成度，并可使功耗減小到10-5。
如
圖1所示，已知的單電子晶體管由源極1、漏極2、量子點(或庫侖島)3、兩隧穿節4和5，以及一調節庫侖島電子數的表面柵6組成。它的正常動作須兩個基本條件(1)源、漏極間的電阻大于量子電阻Rq＝h/e2≈26kΩ；(2)量子點的電容足夠小使得e2/2C＞＞kBT。其中C為量子點的電容，kB為玻爾茲曼常數，T為工作溫度。當量子點的有效直徑小于10納米時，單電子晶體管就能在室溫工作。
目前，單電子晶體管的量子點3的形成，都是通過大面積表面柵的負偏壓耗盡來實現。如圖2所示，它主要由導電材料層的表面層7、二維電子氣層8、襯底9，以及表面柵6構成，在表面柵6上加足夠大的負偏壓形成量子點3。這種表面柵單電子晶體管有以下不足(1)表面柵上的大負偏壓導致大的耗盡區，使量子點的幾何尺寸不能太小，否則晶體管將不導通。這種晶體管的量子點勢能分布平坦，耗盡寬度大，其量子點的幾何尺寸無法小到納米量級，因而它只能在極低溫下工作。(2)在量子點的勢能廓不陡峭和大面積的表面柵引起的勢壘下，總體雜質數目的增加，導致單電子晶體管的工作狀態不穩定。(3)量子點完全由表面柵來實現，從而限制了其應用并使它的集成成為不可能。
本實用新型的目的在于克服單電子晶體管只能工作在極低溫區、工作狀態不穩定等缺陷，提供一種單電子晶體管中的量子點并不完全由光刻掩膜尺寸定義，且尺寸可遠小于光刻所限制的極限，能在室溫下工作的，由一維波導及線條柵等組成的單電子晶體管。其工作溫度高、性能穩定、適于集成。
本實用新型的目的是這樣實現的在襯底10上的導電材料層18中有源極1和漏極2；在導電材料層18的源極1和漏極2處有槽11和槽12，槽11和槽12之間的臺面形成連接源極1和漏極2的一維波導17，其寬度為3-800納米；在一維波導17上沉積有隧穿勢壘線條柵13和14，隧穿勢壘線條柵13和14之間的一維波導為量子點3，在一維波導的量子點3處有邊線條柵15和16。
隧穿勢壘線條柵13和14上分別施加負偏壓，形成兩隧穿勢壘并將一維波導17分成3段，邊線條柵15或16用以調節、控制量子點3的靜電化學勢和其中的電子數。
在襯底上可進一步覆蓋下列材料制成的緩沖外延層1)Si、Ge或GeSi半導體元素材料，2)GaN、NAlGaAs、NInGaAs、NAlGaAs、NInAlGaAs、GaAs、AlGaAs、InGaAs或InAlGaAs半導體化合物，3)由硅、磷離子、氮離子、砷離子、氧離子或氟化硼離子等摻雜到Si、Ge、GeSi、GaN、NAlGaAs、NInGaAs、NInAlGaAs、GaAs、AlGaAs、InGaAs或InAlGaAs半導體材料中的復合材料，4)上述1)、2)和3)所述的晶格常數相近似且可任意組合的材料，5)氧化硅、氧化鋁、氮化硅或氧化鈦等絕緣材料。這些緩沖外延層可進一步提高導電材料層的質量。若緩沖外延層為非摻雜層，它可作為摻雜襯底與導電材料層的絕緣層，以阻止漏電電流的產生。緩沖外延層可和構成導電材料層的各種材料相同，但材料的組合不相同，結構也不相同。
所述的襯底可為1)半導體絕緣體上的硅(即SOI)；2)氧化物材料，如藍寶石Al2O3、氧化硅SiO2、氧化鎂MgO或鈦酸鍶SrTiO3等；3)玻璃、SiC、Ge、硅或在硅表面上有一層氧化物的單晶硅；4)摻雜的半導體材料或非摻雜的半導體材料，如非摻雜的半導體材料是GaAs、Cr-GaAs、Si或InP等；摻雜的半導體材料是N+-GaAs、N+-InP或N+-GaN等。
所述的導電材料包括1)Si、Ge或SiGe半導體元素材料，2)GaN、NAlGaAs、NInGaAs、NAlGaAs、NInAlGaAs、GaAs、AlGaAs、InGaAs或InAlGaAs半導體化合物，3)由硅、鎂、磷離子、氮離子、砷離子、氧離子或氟化硼離子等摻雜到Si、Ge、SiGe、GaN、NAlGaAs、NInGaAs、NInAlGaAs、GaAs、AlGaAs、InGaAs或InAlGaAs半導體材料中的復合材料。
所述的隧穿勢壘線條柵和邊線條柵包括Al、Au、W、Cr、Ti、Ni、Pt、Ge、Ta或Mo等金屬層以及它們之間的任意復合層。
本實用新型的單電子晶體管中的電子被限制在一維波導中運動，這一電子波導相當于光學上的Fabry-Parot cavity，因而這種單電子晶體管更易顯示位相相干等量子效應；由于這種單電子晶體管使用了線條柵，減小了表面柵面積，所以降低了隧穿勢壘區雜子存在的幾率，提高了器件工作的穩定性，同時利用線條柵代替大面積表面柵，也減弱了金屬柵對電子的屏蔽作用，并減小了量子點的電容，其量子點的尺寸可小達納米量級，從而大大提高了器件的工作溫度，使器件能在室溫下工作，滿足了單電子晶體管正常動作的兩個基本條件(1)源、漏極間的電阻大于量子電阻Rq＝h/e2≈26kΩ；(2)量子點的電容足夠小使得e2/2C＞＞kBT。
以下結合附圖及實施例對本實用新型進行詳細說明圖1已知單電子晶體管的原理示意圖。
圖2已知單電子晶體管結構及原理示意圖。
圖3本實用新型單電子晶體管的結構示意圖。
圖中標號1.源極2.漏極3.量子點4、5.隧穿節6.表面柵7.導電材料層的表面8.二維電子氣層9、10.襯底11、12.槽13、14.隧穿勢壘線條柵15、16.邊線條17.一維波導18.導電材料層實施例將所選用的Si-GaAs襯底反復清洗，清洗完再用H2SO4∶H2O2∶H2O＝5∶1∶1腐蝕液除去表面上的傷痕并使表面更平整。用去離子水沖洗，沖洗后撈出，吹干水分，將襯底傳入分子束外延生長室，燒掉Si-GaAs襯底上的氧化物，再在襯底上生長8000納米的GaAs緩沖外延層，在緩沖外延層上生長含有二維電子氣的導電材料層。
利用電子束光刻法制備“+”字形的套刻標記將已覆蓋導電材料層的襯底分別在三氯乙烯、丙酮、無水乙醇中，超聲清洗5分鐘，去掉導電材料層表面水汽，在導電材料層表面上覆蓋上160納米厚的電子束光刻膠PMMA，并在170℃烘烤60分鐘，用電子束光刻法制備左右對稱的兩“+”字標記；顯影、定影，用無水乙醇清洗并放進電子束蒸發室，當蒸發室的真空度達7×10-4Pa時，蒸發50納米鈦/300納米金，超聲剝離，留下的掩膜圖形中的Ti/Au為“+”字圖形的套刻標記。
利用套刻標記定位，采用常規光刻法制備用以制作臺面的掩膜，腐蝕帶有套刻標記的導電材料層，腐蝕掉導電材料層掩膜圖形中的部分，掩膜圖形外的導電材料層即為制作器件的臺面。
利用制備的套刻標記，通過光刻法制備用以制作源極1和漏極2的圖形AZ1400掩膜，在掩膜上沉積(Au0.88Ge0.12)0.92Ni0.8，經剝離等工藝去掉掩膜圖形外的(Au0.88Ge0.12)0.92Ni0.8，留下的掩膜圖形中的(Au0.88Ge0.12)0.92Ni0.8，清洗、退火，這時留下的掩膜圖形中的(Au0.88Ge0.12)0.92Ni0.8即為源極1和漏極2。
利用電子束光刻法直接在導電材料層18上制備用以制作一維波導17的PMMA圖形掩膜，用濕法腐蝕法挖槽11和12，其腐蝕液為H2SO4∶H2O2∶H2O＝6∶1∶30。挖去導電材料層18上沒有掩膜的部分，構成槽11和12，槽11和12導致導電材料層18中的連接源極1和漏極2的一維波導17的形成，其寬度為280納米，高度為60納米。
利用套刻標記定位，采用電子束光刻法在帶有源極1、漏極2和一維波導17的導電材料層18上制備用以制作線條柵的PMMA光刻膠圖形掩膜，在制備的光刻膠圖形掩膜上沉積13納米Ti/34納米Au膜，取出制作器件并放入溶劑中浸泡，經剝離等工藝去掉掩膜圖形外的Ti/Au膜，留下掩膜圖形中的線條柵13、14、15、16。
引線連接后，就制備出了本實用新型的單電子晶體管。
權利要求1.一種單電子晶體管，其特征在于在襯底(10)上的導電材料層(18)中有源極(1)和漏極(2)；在導電材料層(18)的源極(1)和漏極(2)處有槽(11)和槽(12)，槽(11)和槽(12)之間的臺面形成連接源極(1)和漏極(2)的一維波導(17)；在一維波導(17)上沉積有隧穿勢壘線條柵(13)和(14)，隧穿勢壘線條柵(13)和(14)之間的一維波導為量子點(3)，在一維波導的量子點(3)處有邊線條柵(15)和(16)。
2.如權利要求1所述的單電子晶體管，其特征在于所述的一維波導(17)的寬度為3-800納米。
3.如權利要求1所述的單電子晶體管，其特征在于所述的襯底(10)上進一步覆蓋有緩沖外延層。
4.如權利要求3所述的單電子晶體管，其特征在于所述的緩沖外延層是1)Si、Ge或GeSi半導體元素材料，2)GaN、NAlGaAs、NInGaAs、NAlGaAs、NInAlGaAs、GaAs、AlGaAs、InGaAs或InAlGaAs半導體化合物，3)由硅、磷離子、氮離子、砷離子、氧離子或氟化硼離子摻雜到Si、Ge、GeSi、GaN、NAlGaAs、NInGaAs、NInAlGaAs、GaAs、AlGaAs、InGaAs或InAlGaAs半導體材料中的復合材料，4)上述1)、2)和3)所述的晶格常數相近似且可任意組合的材料，5)氧化硅、氧化鋁、氮化硅或氧化鈦絕緣材料。
5.如權利要求1所述的單電子晶體管，其特征在于所述的襯底(10)是1)半導體絕緣體上的硅；2)氧化物材料；3)玻璃、SiC、Ge、硅或在硅表面上有一層氧化物的單晶硅；4)摻雜的半導體材料或非摻雜的半導體材料。
6.如權利要求5所述的單電子晶體管，其特征在于所述的氧化物材料是Al2O3、氧化硅、氧化鎂或鈦酸鍶。
7.如權利要求5所述的單電子晶體管，其特征在于所述的非摻雜的半導體材料是GaAs、Cr-GaAs、Si或InP；摻雜的半導體材料是N+-GaAs、N+-InP或N+-GaN。
8.如權利要求1所述的單電子晶體管，其特征在于所述的導電材料是1)Si、Ge或SiGe半導體元素材料，2)GaN、NAlGaAs、NInGaAs、NAlGaAs、NInAlGaAs、GaAs、AlGaAs、InGaAs或InAlGaAs半導體化合物，3)由硅、鎂、磷離子、氮離子、砷離子、氧離子或氟化硼離子摻雜到Si、Ge、SiGe、GaN、NAlGaAs、NInGaAs、NInAlGaAs、GaAs、AlGaAs、InGaAs或InAlGaAs半導體材料中的復合材料。
9.如權利要求l所述的單電子晶體管，其特征在于所述的隧穿勢壘線條柵和邊線條柵是Al、Au、W、Cr、Ti、Ni、Pt、Ge、Ta或Mo金屬層以及它們之間的任意復合層。
專利摘要本實用新型屬于微電子器件和納米器件,特別涉及單電子晶體管。在襯底上的導電材料層中有源極和漏極;在導電材料層的源極和漏極處有槽11和槽12,槽11和槽12之間的臺面形成連接源極和漏極的一維波導,其寬度為3—800納米;在一維波導上沉積有隧穿勢壘線條柵,兩隧穿勢壘線條柵之間的一維波導為量子點,在一維波導的量子點處有邊線條柵。本實用新型量子點的尺寸可達納米量級,能大大提高器件的工作溫度。
文檔編號H01L29/66GK2496134SQ01200510
公開日2002年6月19日 申請日期2001年1月15日 優先權日2001年1月15日
發明者王太宏 申請人:中國科學院物理研究所