專利名稱：集成電路測試基臺結構改進的制作方法
技術領域：
本發明涉及一種集成電路測試基臺結構改進，特別是指一種對于待測的集成電路元件檢測達成準確、快速，且可提升集成電路封裝良好率的結構。
又如圖4中B組構件，其中探針頭1003’與插腳1004’是藉彈簧1005’將其對應端面的凸部10031’、10041’套置后，令插腳1004’下端的下凸部10042’插置入機板體4的座孔40中，再以錫球溶焊接設。
再如圖4的C組構件所示，常見的偵測構件會依待測物2的底部是否有錫球，而作等效性構件的修正，其中C組構件中，是直接將彈簧1005”套置于插腳1004”的上凸部10041”后，將整組穿置于測試基座100的座孔1001，再將下凸部10042”插設于機板體4的座孔40內，如此，當待測物2的底部如果已有錫球時，則偵測構件即不需設探針頭，而若待測物2底部是以較平整狀焊設錫腳時，則需將偵測構件設成具有如前述A、B組構件的探針頭1003、1003’。
然而，前述的A、B偵測構件于檢測時，因探針頭1003、1003’的頭端具有相當的銳利度，雖其下方的彈簧1005、1005’的彈性可避免探針頭1003、1003’直接硬性接觸待測物2焊設的錫接(若是錫腳)表面，仍容易使錫球表面因銳度刺破錫球或錫腳表面，肇致集成電路元件于封裝時形成空焊、冷焊等降低良好率的現象，嚴重時甚至造成集成電路短路，這是其首要缺點。
依前述的常見集成電路檢測基臺構造，其中前述A、B、C組構件，因測試基座100為適應套置探針頭1003、1003’或彈簧1005、1005’、1005”與支架體1002或插腳1004、1004’、1004”等構件，其整體高度X(參閱圖5)至少有0.8至1.5厘米，當待測物2置放其上檢測時，因整體高度較大，待測物2的訊號導接至檢測儀器時易因外界干擾因素而產生雜訊、訊號衰減，或受電磁干擾，致測得待測物2的數值發生誤差，這是其另一缺點。
實現本發明上述目的而采取的技術方案如下所述該集成電路測試基臺結構改進主要是由一貫通設有多個座孔的測試基座、按對應數量設有的彈簧、錫腳等所組成，其中前述彈簧及錫球是依序套設入前述測試基座的座孔內，再于其下側方以錫焊接于機板體而形成錫腳，錫腳、彈簧、及錫球等構件與機板體的電路銅軌接設時可導通電源訊號，并封閉彈簧及錫球而不致脫落，藉彈簧的彈性使其上的錫球呈彈性狀接觸待測物底部錫焊點，此時即形成一可快速、準確、且提升集成電路封裝良好率的測試基臺構造。前述測試基座內的錫球，可依待測物底部錫腳為較平整面時而設置。前述測試基座內的錫球，可依待測物底部錫腳如為凸出球狀時而不設置。
由于彈簧的彈性使其上的錫球呈彈性狀接觸待測物底部錫焊點，且錫球表面光滑令封裝的待測物(即IC晶片或其他集成電路元件)于檢測時，其底部焊設的錫球或錫腳表面不致被刺破，避免受測后的集成電路在B.G.A.封裝模式(Ball Garry Array)生產時造成空焊、冷焊，從而提升其良好率，且不致造成集成電路封裝后產生短路現象。
前述測試基座因座孔內的錫球、彈簧等構造簡易，致測試基座的整體高度Y降低至僅約0.25-0.4厘米以下，當待測物置放其上檢測時，因整體高度較低，待測物(即集成電路元件)的訊號導接至檢測儀器時較不易因外界干擾因素而產生雜訊、訊號衰弱、或電磁干擾等現象，致測得待測物的數值誤差率降低。
其中前述錫球(或稱探針頭)可適應待測物底部是焊設較平整面的錫腳或凸出狀的錫球，而決定是否加設，如待測物底部是呈平整面的錫腳時，則彈簧上方可加設錫球，若底部為凸出狀的錫球面，則彈簧上方不需另設錫球，而是將彈簧先以錫腳焊設于機板體的對應處，再將測試基座的座孔對應彈簧位置后蓋設其上，即可完成一極佳的測試臺。
綜上所述，本發明的集成電路測試基臺結構改進，確實具有使用方便、且能改善常見刺破錫球表面造成集成電路封裝時出現空焊、冷焊、易產生雜訊、訊號衰弱、高頻時無法動作、易受電磁干擾而致良好率降低的功效，更不致產生短路壞損等現象，這樣就能快速、準確檢測集成電路元件。
其中
圖1是本發明一較佳具體實施例的使用狀態立體分解圖；圖2是本發明該較佳具體實施例的構造立體分解圖；圖3是本發明該較佳具體實施例的平面局部構造組裝剖面圖；圖4是常見集成電路檢測基臺的構造立體分解圖；和圖5是常見集成電路檢測基臺的平面局部構造組裝剖面圖。
圖中件號說明1、100——測試基座10、1001——座孔1002——支架體1003、1003’——探針頭11——錫球101、10011——縮小口12、1005——錫球 10041”——上凸部1004、1004’、1004”——插腳 10041、10031’——凸部10041”——上凸部 10042’、10042”——下凸部
13——錫腳2——待測物 3——壓板31——旋合槽 311——擴大孔4——機板體 40——座孔41——固定桿 410——擴大部42——連接排線圖1是本發明的一較佳具體實施例的使用狀態立體分解圖，同時參閱圖2，由圖中可看出，本發明主要是由一貫通設有多個座孔10的測試基座1、按對應數量設有的彈簧12、錫球11等所組成；當組裝時，將前述彈簧12及錫球11依序套設入測試基座1的座孔10內，再于其下側方以錫焊接于機板體(即電路板)而形成錫腳13，使錫腳13、彈簧12、及錫球11等構件與機板體4的電路銅軌接設時可導通電源訊號，并封閉彈簧12及錫球11使其不致脫落，藉彈簧12的彈性使其上的錫球11呈彈性狀，形成一集成電路測試基臺的構造。
其中，前述的錫球11可依待測物2的底部結構而決定設或不設，如待測物2底部是呈較平整面時，則彈簧12上方可設有錫球11，如待測物2底部呈凸出錫球狀時，則錫球11可省略不設，而僅將彈簧12先焊置于機板體4的座孔40后，再將測試基座1蓋設其上即可。
當使用時，請同時參閱圖1、圖2、圖3所示，令準備生產前的待測物2(即IC晶片或其他集成電路元件)置于測試基座1的上方，將壓板3的擴大孔311由具有擴大部410的固定桿41下插并壓設于待測物2上方，再將旋合槽31依一定方向旋轉后，即可快速將待測物2固設于測試基座1上，再將連接排線42連設于檢測儀器的連接頭，開啟檢測儀器后使待測物2的所有訊號輸導至檢測儀器時，即測得待測物2的所有數據。
又，當檢測時，因待測物2底部受測處所焊設的錫球表面接觸到具有圓滑面的錫球11(或稱探針頭)表面，該圓滑狀的球面不致破壞待測物2的錫球表面，當集成電路于B.G.A.封裝模式生產時不致出現空焊、冷焊等現象而降低良好率，更不會因錫球表面被刺破而致集成電路封裝后產生短路現象，且因測試基座1上的待測物2至機板體4間的距離縮短、致待測物2的集成電路元件受測時其訊號無雜訊產生或傳輸的訊號衰弱，并可降低檢測時受電磁干擾等現象，從而達成一具有準確、快速、提升集成電路封裝良好率等功效的基臺構造。
需說明的是，以上所述的僅為本發明的一較佳具體實施例，若依本發明的構思所作的改變或修飾，則均應落在本發明的保護范圍內。
權利要求
1.一種集成電路測試基臺結構改進，主要是由一貫通設有多個座孔(10)的測試基座(1)、按對應數量設有的彈簧(12)、錫腳(13)等所組成，其特征在于，前述彈簧(12)及錫球(11)是依序套設入前述測試基座(1)的座孔(10)內，再于其下側方以錫焊接于機板體(4)而形成錫腳(13)，錫腳(13)、彈簧(12)、及錫球(11)等構件與機板體(4)的電路銅軌接設時可導通電源訊號，并封閉彈簧(12)及錫球(11)而不致脫落，藉彈簧(12)的彈性使其上的錫球(11)呈彈性狀接觸待測物底部錫焊點，此時即形成一可快速、準確、且提升集成電路封裝良好率的測試基臺構造。
2.如權利要求1所述的集成電路測試基臺結構改進，其特征在于，前述測試基座(1)內的錫球(11)，可依待測物底部錫腳(13)為較平整面時而設置。
3.如權利要求1所述的集成電路測試基臺結構改進，其特征在于，前述測試基座(1)內的錫球(11)，可依待測物底部錫腳(13)如為凸出球狀時而不設置。
全文摘要
一種集成電路測試基臺結構改進，其主要是由一貫通設有多個座孔的測試基座、按對應數量設有的彈簧、錫球等所組成，其中前述彈簧及錫球是依序套設入測試基座的座孔內，再于其下側方以錫焊接于機板體而形成錫腳，錫腳、彈簧、及錫球等構件與機板體的電路銅軌接設時可導通電源訊號，并封閉彈簧及錫球而不脫落，藉彈簧的彈性使其上的錫球呈彈性接觸待測物底部錫點，此時即形成一可快速、準確、且提升集成電路封裝良好率的測試基臺構造。測試基座內的錫球是否設置視待測物底部錫腳的表面形狀而定。檢測封裝的待測物時，其底部焊設的錫球表面未被破壞，避免受測后的集成電路封裝生產時出現空焊、冷焊、短路等現象而降低良好率，且因測試基座上的受測物至機板體間的距離縮短，減少各種干擾，從而能降低測得待測物的數值誤差。
文檔編號H01L21/66GK1421911SQ0114006
公開日2003年6月4日 申請日期2001年11月23日 優先權日2001年11月23日
發明者蔡炳根 申請人:蔡炳根