專利名稱：非揮發性半導體存儲單元結構及其制作方法
技術領域：
本發明是有關于一種非揮發性(Non-volatile)半導體存儲單元結構及其制作方法，且特別是有關于一種閃存存儲單元(flash memorycell))結構及其制作方法。
請參照
圖1至圖3，其繪示為公知非揮發性半導體存儲單元的制作流程示意圖。首先請參照圖1，提供一基底100，于基底100中形成一深P阱102、一N阱104以及一信道摻雜區域106。其中，信道摻雜區域106為一P型摻雜，且信道摻雜區域106位于接近基底100表面處。信道摻雜區域106下方為N阱104，而N阱104下方則為深P阱102。
接著請參照圖2，于信道摻雜區域106上形成堆棧柵108。其中，堆棧柵108由一第一介電層108a、一浮柵108b、一第二介電層108c以及一控制柵108d所構成。
最后請參照圖3，在堆棧柵108制作完成之后，通過離子注入(ionimplant)以及熱驅入(drive in)的方式進行P阱114、源極112以及漏極110的制作。其中，源極112與漏極11O為摻質濃度較高的N型摻雜(n+)，源極112的分布可將信道層摻雜區域106截斷(localized)成多個區塊，而各個區塊上的二堆棧柵108共享一漏極110。此外，漏極110下方為P阱114。由于熱驅入的緣故，P阱114的分布會向堆棧柵108下方延伸，而與部分區域的信道層摻雜區域106重疊。
公知非揮發性半導體存儲單元的制作方法中，堆棧柵下方的P型摻雜區域會有均勻性(uniformity)不佳的問題。換句話說，信道層摻雜區域與P阱重疊的區域和信道層摻雜區域本身相較，摻質(dopant)濃度即有些差異。
此外，P阱分布的區域常會受到制作工藝熱預算(thermal budget)的影響，若P阱因熱驅入的緣故而進一步向源極方向延伸，則通過源極所截斷的區塊很有可能因P阱而彼此導通，進而影響存儲單元的可靠性(reliability)。
本發明的另一目的在提出一種非揮發性半導體存儲單元結構及其制作方法，可改善存儲單元的可靠性。
為達到本發明的上述目的，提出一種非揮發性半導體存儲單元結構，非揮發性半導體存儲單元結構構架于一基底上，基底由表面向下依序分布有一淺(shallow)第一型阱、一第二型阱以及一深(deep)第一型阱。在基底上配置有多堆棧柵，而在基底中具有多個源極與漏極，源極與漏極配置于兩堆棧柵之間。其中，源極的分布深度足以貫穿淺第一型阱并與第二型阱相連接，而漏極分布于接近淺第一型阱表面處，且源極與漏極皆為為第二型摻雜。
為達到本發明的上述目的，提出一種非揮發性半導體存儲單元的制作方法，提供一基底，于基底中形成一淺第一型阱、一第二型阱以及一深第一型阱。接著于基底上形成堆棧柵。之后再形成源極與漏極，其中，源極的分布深度貫穿淺第一型阱并與第二型阱相連接，而漏極位于淺第一型阱表面處，且源極與漏極皆為第二型摻雜。
本發明中，當淺第一型阱與深第一型阱為P型摻雜，則第二型阱、源極與漏極為N型摻雜。反之，當淺第一型阱與深第一型阱為N型摻雜，則第二型阱、源極與漏極為P型摻雜。
本發明中的堆棧柵例如是由一第一介電層、一浮柵(floatinggate)、一第二介電層以及一控制柵(control gate)堆棧而構成。其中，第二介電層例如為氧化硅/氮化硅/氧化硅(ONO)的三層結構。
本發明中的堆棧柵例如是由一第一介電層、一阻陷層(traplayer)、一第二介電層以及一控制柵堆棧而成。其中，第一介電層與第二介電層的材質為氧化硅，而阻陷層的材質為氮化硅。換句話說，控制柵下方即為氧化硅/氮化硅/氧化硅(ONO)的三層結構。
本發明基底中的源極例如由一輕摻雜區域與一重摻雜區域所構成。其中，輕摻雜區域分布于接近基底表面處，而重摻雜區域分布于輕摻雜區域下方并與輕摻雜區域連接，且重摻雜區域的分布貫穿淺第一型阱而與第二型阱相連接。
本發明中貫穿淺第一型阱的源極例如以一次離子注入步驟制作，通過控制離子注入的深度使得接近基底表面處的摻質濃度較低，而接近第二型阱與深第一型阱接觸面處的摻質濃度較高。
本發明中貫穿淺第一型阱的源極例如以多次離子注入步驟制作，通過一第一離子注入步驟于接近基底表面處形成摻質濃度較低的輕摻雜區域，再通過一第二離子注入步驟于接近第二型阱與深第一型阱接觸面處形成摻質濃度較高的重摻雜區域。通過輕摻雜區域與重摻雜區域相連接而構成源極。
為了讓本發明的上述目的、特征、和優點能更明顯易懂，下文特舉一較佳實施例，并配合附圖，作詳細說明如下。
圖4至圖6繪示為依照本發明第一實施例非揮發性半導體存儲單元的制作流程示意圖。
圖7至圖9繪示為依照本發明第二實施例非揮發性半導體存儲單元的制作流程示意圖。
圖10至圖12繪示為依照本發明第三實施例非揮發性半導體存儲單元的制作流程示意圖。
圖13至第15圖繪示為依照本發明第四實施例非揮發性半導體存儲單元的制作流程示意圖。標號說明100基底102深P阱104N阱 106信道層摻雜區域108堆棧柵 108a第一介電層108b浮柵 108c第二介電層108d控制柵 110漏極112源極114P阱200基底202深第一型阱204第二型阱206淺第一型阱208堆棧柵 208a第一介電層208b浮柵 208c第二介電層208d控制柵 210漏極212源極212a第二型輕摻雜區域212b第二型重摻雜區域 308堆棧柵308a第一介電層 308b阻陷層308c第二介電層 308d控制柵接著請參照圖5，于淺第一型阱206上形成堆棧柵208。堆棧柵208例如由一第一介電層208a、一浮柵208b、一第二介電層208c以及一控制柵208d所構成。其中，第一介電層208a的材質例如為氧化硅或是氮化硅等介電材質，第二介電層208c的材質例如為氧化硅/氮化硅/氧化硅(ONO)的三層結構，而浮柵208b與控制柵208d的材質例如為多晶硅(polysilicon)。在堆棧柵208的制作過程中，由于浮柵208b與控制柵208d的圖案化不同，因此第一介電層208a與浮柵208b通過一光罩制作工藝定義它，而第二介電層208c與控制柵208d則通過另一光罩制作工藝定義它。
接著請參照圖6，在堆棧柵208制作完成之后，接著進行源極212與漏極210的制作，源極212與漏極210例如通過離子注入(ionimplant)并以熱驅入(drive in)的方式制作。其中，源極212與漏極210例如為摻質濃度較高的第二型摻雜，源極212的深度分布足以將淺第一型阱206截斷成多個區塊，而各個區塊上所配置的的二堆棧柵208共享一漏極210。
源極212的形成例如通過一次離子注入步驟來完成，將離子注入的深度控制在淺第一型阱206與第二型阱204的接觸面附近，之后再通過熱驅入的方式以形成源極212。通過離子注入深度的控制，使得源極212在不同深度會有不同的摻質濃度。其中，接近淺第一型阱206表面處的摻質濃度會較低，而在淺第一型阱206與第二型阱204接觸面附近的摻質濃度會較高。上述摻質濃度的分布可以改善存儲單元在編程(Program)時的干擾問題(disturbance)。
本實施例中，以淺第一型阱206取代公知的信道層摻雜區域106以及P阱114(繪示于圖3)，由于淺第一型阱206中摻質的濃度可以通過離子注入而控制的十分均勻，故不會有摻質濃度不均勻的問題。此外，本實施例中先形成淺第一型阱206，之后才形成深度分布足以截斷淺第一型阱206的源極212，故不易出現因熱驅入而導致相鄰存儲單元導通的現象。
上述第一型摻雜與第二型摻雜例如為P型摻雜與N型摻雜的搭配，然而上述實施例僅以N型摻雜型態的源極、漏極為例說明，并非限定本發明。因此，第一型摻雜也可為N型摻雜，而第二型摻雜也可為P型摻雜。第二實施例接著請參照圖7至圖9，其繪示為依照本發明第二實施例另一種非揮發性半導體存儲單元的制作流程示意圖。首先請參照圖7，提供一基底200，基底200例如為第二型摻雜的基底。于基底200中形成一深第一型阱202、一第二型阱204以及一淺第一型阱206。其中，基底200與第二型阱204中的摻雜例如為N型摻雜，而深第一型阱202與淺第一型阱206例如為P型摻雜。此外，淺第一型阱206是位于接近基底200表面處，淺第一型阱206下方為第二型阱204，而第二型阱204下方則為深第一型阱202。
接著請參照圖8，于淺第一型阱206上形成堆棧柵208。堆棧柵208例如由一第一介電層208a、一浮柵208b、一第二介電層208c以及一控制柵208d所構成。其中，第一介電層208a的材質例如為氧化硅或是氮化硅等介電材質，第二介電層208c的材質例如為氧化硅/氮化硅/氧化硅(ONO)的三層結構，而浮柵208b與控制柵208d的材質例如為多晶硅(polysilicon)。在堆棧柵208的制作過程中，由于浮柵208b與控制柵208d的圖案化不同，因此第一介電層208a與浮柵208b通過一光罩制作工藝定義它，而第二介電層208c與控制柵208d則通過另一光罩制作工藝定義它。
接著請參照圖9，在堆棧柵208制作完成之后，接著進行源極212與漏極210的制作，源極212與漏極210例如通過離子注入(ionimplant)并以熱驅入(drive in)的方式制作。其中，源極212與漏極210例如為摻質濃度較高的第二型摻雜，源極212的深度分布足以將淺第一型阱206截斷成多個區塊，而各個區塊上所配置的的二堆棧柵208共享一漏極210。
本實施例中，源極212的形成通過多次離子注入步驟來完成，本實施例中以兩次離子注入步驟為例進行說明。首先將離子注入的深度控制在淺第一型阱206的表面附近進行一次離子注入。接著將離子注入的深度控制在淺第一型阱206與第二型阱204的接觸面附近，進行一次離子注入，之后再通過熱驅入的方式于基底200中形成具有輕摻雜區域212a與重摻雜區域212b的源極212。
本實施例通過兩次離子注入步驟于不同深度的基底200中形成輕摻雜區域212a與重摻雜區域212b，而輕摻雜區域212a與重摻雜區域212b的分布同樣可以改善存儲單元在編程時的干擾問題。
上述第一型摻雜與第二型摻雜例如為P型摻雜與N型摻雜的搭配，然而上述實施例僅以N型摻雜型態的源極、漏極為例說明，并非限定本發明。因此，第一型摻雜也可為N型摻雜，而第二型摻雜也可為P型摻雜。第三實施例圖10至圖12繪示為依照本發明第三實施例非揮發性半導體存儲單元的制作流程示意圖。本實施例與第一實施例相似，其差異之處在于基底200上的堆棧柵308結構。堆棧柵308例如由一第一介電層308a、一阻陷層308b、一第二介電層308c以及一控制柵308d所構成。其中，第一介電層308a與第二介電層308c的材質例如為氧化硅，而阻陷層308b的材質例如為氮化硅，使得第一介電層308a、阻陷層308b以及第二介電層308c構成一氧化硅/氮化硅/氧化硅(ONO)的三層結構。控制柵308d的材質例如為多晶硅。在堆棧柵308的制作過程中，由于阻陷層308b本身為非導體，故第一介電層308a、阻陷層308b、第二介電層308c以及控制柵308d可以一并進行圖案化(pattern)。換言之，第一介電層308a、阻陷層308b、第二介電層308c以及控制柵308d的定義可通過一道光罩制作工藝完成。
堆棧柵308在結構上的調整可以使得存儲單元的操作電壓與操作功率進一步的壓低，而且能夠讓存儲單元的堆棧柵在制作上更為簡便。此外，淺第一型阱206搭配上深度足以截斷淺第一型阱206的源極212結構，也能夠進一步的增進存儲單元的可靠性。第四實施例圖13至第15圖繪示為依照本發明第四實施例非揮發性半導體存儲單元的制作流程示意圖。本實施例與第二實施例相似，其差異之處在于基底200上的堆棧柵308結構。堆棧柵308例如由一第一介電層308a、一阻陷層308b、一第二介電層308c以及一控制柵308d所構成。其中，第一介電層308a與第二介電層308c的材質例如為氧化硅，而阻陷層308b的材質例如為氮化硅，使得第一介電層308a、阻陷層308b以及第二介電層308c構成一氧化硅/氮化硅/氧化硅(ONO)的三層結構。控制柵308d的材質例如為多晶硅。在堆棧柵308的制作過程中，由于阻陷層308b本身為非導體，故第一介電層308a、阻陷層308b、第二介電層308c以及控制柵308d可以一并進行圖案化(pattern)。換言之，第一介電層308a、阻陷層308b、第二介電層308c以及控制柵308d的定義可通過一道光罩制作工藝完成。
堆棧柵308在結構上的調整可以使得存儲單元的操作電壓與操作功率進一步的壓低，且能夠讓存儲單元的堆棧柵在制作上更為簡便。此外，淺第一型阱206搭配上具有輕摻雜區域212a與重摻雜區域212b的源極212結構，亦能夠進一步的增進存儲單元的可靠性。
綜上所述，本發明的非揮發性半導體存儲單元結構及其制作方法至少具有下列優點1.本發明的非揮發性半導體存儲單元結構中，將公知的P阱與信道摻雜區域整合為一淺P阱，故可以克服堆棧柵下方P型摻雜均勻性的問題。
2.本發明的非揮發性半導體存儲單元結構中，淺P阱的結構可以避免公知因P阱所導致的導通問題。
3.本發明的非揮發性半導體存儲單元的制作方法中，通過取代公知的P阱與信道摻雜區域的制作，對制作工藝有所簡化。
雖然本發明已以一較佳實施例公開如上，然其并非用以限定本發明，任何熟悉此技術者，在不脫離本發明的范圍內，當可作各種的更動與潤飾，因此本發明的保護范圍當視權利要求書為準。
權利要求
1.一種非揮發性半導體存儲單元結構，其特征在于至少包括一基底，該基底中具有一淺第一型阱、一第二型阱以及一深第一型阱，其中，該深第一型阱的深度大于該淺第一型阱，而該第二型阱位于該淺第一型阱與該深第一型阱之間；數個堆棧柵，該些堆棧柵配置于該基底中的淺第一型阱上；數個源極與數個漏極，該些源極與該些漏極配置于該些堆棧柵之間，其中，該些源極的分布深度足以貫穿該淺第一型阱并與該第二型阱相連接，而該些漏極分布于接近該淺第一型阱的表面，且該些源極與該些漏極為第二型摻雜。
2.如權利要求1所述的非揮發性半導體存儲單元結構，其特征在于該淺第一型阱與該深第一型阱為P型摻雜，而該第二型阱、該些源極與該些漏極為N型摻雜。
3.如權利要求1所述的非揮發性半導體存儲單元結構，其特征在于該淺第一型阱與該深第一型阱為N型摻雜，而該第二型阱、該些源極與該些漏極為P型摻雜。
4.如權利要求1所述的非揮發性半導體存儲單元結構，其特征在于每一該些堆棧柵包括一第一介電層，該第一介電層配置于該基底上；一浮柵，該浮柵配置于該第一介電層上；一第二介電層，該第二介電層配置于該浮柵上；一控制柵，該控制柵配置于該第二介電層上。
5.如權利要求4所述的非揮發性半導體存儲單元結構，其特征在于該第二介質為氧化硅/氮化硅/氧化硅的三層結構。
6.權利要求1所述的非揮發性半導體存儲單元結構，其特征在于每一該些堆棧柵包括一第一介電層，該第一介電層配置于該基底上；一阻陷層，該阻陷層配置于該第一介電層上；一第二介電層，該第二介電層配置于該阻陷層上；一控制柵，該控制柵配置于該第二介電層上。
7.如權利要求6所述的非揮發性半導體存儲單元結構，其特征在于該第一介電層與該第二介電層的材質為氧化硅，而該阻陷層的材質為氮化硅。
8.如權利要求1所述的非揮發性半導體存儲單元結構，其特征在于每一些源極還包括一輕摻雜區域，該輕摻雜區域分布于接近該基底表面處；一重摻雜區域，該重摻雜區域分布于該輕摻雜區域下方并與該輕摻雜區域連接，且該重摻雜區域的分布貫穿該淺第一型阱而與該第二型阱相連接；其中，該輕摻雜區域與該重摻雜區域為第二型摻雜，且該重摻雜區域的摻質濃度大于該輕摻雜區域的摻質濃度。
9.一種非揮發性半導體存儲單元的制作方法，其特征在于至少包括提供一基底，該基底中已形成一淺第一型阱、一第二型阱以及一深第一型阱，其中，該深第一型阱的深度大于該淺第一型阱，而該第二型阱位于該淺第一型阱與該深第一型阱之間；形成數個堆棧柵，該些堆棧柵位于該基底中的該淺第一型阱上；形成數個源極與數個漏極，其中該些源極的分布深度貫穿該淺第一型阱并與該第二型阱相連接，而該些漏極位于該淺第一型阱的表面處，且該些源極與該些漏極為第二型摻雜。
10.如權利要求9所述的非揮發性半導體存儲單元的制作方法，其特征在于其中該淺第一型阱與該深第一型阱為P型摻雜，而該第二型阱、該些源極與該些漏極為N型摻雜。
11.權利要求9所述的非揮發性半導體存儲單元的制作方法，其特征在于其中該淺第一型阱與該深第一型阱為N型摻雜，而該第二型阱、該些源極與該些漏極為P型摻雜。
12.權利要求9所述的非揮發性半導體存儲單元的制作方法，其特征在于其中該些堆棧柵的形成方式包括形成一第一介電層與一第一導體層于該基底上；定義該第一介電層與該第一導體層；形成一第二介電層與一第二導體層于該第一導體層上；定義該第二介電層以及該第二導體層，以形成該些堆棧柵。
13.如權利要求12所述的非揮發性半導體存儲單元的制作方法，其特征在于其中該第二介電層為氧化硅/氮化硅/氧化硅的三層結構。
14.如權利要求9所述的非揮發性半導體存儲單元的制作方法，其特征在于其中該些堆棧柵的形成方式包括依序形成一第一介電層、一阻陷層、一第二介電層以及一導體層；定義該第一介電層、該阻陷層、該第二介電層以及該導體層，以形成該些堆棧柵。
15.如權利要求14所述的非揮發性半導體存儲單元的制作方法，其特征在于其中該第一介電層與該第二介電層的材質為氧化硅，而該阻陷層的材質為氮化硅。
16.如權利要求9所述的非揮發性半導體存儲單元的制作方法，其特征在于其中該些源極的形成是通過至少一離子注入步驟完成。
17.如權利要求16所述的非揮發性半導體存儲單元的制作方法，其特征在于其中該至少一離子注入步驟包括進行一第一離子注入步驟，以于接近該基底表面處形成一輕摻雜區域；進行一第二離子注入步驟，以于該輕摻雜區域下方形成一重摻雜區域，該重摻雜區域與該輕摻雜區域連接，且該重摻雜區域的分布貫穿該淺第一型阱而與該第二型阱相連接；其中，該輕摻雜區域與該重摻雜區域為第二型摻雜，且該重摻雜區域的摻質濃度大于該輕摻雜區域的摻質濃度。
全文摘要
一種非揮發性半導體存儲單元結構及其制作方法，提供一基底，于基底中形成一淺第一型阱、一第二型阱以及一深第一型阱。接著在基底上形成堆棧柵。之后再形成源極與漏極。其中，源極的分布深度貫穿淺第一型阱并與第二型阱相連接，而漏極位于淺第一型阱表面處，且源極與漏極皆為第二型摻雜。
文檔編號H01L29/788GK1420566SQ0113483
公開日2003年5月28日 申請日期2001年11月15日 優先權日2001年11月15日
發明者楊青松, 沈士杰, 徐清祥 申請人:力旺電子股份有限公司