專利名稱：防止天線效應的氮化硅只讀存儲器組件的結構的制作方法
技術領域：
本發明是有關于一種非揮發性內存(Non-Volatile Memory)組件的結構，且特別是有關于一種防止天線效應的氮化硅只讀存儲器(Silicon Nitride Read Only Memory，NROM)組件的結構。
典型的閃存是以摻雜的多晶硅制作浮置柵極(Floating Gate)與控制柵極(Control Gate)。當內存進行編程(Program)時，適當的編程電壓分別加到源極區、漏極區與控制柵極上，電子將由源極區經由信道(Channel)流向漏極區。在此過程中，將有部分的電子會穿過多晶硅浮置柵極層下方的穿隧氧化層(Tunneling Oxide)，而進入多晶硅浮置柵極層中，并且會均勻分布于整個多晶硅浮置柵極層中，此種電子穿越穿隧氧化層進入多晶硅浮置柵極層的現象，稱為穿隧效應(TunnelingEffect)。閃存一般的操作機制是以信道熱電子(Channel Hot-ElectronInjection)進行編程，并且利用Fowler-Nordheim穿隧(F-N Tunneling)進行擦除。但是，若多晶硅浮置柵極層下方的穿隧氧化層有缺陷(Defect)存在，則容易造成組件的漏電流，影響組件的可靠度。
為了解決閃存組件漏電流的問題，目前公知的一種方法是利用一電荷陷入層取代多晶硅浮置柵極，電荷陷入層的材質例如是氮化硅。而形成一種由氧化硅/氮化硅/氧化硅(ONO)復合層所構成的堆棧式(Stacked)柵極結構的EEPROM。因為電荷陷入層的材質為氮化硅而作為只讀存儲器的浮置柵極，所以此種EEPROM也稱為氮化硅只讀存儲器(NROM)。因為，氮化硅層具有抓住電荷的效果，所以射入氮化硅層中的電子并不會均勻分布于整個氮化硅層中，而是以高斯分布的方式集中于氮化硅層的局部區域上。由于射入于氮化硅層的電子僅集中于局部的區域，因此，對于穿隧氧化層其缺陷的敏感度較小，組件漏電流的現象較不易發生。
此外，以氮化硅層取代多晶硅浮置柵極的另一項優點是，在組件編程時，電子僅會在接近源極或漏極上方的信道局部性地儲存。因此，在進行編程時，可以分別對堆棧式柵極一端的源極區與控制柵極施加電壓，而在接近于堆棧式柵極另一端的漏極區的氮化硅層中產生高斯分布的電子，并且也可以分別對堆棧式柵極一端的漏極區與控制柵極施加電壓，而在接近于堆棧式柵極另一端的源極區的氮化硅層中產生高斯分布的電子。故而，通過改變控制柵極與其兩側的源極/漏極區所施加電壓，可以在單一的氮化硅層中存在兩群具有高斯分布的電子、單一群具有高斯分布的電子或是不存在電子。因此，此種以氮化硅材質取代浮置柵極的閃存，可以在單一的存儲單元中寫入四種狀態，為一種單一存儲單元二位(1cell 2bit)的閃存。
然而，在一般的氮化硅只讀存儲器的制造過程中，由于工藝環境的影響，例如使用等離子體(Plasma)等將會使得電荷沿著金屬移動，發生所謂的天線效應(Antenna Effect)，瞬間的電荷不平衡，將使部分電荷陷入氧化硅/氮化硅/氧化硅(ONO)復合層中，造成只讀存儲器組件形成不均勻的編程(Program)現象，進而導致啟始電壓的分布(0.3伏特至0.9伏特)過大的問題。
為了解決上述問題，公知的一種解決天線效應所造成只讀存儲器組件編程問題的方法，是在基底中形成與字符線電性相連的二極管。當瞬間的電荷達到一定值，則通過電崩潰的方式將電荷釋放。然而當電壓小于二極管的崩潰電壓時，電荷仍然可能會陷入氧化硅/氮化硅/氧化硅(ONO)復合層的氮化硅層中，而造成組件被編程的問題。而且采用此種方式，會降低輸入的電壓，而影響寫入的速度。
本發明提供一種防止天線效應的氮化硅只讀存儲器的結構，此結構由一字符線、一電荷捕捉層以及一金屬保護線所組成。其中字符線覆蓋于基底上，且字符線是由一硅化金屬層與一多晶硅層組成。電荷捕捉層位于字符線與基底之間，且電荷捕捉層為一氧化硅/氮化硅/氧化硅(ONO)復合層結構中的氮化硅層。金屬保護線覆蓋于基底之上，連接字符線以及位于基底中的一接地摻雜區，且金屬保護線的阻值高于字符線。
本發明通過形成金屬保護線，使得在含有等離子體的后續工藝過程中所產生的電荷可以經由金屬保護線與接觸窗導入基底的接地摻雜區中，因此瞬間不平衡的電荷可以由基底流走，以避免電荷陷入氧化硅/氮化硅/氧化硅(ONO)復合層中所造成的問題。
而且，因為金屬保護線的電阻值較字符線高，當工藝過程結束(Fab-Out)后，可以使用高電流將金屬保護線燒斷。所以具有本發明金屬層保護線的氮化硅只讀存儲器組件在操作時，并不會降低輸入的電壓而使得寫入的速度變慢。
因此，本發明可以使工藝過程中所產生的電荷可以導入基底中，以防止對非揮發性只讀存儲器的氧化硅/氮化硅/氧化硅(ONO)復合層造成損傷或編程的現象。且當工藝過程結束(Fab-Out)之后，可以使用高電流將金屬保護線燒斷，使只讀存儲器組件可以正常操作。
圖2A至圖2C為
圖1A至圖1C的I-I’線切面的制造流程剖面圖。
100基底102隔離區104氮化硅只讀存儲器存儲單元
106復合層108柵極導體層110穿隧氧化層112氮化硅層114氧化硅介電層116多晶硅層118金屬硅化物層120接地摻雜區122介電層124、126、128開口130、132、134接觸窗136金屬內聯機138金屬保護線首先，請參照圖1A與圖2A，提供一基底100，例如為硅基底，在此基底100中形成隔離區102。隔離區102的形成方法例如是局部區域熱氧化法(Local Oxidation，LOCOS)或淺溝渠隔離法(ShallowTrench Isolation，STI)。
然后，于基底100上形成氮化硅只讀存儲器存儲單元104，此氮化硅只讀存儲器存儲單元104包括一層復合層106以及位于復合層106上的一柵極導體層108。復合層106具有由穿隧氧化層110、氮化硅層112與氧化硅介電層114所組成的氧化硅/氮化硅/氧化硅(ONO)結構。其中氮化硅層112作為氮化硅只讀存儲器的電荷捕捉層。形成復合層106的方法例如是化學氣相沉積法(Chemical VaporDeposition，CVD)。柵極導體層108是作為氮化硅只讀存儲器的字符線。此柵極導體層108的材質例如是多晶硅化金屬層。形成柵極導體層108的步驟包括先形成一層經摻雜的多晶硅層116后，再于此多晶硅層116上形成一層金屬硅化物層118。而金屬硅化物層118的材質包括硅化鎢等。其中，形成摻雜多晶硅層116的方法例如是以臨場(in-situ)摻雜離子的方式，利用化學氣相沉積法形成。形成金屬硅化物層118的方法例如是以六氟化鎢以及硅烷為反應氣體源，利用低壓化學氣相沉積法形成。
接著，于基底100中形成一接地摻雜區120。形成接地摻雜區120的方法例如是先于基底100上形成一圖案化光阻層(未標出)，然后進行一離子植入工藝過程，于圖案化光阻層所裸露的基底100中植入摻質，再移除圖案化光阻層，而形成接地摻雜區120。
接著，請參照圖1B與圖2B，于基底100上形成一層介電層122，此介電層122的材質包括氧化硅、磷硅玻璃或硼磷硅玻璃，形成介電層122的方法例如是化學氣相沉積法。
之后，使用微影蝕刻技術于介電層122中形成開口124、126、128。其中開口124暴露部分接地摻雜區120的表面。開口126、128暴露部分金屬硅化物層118的表面。
然后，于介電層122上形成一層導體層(未標出)，導體層填滿開口124、126、128，而形成接觸窗130、132、134。導體層的材質例如是阻值高于金屬硅化物層的材質。形成導體層的方法包括物理氣相沉積法或化學氣相沉積法。形成導體層后，通常會進行一化學機械研磨工藝過程(Chemical Mechanical Polishing，CMP)使其平坦化。
之后，使用微影蝕刻技術圖案化導體層，以形成金屬內聯機136以及金屬保護線138。其中金屬內聯機136通過接觸窗134與柵極導體層108(字符線)電性接觸。而金屬保護線138則通過接觸窗132與柵極導體層108(字符線)電性接觸，同時金屬保護線138也通過接觸窗130與接地摻雜區120電性接觸。
接著，請參照圖1C與圖2C，減薄金屬保護線138的厚度，使得金屬保護線138能夠在氮化硅只讀存儲器存儲單元的工藝過程結束后，經由一高電流就可以輕易的燒斷。減薄金屬保護線138的厚度的步驟例如是先于基底100上形成一層圖案化光阻層(未標出)，此圖案化的光阻層覆蓋住金屬內聯機并暴露金屬保護線138。然后進行蝕刻工藝過程，移除部分金屬保護線138，使金屬保護線138的厚度變薄。由于金屬保護線138的厚度變薄了，使得金屬保護線138的電阻值增加，因此在所有工藝過程結束后可以使用高電流將金屬保護線138燒斷。
依上述的制造方法，可形成本發明所提供的防止天線效應的氮化硅只讀存儲器組件的結構。請參照圖1C與圖2C，詳細說明本發明所公開的防止天線效應的氮化硅只讀存儲器組件的結構，其包括基底100、隔離區102、復合層106(電荷捕捉層)、柵極導體層108(字符線)、接地摻雜區120、介電層122、接觸窗130、接觸窗132、接觸窗134、金屬內聯機136以及金屬保護線138。其中柵極導體層108(字符線)覆蓋于基底100上，且柵極導體層108是由多晶硅層116與金屬硅化物層118所組成。復合層106(電荷捕捉層)位于柵極導體層108與基底100之間，且電荷捕捉層為氧化硅/氮化硅/氧化硅(ONO)結構中的氮化硅層112。接地摻雜區120位于基底100中，并通過隔離區102使接地摻雜區120與柵極導體層108(字符線)隔離。介電層122覆蓋于整個基底100上。接觸窗130位于介電層122中并連接基底100內的接地摻雜區120。接觸窗132位于介電層122中并連接柵極導體層108(字符線)。接觸窗134位于介電層122中并連接柵極導體層108(字符線)。金屬內聯機136位于介電層122上并通過接觸窗134與柵極導體層108(字符線)電性連接。金屬保護線138位于隔離區102上，其一端通過接觸窗132與柵極導體層108(字符線)電性連接，另一端通過接觸窗130與接地摻雜區120電性連接。
根據上述本發明的較佳實施例所述，通過形成金屬保護線138將工藝過程所產生的電荷導入基底100中，因此在含有等離子體的后續工藝過程中，雖然屬于高壓環境，但所產生的電荷量少，電流可以經由接觸窗132、金屬保護線138與接觸窗130導入基底100的接地摻雜區120中，故而瞬間不平衡的電荷可以由基底100流走，可以避免因電荷陷入氧化硅/氮化硅/氧化硅(ONO)復合層106的氮化硅層(電荷捕捉層)中所造成的問題。
而且，因為金屬保護線138的電阻值較字符線高，當工藝過程結束(Fab-Out)之后，可以使用高電流將金屬保護線138燒斷。所以具有本發明的金屬層保護線138的氮化硅只讀存儲器組件在操作時，并不會降低輸入的電壓而使得寫入的速度變慢。
因此，本發明的優點在于通過一高電阻值的金屬保護線連接字符線與基底使工藝過程中所產生的電荷可以導入基底中，以避免對非揮發性只讀存儲器的氧化硅/氮化硅/氧化硅(ONO)復合層造成損傷或編程的現象。且當工藝過程結束(Fab-Out)之后，可以使用高電流將金屬保護線燒斷，使只讀存儲器組件可以正常操作。
權利要求
1.一種防止天線效應的氮化硅只讀存儲器的結構，該結構包括一基底；一字符線，該字符線覆蓋于該基底上，其特征是，該結構還包括一電荷捕捉層，該電荷捕捉層位于該字符線與該基底之間；以及一金屬保護線，該金屬保護線覆蓋于該基底之上，且連接該字符線以及位于該基底中的一接地摻雜區，其中該金屬保護線的阻值高于該字符線。
2.如權利要求1所述的防止天線效應的氮化硅只讀存儲器的結構，其特征是，該字符線由一硅化金屬層與一多晶硅層組成。
3.如權利要求2所述的防止天線效應的氮化硅只讀存儲器的結構，其特征是，該金屬保護線的阻值高于該字符線的該多晶硅層。
4.如權利要求1所述的防止天線效應的氮化硅只讀存儲器的結構，其特征是，該金屬保護線是通過一接觸窗與該接地摻雜區連接。
5.如權利要求1所述的防止天線效應的氮化硅只讀存儲器的結構，其特征是，該金屬保護線位于一隔離區上。
6.如權利要求1所述的防止天線效應的氮化硅只讀存儲器的結構，其特征是，該電荷捕捉層為氧化硅/氮化硅/氧化硅(ONO)復合層內的氮化硅層。
全文摘要
一種防止天線效應的氮化硅只讀存儲器的結構，此結構由一字符線、一電荷捕捉層以及一金屬保護線所組成。其中字符線覆蓋于基底上，且字符線是由一硅化金屬層與一多晶硅層組成。電荷捕捉層位于字符線與基底之間，且電荷捕捉層為一氧化硅/氮化硅/氧化硅(ONO)復合層結構中的氮化硅層。金屬保護線覆蓋于基底上，連接字符線以及位于基底中的一接地摻雜區，且金屬保護線的阻值高于字符線。工藝過程中所產生的電荷可以經由金屬保護線導入基底中。而金屬保護線的阻值高于字符線，可于工藝過程結束后，通過施加一高電流以燒斷金屬保護線，使只讀存儲器組件可以正常操作。
文檔編號H01L27/112GK1419294SQ0113477
公開日2003年5月21日 申請日期2001年11月12日 優先權日2001年11月12日
發明者郭東政, 劉建宏, 潘錫樹, 黃守偉 申請人:旺宏電子股份有限公司