專利名稱：柱腳型儲存節與其接觸插塞及其制造方法
技術領域：
本發明涉及一種柱腳型儲存節與其接觸插塞的結構及制造方法。
柱腳型(pedestal)的儲存節(storage node)結構在相同設計規格(design rule)的條件下，能夠比圓筒型(cylinder)及凹陷型(concave)的儲存節結構具有較多的電容面積。然而，目前在柱腳型儲存節結構制造中的兩大困難是使用Pt電極時，蝕刻輪廓角度與臨界尺寸不易控制，以及對準失誤所造成的阻障層曝露問題。
因此，H.Horri等人于「A Self-aligned Stacked Capacitor usingNovel Pt Electroplating Method for 1 Gbit DRAMs and Beyond」(Symp.On VLSI Tech.，pp.103～104，1999)中提出了一種儲存節結構。如
圖1所示，該儲存節結構在直徑120nm×深度240nm的埋入窗(burried contact)12內緣電鍍一層Ru晶種層13，再通過氧化層(圖未顯示)蝕刻定義圖案，隨后在Ru晶種層13上使用自動對準Pt電鍍工藝制作Pt儲存節14。
然而上述的Pt儲存節結構由于其晶種層所在的埋入窗的深寬比較大(240nm/120nm＝2)，造成利用沉積步驟在埋入窗內緣形成順應性的晶種層時較為困難。
為了克服現有技術的不足，本發明的目的在于提供一種柱腳型儲存節與其接觸插塞，其可使晶種層的順應性長成較容易，且給后續BST(BaSrTiO3)薄膜沉積提供有較順應平滑的基底，并可增加儲存節的面積及增大儲存節插塞的對準失誤的許可程度。
本發明的另外一個目的在于提供一種柱腳型儲存節與其接觸插塞的制造方法。
為了達到上述目的，本發明提供一種柱腳型儲存節與其接觸插塞，包括一絕緣層、一導電層、一阻障層、一金屬晶種層及一儲存節層。其中，絕緣層具有至少一接觸孔。導電層位于該接觸孔內。阻障層位于該導電層上，高度低于該接觸孔表面。金屬晶種層位于該阻障層上而隆起在該接觸孔表面。儲存節層則成柱腳形而置于該金屬晶種層上。
本發明還提供一種柱腳型儲存節與其接觸插塞的制造方法，包括以下步驟。首先，提供一基底，表面具有一第一絕緣層。在該第一絕緣層中形成至少一接觸孔。經由沉積及回蝕，在該接觸孔內依次填入一導電層及一阻障層，且該阻障層高度低于該接觸孔表面。沉積一順應性覆蓋該阻障層及該第一絕緣層表面的金屬晶種層。沉積一第二絕緣層。在該第二絕緣層中形成位于該接觸孔上方且深及該金屬晶種層的凹洞。在該凹洞內填入一儲存節層。最后，移除該第二絕緣層及覆蓋在該第一絕緣層表面的金屬晶種層。
本發明的有益效果是本發明中的柱腳型儲存節與其接觸插塞的結構及制造方法，能夠進一步改進現有的凹洞形結構，使晶種層的順應性長成較容易，同時通過調變蝕刻參數，使移除曝露的晶種層蝕刻速率和其下氧化層速率相近，而提供后續BST薄膜沉積有較順應平滑的基底。并可通過縮短晶種層所在的埋入窗的深度而減小其深寬比，同時通過將氧化層的蝕刻圖案擴大以增加儲存節面積及增大儲存節和插栓對準失誤的許可程度。
下面結合附圖對進行詳細說明圖1是一現有技術中的儲存節結構；圖2是本發明一實施例的柱腳型儲存節與其接觸插塞的結構；圖3A～3H及3F’、3F”、3H’顯示本發明一實施例的柱腳型儲存節與其接觸插塞制造工藝。
圖中符號說明12～埋入窗；20、30～絕緣層；202～接觸孔；302～凹洞；21～導電層；22～阻障層；13、23～晶種層；14、24～儲存節；300～基底。
實施例圖2是本實施例的柱腳型儲存節與其接觸插塞的結構，包括一絕緣層20、在絕緣層20中形成的接觸孔202、一做為接觸插塞用的導電層21、一高度低于接觸孔202的阻障層22，一隆起在接觸孔202表面的晶種層23以及一置于晶種層23上的柱腳狀儲存節24。
其中，絕緣層20是由SiO2所構成，導電層21是由多晶硅所構成，阻障層22是由TiN、TiSiN、TaSiN或TiAlN所構成，晶種層23是Pt、Ir或Ru晶種層，而儲存節24則為一Pt儲存節。
以下將配合圖3A～3H說明本實施例的柱腳型儲存節與其接觸插塞的制造工藝。為了使符號簡潔，圖3A～3H與圖2中相同的組件使用相同的符號。
首先，如圖3A所示，提供一硅基底300，并在硅基底300上以等離子增強化學氣相淀積法(PECVD)沉積一厚度約為200～1000nm的SiO2絕緣層20。
如圖3B所示，利用蝕刻平板印刷技術與蝕刻步驟在絕緣層20中形成直徑大小約為0.07～0.15μm的接觸孔202。
如圖3C所示，沉積一做為插塞用的多晶硅導電層21并以化學干蝕刻或反應離子蝕刻(RIE)回蝕步驟使其高度低于接觸孔202表面約70～170nm。再沉積一阻障層22，并使用含氯氣體(如Cl2/BCl3)，以化學干蝕刻或反應離子蝕刻(RIE)回蝕步驟使其高度低于接觸孔202表面約20～40nm。
如圖3D所示，以電離金屬等離子體(ionized metal plasma，IMP)、濺鍍或化學氣相沉積(CVD)沉積一順應性覆蓋在阻障層22及絕緣層20表面且厚度約為30～60nm的Pt、Ir或Ru晶種層23，做為爾后儲存節電鍍的電極及蝕刻停止層。
如圖3E所示，再以等離子增強化學氣相淀積法(PECVD)沉積一厚度約為200～1000nm的SiO2絕緣層30。
如圖3F所示，利用蝕刻平板印刷技術與蝕刻步驟在絕緣層30中形成大小約為0.07～0.15μm×0.14～0.45μm且停止于晶種層23的凹洞302。凹洞302是用以定義爾后儲存節的圖案。此外，還可通過濕蝕刻法將氧化層圖案擴大(如圖3F’)，可增加后續電鍍Pt儲存節的面積，以及儲存節和插塞對準失誤的許可程度，如圖3F”所示。
如圖3G所示，以晶種層23為電極，進行Pt儲存節的電鍍，通過絕緣層30的凹洞302的規范而定義出Pt儲存節的圖案。如此得到的Pt儲存節具有高垂直性及極小臨界尺寸(Critical Dimension，CD)偏差的性質。
最后，如圖3H所示，使用濕蝕刻或含氟基氣體以反應離子蝕刻(RIE)蝕刻去除絕緣層30。再使用反應離子蝕刻(RIE)蝕刻去除絕緣層20表面上的晶種層23，此時以SiO2的蝕刻產物發光光譜測定法(Optical Emission Spectrometry，OES)的出現做為蝕刻終止的信號，并調變Ar/O2/Cl2或Ar/O2/BCl3流量以獲得Pt/SiO2和Ir/SiO2的蝕刻選擇比趨近于1，以避免過度蝕刻時因對準失誤而造成晶種層23的損失過多。殘存的晶種層23可使阻障層22與爾后形成的BST薄膜(圖未顯示)隔開而減緩氧化。
另外，在上述的制造過程中使用Ru晶種層時，由于Ru的蝕刻主要是使用以氧氣為主的氣體進行，且Pt本身不易被這種氣體蝕刻，所以Pt儲存節的上表面的損失較小而可以獲得較大的電容面積(如圖3H’所示)，但位于絕緣層20上的Ru晶種層的漏電流特性會比使用Pt或Ir晶種層差。相對地，在上述的制造過程中使用Pt或Ir晶種層時，Pt儲存節會被蝕刻而損失，造成邊緣圓化而使電容面積減少，但有利于爾后BST薄膜及上電極層的沉積時具有較佳的被覆性。
雖已以較佳實施例揭如上，但其并非用以限制本發明。任何熟悉該項技術的人，在不脫離本發明的精神和范圍內，當可做一些更動與潤飾。因此本發明的保護范圍以權利要求書、說明書和附圖的內容為準。
權利要求
1.一種柱腳型儲存節與其接觸插塞，包括一絕緣層，具有至少一接觸孔；一導電層，位于該接觸孔內；一阻障層位于該導電層上，高度低于該接觸孔表面；一金屬晶種層，位于該阻障層上而隆起在該接觸孔表面；一儲存節層，成柱腳形而置于該金屬晶種層上。
2.根據權利要求1所述柱腳型儲存節與其接觸插塞，其特征在于該絕緣層是由SiO2構成。
3.根據權利要求1所述柱腳型儲存節與其接觸插塞，其特征在于該導電層是由多晶硅所構成。
4.根據權利要求1所述柱腳型儲存節與其接觸插塞，其特征在于該阻障層是由TiN所構成。
5.根據權利要求1所述柱腳型儲存節與其接觸插塞，其特征在于該阻障層是由TiSiN所構成。
6.根據權利要求1所述柱腳型儲存節與其接觸插塞，其特征在于該阻障層是由TiAlN所構成。
7.根據權利要求1所述柱腳型儲存節與其接觸插塞，其特征在于該阻障層是由TaSiN所構成。
8.根據權利要求1所述柱腳型儲存節與其接觸插塞，其特征在于該金屬晶種層為一Pt晶種層。
9.根據權利要求1所述柱腳型儲存節與其接觸插塞，其特征在于該金屬晶種層為一Ir晶種層。
10.根據權利要求1所述柱腳型儲存節與其接觸插塞，其特征在于該金屬晶種層為一Ru晶種層。
11.根據權利要求1所述柱腳型儲存節與其接觸插塞，其特征在于該儲存節層是由Pt所構成。
12.一種柱腳型儲存節與其接觸插塞的制造方法，包括以下步驟提供一基底，表面具有一第一絕緣層；在該第一絕緣層中形成至少一接觸孔；經由沉積及回蝕，在該接觸孔內依次填入一導電層及一阻障層，且該阻障層高度低于該接觸孔表面；沉積一順應性覆蓋該阻障層及該第一絕緣層表面的金屬晶種層；沉積一第二絕緣層；在該第二絕緣層中形成位于該接觸孔上方且深及該金屬晶種層的凹洞；在該凹洞內填入一儲存節層；移除該第二絕緣層及覆蓋在該第一絕緣層表面的金屬晶種層。
13.根據權利要求12所述的方法，其特征在于該第一絕緣層是由SiO2構成。
14.根據權利要求12所述的方法，其特征在于該導電層是由多晶硅所構成。
15.根據權利要求12所述的方法，其特征在于該阻障層是由TiN所構成。
16.根據權利要求12所述的方法，其特征在于該阻障層是由TiSiN所構成。
17.根據權利要求12所述的方法，其特征在于該阻障層是由TiAlN所構成。
18.根據權利要求12所述的方法，其特征在于該阻障層是由TaSiN所構成。
19.根據權利要求12所述的方法，其特征在于該金屬晶種層為一Pt晶種層。
20.根據權利要求12所述的方法，其特征在于該金屬晶種層為一Ir晶種層。
21.根據權利要求12所述的方法，其特征在于該儲存節層是由Pt所構成。
22.根據權利要求12所述的方法，其特征在于該金屬晶種層為一Ru晶種層。
全文摘要
一種柱腳型儲存節與其接觸插塞的制造方法。首先,提供一基底,表面具有一第一絕緣層。在第一絕緣層中形成至少一接觸孔。在接觸孔內依次填入導電層及阻障層,阻障層高度稍低于接觸孔表面,而形成淺凹洞,使易沉積順應性覆蓋阻障層及第一絕緣層表面的金屬晶種層。沉積第二絕緣層。在第二絕緣層中形成位于接觸孔上方且深及金屬晶種層的凹洞。在凹洞內填入一儲存節層。最后,移除第二絕緣層以和第一絕緣層相近的蝕刻速率移除曝露在儲存節間的金屬晶種層,同時通過擴大第二絕緣層的蝕刻圖案,增加儲存節面積及儲存節和插塞對準失誤的許可程度。
文檔編號H01L21/283GK1380683SQ01110479
公開日2002年11月20日 申請日期2001年4月12日 優先權日2001年4月12日
發明者江明崇, 許伯如, 朱聰明 申請人:華邦電子股份有限公司