于eeprom擦除期間可增進(jìn)可靠度的減少定電場(chǎng)的方法

專利名稱：于eeprom擦除期間可增進(jìn)可靠度的減少定電場(chǎng)的方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及微電子集成電路的技藝。更特別地，本發(fā)明涉及擦除微電子快速帶電可擦除可程序只讀存儲(chǔ)器(EEPROM)裝置的技藝。甚至更特別地，本發(fā)明系關(guān)于擦除微電子快速帶電可擦除可程序只讀存儲(chǔ)器裝置的一種方法，于擦除期間提供一種降低的定電場(chǎng)。
背景技術(shù)：
一個(gè)微電子快速或數(shù)據(jù)庫(kù)擦除帶電可擦除可程序只讀存儲(chǔ)器(快速EEPROM)包含了可以獨(dú)立設(shè)計(jì)程序與讀取的存儲(chǔ)單元矩陣。每個(gè)存儲(chǔ)單元以及由此而成的內(nèi)存的尺寸借著省略能使存儲(chǔ)單元獨(dú)立地擦除的已知作為選擇晶體管的晶體管而做得很小。結(jié)果，所有的存儲(chǔ)單元當(dāng)作為一個(gè)區(qū)塊般的一起擦除。
此種型式的內(nèi)存包含了個(gè)別金屬氧化半導(dǎo)體(MOS)場(chǎng)效晶體管存儲(chǔ)單元，每一個(gè)存儲(chǔ)單元包含了源極、漏極、浮置柵極與控制柵極，而施加不同的電壓以一種二進(jìn)制1或0來(lái)程序化存儲(chǔ)單元，或者擦除所有的存儲(chǔ)單元當(dāng)作一個(gè)區(qū)塊。
存儲(chǔ)單元連接成行與列的矩陣，以行中存儲(chǔ)單元的控制柵極連接到個(gè)別的字符線，以及于列中存儲(chǔ)單元的漏極連接到個(gè)別的位線。諸存儲(chǔ)單元的源極連接在一起。此種配置為一種已知的NOR內(nèi)存結(jié)構(gòu)。
藉由施加電壓，一般為9伏特到控制柵極，施加大約5伏特到漏極，以及源極接地來(lái)程序化存儲(chǔ)單元。這造成熱電子從漏極空泛區(qū)注入到浮置柵極。由于移除了程序化電壓，注入的電子陷捕于浮置柵極里，且在此創(chuàng)造了增加存儲(chǔ)單元的門限電壓至超過(guò)近似4伏特的值的一種負(fù)變化。
藉由施加典型的5伏特到控制柵極，施加1伏特到漏極所連結(jié)的位線，源極接地，以及感測(cè)位線電流來(lái)讀出一個(gè)存儲(chǔ)單元。假如程序設(shè)計(jì)了本存儲(chǔ)單元與門限電壓相對(duì)地高(4伏特)，則位線電流將為零或至少相對(duì)地低。假如存儲(chǔ)單元沒有程序設(shè)計(jì)或擦除了，則門限電壓將相對(duì)地低(2伏特)，控制柵極電壓將增強(qiáng)溝道，以及位線電流將相對(duì)地高。
可以用很多方法來(lái)擦除一個(gè)存儲(chǔ)單元。在一種配置中，施加相對(duì)高電壓，典型為12伏特到源極，將控制柵極接地以及容許漏極浮置擦除一個(gè)存儲(chǔ)單元。這造成于程序制作期間注入于浮置柵極的電子，遭受Fowler-Nordheim穿隧效應(yīng)，自浮置柵極經(jīng)過(guò)薄隧道氧化層到達(dá)源極。施加數(shù)量是負(fù)10伏特的負(fù)電壓到控制柵極，施加5伏特到源極與容許漏極浮置著，也可以擦除一個(gè)存儲(chǔ)單元。擦除一個(gè)存儲(chǔ)單元的另一種方法是施加5伏特到P井以及負(fù)10伏特到控制柵極，而容許源極/漏極浮置著時(shí)。
于擦除期間，存在著造成存儲(chǔ)單元降低可靠度的明顯問(wèn)題。在負(fù)柵邊緣擦除程序中，當(dāng)于擦除期間源極接面反向偏壓，一些電流從雙重?cái)U(kuò)散源極區(qū)域流入基片。這電流稱之為帶至帶穿隧電流。本帶至帶穿隧電流的量值取決于施加于源極區(qū)域的反向偏壓的量值。因?yàn)檫@偏壓于負(fù)電壓的控制柵極，帶至帶穿隧電流的電洞成分(稱為”熱電洞”)傾向于流過(guò)電場(chǎng)并轟擊到基片與隧道氧化物之間的電介質(zhì)接口。藉由產(chǎn)生不希望的接口狀態(tài)，這些熱電洞可以破壞接口。除此，一些這種熱電洞可能實(shí)際地?fù)碛凶銐蚰芰縼?lái)注入于隧道氧化物中，而陷捕在那里。這些陷捕的熱電子降低了內(nèi)存裝置的性能。用來(lái)擦除存儲(chǔ)單元的負(fù)控制柵極電壓技術(shù)產(chǎn)生了電洞陷捕與接口狀態(tài)，這造成了可靠性問(wèn)題，諸如窗孔、電荷損耗、不規(guī)律的擦除以及強(qiáng)調(diào)的柵極干擾。這些接口狀態(tài)以及陷捕的電洞，從形成于源極與基片間的接口里的源極PN接面，水平地分布它們自己并進(jìn)入存儲(chǔ)單元的溝道區(qū)域。于負(fù)柵邊緣擦除作業(yè)期間，峰值密度與陷捕的電洞的分布的寬度取決于接面偏壓與控制柵極偏壓。
于負(fù)柵極溝道擦除程序中，在浮置柵極隧道里的電子垂直地經(jīng)過(guò)隧道氧化物進(jìn)入存儲(chǔ)單元的溝道區(qū)域。因?yàn)橛谠礃O區(qū)域與p井之間沒有電偏壓，所以就沒有帶至帶電流。然而，產(chǎn)生了其它的裝置可靠性問(wèn)題。例如，因?yàn)檠刂鴾系绤^(qū)域來(lái)做擦除，接口的產(chǎn)生與氧化物的陷捕則沿著溝道區(qū)域的全長(zhǎng)而分布。如此的一種接口狀態(tài)的濃度與氧化物的陷捕降低了存儲(chǔ)單元的讀出電流，這可能按步地減慢讀出速度與最終地造成讀出的錯(cuò)誤。在接近漏極接面的氧化層部分的陷捕可能也于程序制作期間延緩了熱電子的注入。接口產(chǎn)生與氧化物陷捕的數(shù)量取決于在擦除程序里的產(chǎn)生的峰值電場(chǎng)。
因此，所需要的是擦除存儲(chǔ)單元的方法，這于擦除期間減低了橫越隧道氧化物的峰值電場(chǎng)而沒有降低擦除速度。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，上述與其它的目的與優(yōu)點(diǎn)是由擦除記憶裝置的方法來(lái)獲得，這減低了于擦除期間橫越本隧道氧化物的峰值電場(chǎng)。
根據(jù)本發(fā)明的一個(gè)概念，于擦除期間，本峰值電場(chǎng)是藉由保持在Efield～ag(Vgate-Vth+Vtuv)方程式中的Vgate-Vth這數(shù)量來(lái)獲得。因?yàn)樵诒痉匠淌街械钠渌囊蜃邮枪潭ǖ?，保持本?shù)量Vgate-Vth導(dǎo)致了Efield是固定的?？刂芕gate的值以致于Efield少于擦除的先前技藝方法。
根據(jù)本發(fā)明的另一個(gè)概念，在負(fù)柵極邊緣擦除程序中，施加于源極的電壓大致是5伏特。
根據(jù)本發(fā)明的另一個(gè)概念，于負(fù)柵隧道擦除程序中，源極電壓是容許浮置的。
本描述的方法于是提供一種在擦除期間，具有減小固定而施加到存儲(chǔ)單元的電場(chǎng)的擦除存儲(chǔ)單元的方法。
本發(fā)明于考慮下面的詳細(xì)說(shuō)明并伴隨所附的圖式將更容易讓人了解。從下列的說(shuō)明，僅由說(shuō)明施行本發(fā)明的最佳模式而顯示和說(shuō)明本發(fā)明的實(shí)施例，對(duì)熟悉本技藝的人來(lái)說(shuō)，將變得容易明白。應(yīng)可了解到，本發(fā)明能夠作其它的實(shí)施例，它的幾個(gè)細(xì)節(jié)容許在不同方面作修改，而所有修改不會(huì)偏離開本發(fā)明的范圍。因此，事實(shí)上，圖式與細(xì)節(jié)的描述皆視為是說(shuō)明性的，而非限制性的。


本發(fā)明的新穎特點(diǎn)及讓人信服的特征，陳述于附加的申請(qǐng)專利范圍里。當(dāng)連同伴隨圖式來(lái)讀時(shí)，參照著說(shuō)明實(shí)施例的以下詳細(xì)的描述，本發(fā)明它本身，無(wú)論如何，與使用的標(biāo)準(zhǔn)模式，與進(jìn)一步的目標(biāo)與優(yōu)點(diǎn)因此將最佳地了解，其中圖1A是快速EEPROM記憶裝置的簡(jiǎn)化電路圖。
圖1B相似于圖1A，但舉例說(shuō)明了擁有安排于兩頁(yè)，區(qū)段或數(shù)據(jù)庫(kù)的存儲(chǔ)單元的快速EEPROM記憶裝置；圖2A是快速EEPROM存儲(chǔ)單元的截面視圖，舉例說(shuō)明了擦除本存儲(chǔ)單元的負(fù)控制柵極電壓方法；圖2B是快速EEPROM存儲(chǔ)單元的截面視圖，舉例說(shuō)明了擦除本存儲(chǔ)單元的負(fù)柵極溝道擦除方法；圖3是快速EEPROM存儲(chǔ)單元的列的簡(jiǎn)化電路圖，顯示了于程序制作其中一個(gè)存儲(chǔ)單元期間的控制柵極、源極與漏極電壓。
圖4A是快速EEPROM存儲(chǔ)單元的一列的簡(jiǎn)化電路圖，顯示了于擦除在本列存儲(chǔ)單元的第一先前的方法里的控制柵極、源極與漏極電壓。
第4B圖是快速EEPROM存儲(chǔ)單元的一列的簡(jiǎn)化電路圖，顯示了于擦除在本列存儲(chǔ)單元的第二先前的方法里的控制柵極、源極與漏極電壓。
圖5是在擦除的先前技藝方法里所顯示施加于快速存儲(chǔ)單元的電壓的圖。
圖6是在根據(jù)本發(fā)明的擦除方法里所顯示施加于快速存儲(chǔ)單元的電壓的圖；以及圖7顯示了根據(jù)本發(fā)明而可用來(lái)施加變化電壓于控制柵極的電路的簡(jiǎn)化電路圖。
具體實(shí)施例方式
現(xiàn)在參考詳細(xì)說(shuō)明本發(fā)明的實(shí)施例，這舉例說(shuō)明了由發(fā)明者現(xiàn)在打算來(lái)執(zhí)行本發(fā)明的最佳的模式。應(yīng)該可以了解的是，本最佳模式的描述只不過(guò)是說(shuō)明性的以及它不該被認(rèn)為有限制的意義。
圖1A舉例說(shuō)明了本發(fā)明有利地應(yīng)用一種NOR型快速電子可擦除可程序只讀存儲(chǔ)器(EEPROM)100的基本結(jié)構(gòu)。本快速內(nèi)存100包含了復(fù)數(shù)個(gè)核心或者存儲(chǔ)單元，該等存儲(chǔ)單元配置成一種矩形矩陣或行與列的排列。每一行結(jié)合了一條字符線(WL)，而每一列結(jié)合了一條位線(BL)。
假若，有n列與m行，則位線標(biāo)示成BL0至BLn，字符線標(biāo)示成WL0至WLm。適當(dāng)?shù)碾妷航柚痪€驅(qū)動(dòng)器102施加到位線，而適當(dāng)?shù)碾妷航柚址€驅(qū)動(dòng)器104來(lái)施加到字符線。施加到驅(qū)動(dòng)器102與104的電壓藉由電源106在控制器108的控制之下而產(chǎn)生，這典型地為芯片上邏輯電路。本控制器108也控制了驅(qū)動(dòng)器102與104來(lái)個(gè)別或集體地尋址存儲(chǔ)單元，這將于以下說(shuō)明之。
存儲(chǔ)單元位于一條字符線與一條位線的各接合點(diǎn)。每個(gè)存儲(chǔ)單元包含有形成在半導(dǎo)體基片里的源極與漏極、浮置柵極、以及借著氧化物層與浮置柵極隔開的控制柵極的金屬氧化物半導(dǎo)體(MOS)場(chǎng)效應(yīng)晶體管(FET)。應(yīng)該知覺到的是，快速EEPROM的存儲(chǔ)單元不同于傳統(tǒng)FETs，因?yàn)樗鼈儼伺渲糜诳刂茤艠O與源極和漏極形成于其上的半導(dǎo)體基片之間的浮置柵極與隧道氧化層。
說(shuō)明于圖1A中的存儲(chǔ)單元是使用Tnm來(lái)表示的，在此，m是行(字符線)數(shù)目，n是列(位線)數(shù)目。存儲(chǔ)單元的控制柵極與各自的字符線相連接，以及存儲(chǔ)單元的漏極連接于如說(shuō)明的個(gè)別位線。所有存儲(chǔ)單元的源極連接于電源106。
圖1B說(shuō)明了另外的快速EEPROM內(nèi)存110，這與內(nèi)存100相似，除了存儲(chǔ)單元分成為數(shù)個(gè)數(shù)據(jù)庫(kù)之外(亦已知為頁(yè)或區(qū)段)，這之中的兩者顯示于圖1B，這之中的每一個(gè)可以獨(dú)立地程序制作，擦除與讀出。內(nèi)存110包含了第一存儲(chǔ)單元數(shù)據(jù)庫(kù)或頁(yè)112和第二存儲(chǔ)單元數(shù)據(jù)庫(kù)或頁(yè)114。于第一數(shù)據(jù)庫(kù)的存儲(chǔ)單元112表示成如在圖1A中相同的方式，而最初的符號(hào)加在于第二數(shù)據(jù)庫(kù)114中的存儲(chǔ)單元的符號(hào)表示里。數(shù)據(jù)庫(kù)112與114的字符線分別與字符線驅(qū)動(dòng)器116及118連接。
除了存儲(chǔ)單元外，每個(gè)數(shù)據(jù)庫(kù)112與114包含了適合每條位線的選擇晶體管。關(guān)于數(shù)據(jù)庫(kù)112與114的選擇晶體管是個(gè)別地標(biāo)示成S0至Sn以及S’0至S’n。本選擇晶體管的漏極是連結(jié)到各自的位線，而本選擇晶體管的源極是連接到關(guān)于字符線WL0至WLm與WL’0至WL’m的晶體管的漏極。
選擇晶體管不同于存儲(chǔ)單元晶體管的是它們是傳統(tǒng)的MOSFETs，因此缺乏浮置柵極。本選擇晶體管是切換存儲(chǔ)單元而不是存儲(chǔ)單元。關(guān)于數(shù)據(jù)庫(kù)112的選擇晶體管的柵極是連接于區(qū)段譯碼器120的數(shù)據(jù)庫(kù)選擇BS1，關(guān)于本數(shù)據(jù)庫(kù)114的選擇晶體管的柵極是連接于區(qū)段譯碼器122的數(shù)據(jù)庫(kù)選擇輸出BS2。
在數(shù)據(jù)庫(kù)112的存儲(chǔ)單元的源極是連接于共享電源電壓Vss1124，以及在數(shù)據(jù)庫(kù)114中的存儲(chǔ)單元的源極連接于共享電源電壓Vss2126。
數(shù)據(jù)庫(kù)112藉由施加邏輯高信號(hào)到導(dǎo)通晶體管S0至Sn以及連接數(shù)條位線BL0至BLn于其下的存儲(chǔ)單元的數(shù)據(jù)庫(kù)選擇線BS1而被選擇。數(shù)據(jù)庫(kù)112借著施加邏輯低信號(hào)到關(guān)閉晶體管S0至Sn及從位線斷開存儲(chǔ)單元的數(shù)據(jù)庫(kù)選擇線BS1而不被選擇。本數(shù)據(jù)庫(kù)114以一種使用數(shù)據(jù)庫(kù)選擇信號(hào)BS2與選擇晶體管S’0至S’n的本質(zhì)上類似的方法來(lái)被選擇與不被選擇。內(nèi)存110的作業(yè)本質(zhì)上類似于內(nèi)存100的作業(yè)(圖1A)，除了程序制作、擦除與讀取作業(yè)可以獨(dú)立地執(zhí)行在數(shù)據(jù)庫(kù)112&114。
圖2A是說(shuō)明存儲(chǔ)單元200的一種型態(tài)的架構(gòu)的簡(jiǎn)化截面視圖。本存儲(chǔ)單元200使用熱電子來(lái)程序制作而Fowler-Nordheim穿隧使用負(fù)控制柵極電壓來(lái)擦除。本存儲(chǔ)單元200制造于P型基片202上，于作業(yè)期間，這維持于接地電位。為了擦除本存儲(chǔ)單元，使用了負(fù)控制柵極電壓技術(shù)，藉此，施加了一個(gè)大的負(fù)電壓，大約負(fù)10伏特于控制柵極204，這形成于絕緣體206之上。同時(shí)，施加了適度正電壓，大約5伏特于源極區(qū)域，這包含了n+區(qū)域208與n-區(qū)域210。在擦除期間，漏極區(qū)域是浮置的。本合成的垂直電場(chǎng)Ev，標(biāo)示于213，跨越位于浮置柵極216與源極區(qū)域208、210之間的二氧化硅層214，造成了于浮置柵極216里的電子218穿越過(guò)電介質(zhì)層214，如以箭型記號(hào)219所標(biāo)示，進(jìn)入于源極區(qū)域208、210。
于擦除期間，一個(gè)重要的問(wèn)題是，當(dāng)于擦除期間，反向偏壓源極接面220時(shí)，一些電流從結(jié)合的源極區(qū)域208、210流入于基片202。這些電流稱之為帶至帶(BB)穿隧電流。帶至帶穿隧電流的大小取決于施加于源極區(qū)域220的反向偏壓的大小。因?yàn)榭刂茤艠O204偏壓在負(fù)電壓，本帶至帶穿隧電流的電洞成份(叫做熱電洞)傾向于跟隨本電場(chǎng)并轟擊半導(dǎo)體電介質(zhì)接口222與電介質(zhì)層214。借著產(chǎn)生不希望的接口狀態(tài)，這些熱電子可以破壞接口222。除此之外，一些這些熱電子事實(shí)上可能有足夠的能量而注入于電介質(zhì)層214，在此，它們被陷捕。這些陷捕的熱電子降低了內(nèi)存裝置的性能。用來(lái)擦除存儲(chǔ)單元的負(fù)控制柵極電壓技術(shù)產(chǎn)生了電洞陷捕與接口狀態(tài)，這樣造成了可靠性問(wèn)題，諸如窗孔，電荷耗損，不規(guī)律的擦除以及強(qiáng)調(diào)性的柵極干擾。這些接口狀態(tài)與陷捕的電洞橫向地分布它們自己從源極PN接面220到溝道區(qū)域224。于擦除作業(yè)期間，此陷捕的電洞分布的峰值密度與寬度取決于接面偏壓與控制柵極偏壓。對(duì)于長(zhǎng)溝道裝置，相關(guān)于全部溝道長(zhǎng)度的電洞分布的寬度是小的，以及它在裝置可靠性與性能上的相反影響是微小的。無(wú)論如何，對(duì)于深的，次微米裝置，這個(gè)分布的寬度變?yōu)闇系篱L(zhǎng)度的一個(gè)重要的部分。照此，它于裝置可靠性與性能的反向影響是更加非常重要的。
圖2B是說(shuō)明存儲(chǔ)單元226的第二型的架構(gòu)的簡(jiǎn)化截面視圖。存儲(chǔ)單元226是形成于p井228里，這可利用p+區(qū)域230來(lái)導(dǎo)電的接觸。P井228是形成于n井區(qū)域232里，這可使用n+區(qū)域234來(lái)導(dǎo)電的接觸。本n井區(qū)域232是形成于p基片236上。為了擦除存儲(chǔ)單元226，大約負(fù)10伏特的大的負(fù)電壓，施加于控制柵極238?？刂茤艠O238是形成在絕緣體240上，接著，這是形成于浮置柵極242上。同時(shí)當(dāng)施加本負(fù)電壓于控制柵極時(shí)，大約5伏特的適度正電壓通過(guò)p+區(qū)域230與p井區(qū)域228，施加到p型溝道區(qū)域244。因?yàn)楸緋型基片236是接地的，施加正電壓通過(guò)p+接觸區(qū)域230到p型溝道區(qū)域244需要于n井232里所隔離的p井228的形成。于擦除期間，源極區(qū)域246與漏極區(qū)域248是浮置在低于p井228偏壓下的電位。本電位取決于源極與漏極區(qū)域246&248的幾何形狀，也取決于來(lái)自漏極與源極區(qū)域的漏電流總量。這擦除技術(shù)稱之為負(fù)柵溝道擦除技術(shù)。在負(fù)柵溝道擦除技術(shù)里，在浮置柵極242溝道的電子垂直地經(jīng)過(guò)浮置柵極電介質(zhì)250進(jìn)入溝道區(qū)域244，如所示般，向下瞄準(zhǔn)的箭頭記號(hào)252垂直向下。因?yàn)橛谠礃O區(qū)域246與p井區(qū)域228之間沒有電偏壓以及源極區(qū)域246是浮置的，所以沒有帶至帶電流存在。然而，在一個(gè)疊層?xùn)艠O快速內(nèi)存里，可能會(huì)發(fā)生其它裝置可靠度問(wèn)題。例如，因?yàn)椴脸潜榧坝跍系绤^(qū)域244施行，接口狀態(tài)的產(chǎn)生與氧化物陷捕是沿著溝道區(qū)域244而全部分布的。如此的接口狀態(tài)與氧化物陷捕的濃度降低了存儲(chǔ)單元讀取電流，這可接連的減慢讀取速度與最終可能造成讀取的誤差。在氧化層250的部分254的陷捕，這位于浮置柵極242之下與漏極接面256之上，亦可延緩程序制作期間的熱電子注入。本垂直電場(chǎng)Ev顯示于257。
有關(guān)于這些擦除技術(shù)的背景與有關(guān)的裝置可靠性論點(diǎn)描述在以下的出版品Haddad等人“降低起因于快速存儲(chǔ)單元的電洞陷捕”電氣與電子工程師協(xié)會(huì)(IEEE)電裝置文件，1989年3月出刊，第10冊(cè)，第3號(hào)，第177至179頁(yè)；Chun等人”擦除于快速EPROM裝置里感生的破壞的水平分布”SRC Techcon，1996九月；Chun等人”擦除于快速EPROM NMOSFET裝置里感生的電洞陷捕與接口陷井的水平分布”電氣與電子工程師協(xié)會(huì)半導(dǎo)體接口專家會(huì)議，1996；Witters等人”隧道氧化物浮置柵極EPROM裝置的降低與薄柵極氧化物的高場(chǎng)電流感生的降低的關(guān)聯(lián)”于電子裝置的電氣與電子工程師協(xié)會(huì)學(xué)報(bào)，第36冊(cè)，第9號(hào)，1989年九月，第1663頁(yè)；以及Kobayashi等人”有關(guān)3V唯區(qū)段可擦除DINOR快速內(nèi)存的內(nèi)存矩陣架構(gòu)與譯碼方案”固態(tài)電路的電氣與電子工程師協(xié)會(huì)期刊，第29冊(cè)，第4號(hào)，1994年四月，第454至458頁(yè)。
圖3是一個(gè)快速EEPROM存儲(chǔ)單元302、304、306、308的列300的一個(gè)簡(jiǎn)化電路圖，顯示了于其中一個(gè)快速存儲(chǔ)單元的程序制作期間的控制柵極、源極與漏極電壓。本存儲(chǔ)單元304是由施加相對(duì)的高電壓于選擇的存儲(chǔ)單元的控制柵極而程序化的，如于310所示的典型的大約9伏特，施加適度電壓于漏極經(jīng)由位線(BL)，如312所示的典型為大約5伏特，以及如314所示，源極接地。未選擇的快速存儲(chǔ)單元的柵極，如316所示，是接地的。程序化電壓的結(jié)合造成熱電子從漏極空泛區(qū)域注入于存儲(chǔ)單元304的浮置柵極。于不同程序化電壓的移除，注入的電子陷捕于浮置柵極里并在此建立了負(fù)電荷，這增加了存儲(chǔ)單元304的門限電壓到超過(guò)大約4伏特的值。
圖4A是顯示于圖3里快速EEPROM存儲(chǔ)單元302、304、306、308的列300的一個(gè)簡(jiǎn)化的電路圖，并于擦除所有快速存儲(chǔ)單元期間，根據(jù)先前的技藝顯示了本控制柵極、源極與漏極電壓。如在此技藝中所知的，所有的存儲(chǔ)單元皆同時(shí)被擦除。在圖4A顯示的擦除方法中，一個(gè)適度高電壓，典型為5伏特，施加于如400所示的源極，一個(gè)大約負(fù)10伏特的負(fù)電壓，施加于如402所示的控制柵極，以及如404所示，漏極是浮置的。這造成注入于浮置柵極里的電子，于程序制作期間，藉由Fowler-Nordheim穿隧效應(yīng)從每個(gè)浮置柵極經(jīng)由各自的隧道氧化層，移動(dòng)到各自的源極區(qū)域。
圖4B顯示了如圖4A中所示的快速EEPROM存儲(chǔ)單元302、304、306與308的擦除列300的另一種的先前技藝方法，在此，P井偏壓于5V，以及數(shù)量負(fù)10伏特的負(fù)電壓施加于如406所示的控制柵極，而如分別標(biāo)示于408與410的源極與漏極則是浮置的。
在每種上述擦除的方法里，存儲(chǔ)單元藉由施加一個(gè)或較多擦除脈沖到內(nèi)存的所有存儲(chǔ)單元(或在一個(gè)數(shù)據(jù)庫(kù)或區(qū)段的所有存儲(chǔ)單元)而擦除。在以下的討論里，假定本存儲(chǔ)單元是NMOS增強(qiáng)模式FETs。然而，可令人了解的是，本發(fā)明沒這么限制，以及它的范圍包含了施加在此描述的原理到其它的型態(tài)與架構(gòu)，包含了，例如PMOS與/或空泛型模式FETs的任何組合。
圖5是于先前技藝擦除程序擦除期間，存在于快速記憶存儲(chǔ)單元的電壓的圖形表示法?？缭剿淼姥趸顴feild的電場(chǎng)是與以下的電壓成比例的；施加于存儲(chǔ)單元柵極的電壓Vgate，當(dāng)施加?xùn)艠O電壓Vgate于存儲(chǔ)單元時(shí)，存儲(chǔ)單元的門限電壓Vth，施加于源極的電壓Vsource，于一個(gè)最初的u.v.(紫外線)擦除之后的門限電壓Vtuv，由以下的關(guān)系來(lái)呈現(xiàn)Efield～ag(Vgate-Vth+Vtuv)+(as-1)Vsource(1)在此ag是字符線至浮置柵極耦合常數(shù)，以及as是源極至浮置柵極耦合常數(shù)。
在先前的技藝?yán)?，施加到柵極的電壓Vgate是固定的，施加于源極的電壓Vsource是固定的，以及電壓Vtuv是固定的。擦除脈沖造成門限電壓Vth的降低(這是擦除脈沖的目的)。如可以了解到，因?yàn)橄惹暗募妓嚪椒@示了施加到柵極的固定電壓，其必須施加相對(duì)高電壓于柵極，以致于本擦除可以進(jìn)行直到存儲(chǔ)單元有零門限值電壓。在圖5中，圖形500說(shuō)明了當(dāng)擦除脈沖的數(shù)量增加時(shí)，存儲(chǔ)單元的門限電壓Vth減少了。虛線502表示于全部擦除過(guò)程期間，施加到柵極的固定電壓Vgate。圖形504是由施加到存儲(chǔ)單元的Vgate(它是負(fù)的)與Vth(它是正的)所顯示的總電壓差(因?yàn)槭┘拥皆礃O的電壓與電壓Vtuv于擦除過(guò)程中固定不變，所以沒考慮與顯示它們)。因?yàn)殡妶?chǎng)Efield成比例于施加于柵極Vgate的電壓與擦除的存儲(chǔ)單元的門限電壓Vth之間的不同電壓差，在此情形，峰值電場(chǎng)Efield將與大約15伏特成比例(假定于擦除一開始，本存儲(chǔ)單元的門限電壓是5伏特)。
圖6是根據(jù)本發(fā)明的一個(gè)擦除過(guò)程期間，存在于快速存儲(chǔ)單元的電壓圖形表示。如同顯示于圖5的先前技藝圖形模式，跨越于隧道氧化物的電場(chǎng)Efield與下面的電壓成比例；施加于存儲(chǔ)單元柵極的電壓Vgate，當(dāng)柵極電壓Vgate施加于存儲(chǔ)單元時(shí)存儲(chǔ)單元的門限電壓Vth，施加到源極的電壓Vsource，以及在最先u.v.(紫外線)擦除后的門限電壓Vtuv，如借著以下關(guān)系所顯示Efield～ag(Vgate-Vth+Vtuv)+(as-1)Vsource(1)在此ag是字符線至浮置柵極耦合常數(shù)，以及as是源極至浮置柵極耦合常數(shù)。
在本發(fā)明中，為了減少跨越于隧道氧化物的峰值電場(chǎng)以及使本電場(chǎng)固定，施加于柵極的電壓Vgate是改變的，以與變化的門限電壓并駕齊驅(qū)(如上面所討論的，于擦除過(guò)程期間，施加于源極的電壓Vsource與電壓Vtuv沒有改變，并將不予考慮)。這降低了最初的電場(chǎng)Efield以及實(shí)質(zhì)上減少了破壞隧道氧化物與降低存儲(chǔ)單元可靠性的載子產(chǎn)生的數(shù)量。當(dāng)能了解到，本電場(chǎng)Efield也必須足夠高到以一種合時(shí)的方法來(lái)完成本擦除。這兩種競(jìng)合因素的解決是當(dāng)于擦除過(guò)程期間，當(dāng)門限電壓的量值減少時(shí)，則增加施加到柵極Vgate的負(fù)電壓的量值。在圖6里的圖形600是門限電壓Vt的一種表示，并且說(shuō)明了于擦除期間，門限電壓如何地減少。虛線602說(shuō)明了當(dāng)門限電壓Vt減少時(shí)，施加到柵極的電壓Vgate如何地改變。圖形604說(shuō)明了產(chǎn)生的固定電壓Vgate-Vth。因?yàn)槿绻?1)里所示，電場(chǎng)Efield與電壓成比例，所以峰值電場(chǎng)Efield大體上固定于一個(gè)減小的值。這減小的峰值電場(chǎng)大體上減少了產(chǎn)生的載子數(shù)目，以及大體上改進(jìn)了存儲(chǔ)單元的可靠度。除此，本減小的固定電場(chǎng)Efield是足夠的高以致于擦除的速度沒有降低。與于擦除期間存儲(chǔ)單元門限電壓的改變一致的門限電壓Vgate改變之時(shí)序，是由個(gè)別存儲(chǔ)單元的特性過(guò)程所決定的。此特性過(guò)程可以是一個(gè)經(jīng)驗(yàn)過(guò)程或者是一個(gè)計(jì)算機(jī)模型制造過(guò)程。
圖7顯示了根據(jù)本發(fā)明而用來(lái)施加改變電壓于擦除的存儲(chǔ)單元的控制柵極Vgate電壓的電路700的簡(jiǎn)化電路圖。本電路700包含了控制晶體管704的定時(shí)器控制單元702，而此晶體管704依序控制著來(lái)自負(fù)泵706的電流。來(lái)自負(fù)泵的電流輸入于與輸出變化控制柵極電壓Vgate的晶體管710的柵極相連接的成比例放大器708里。參照?qǐng)D1A&圖1B，本時(shí)間控制單元702可做成一部份的控制器108以及晶體管704，成比例放大器708與晶體管710可做成一部份的字符線驅(qū)動(dòng)器104(圖1A)或者字符線驅(qū)動(dòng)器116&118(圖1B)。
總而言之，本發(fā)明克服了先前技藝的限制，并提供了于擦除期間施加于存儲(chǔ)單元的減小固定電場(chǎng)而來(lái)擦除存儲(chǔ)單元的一種方法。本減小的電場(chǎng)大體上減少了產(chǎn)生的載子數(shù)目，于是實(shí)質(zhì)上改善了存儲(chǔ)單元的可靠度。
為了說(shuō)明與描述的目的，已經(jīng)提出了本發(fā)明實(shí)施例的上述說(shuō)明。然該等實(shí)施例并不全然完整或限制為已完全揭露的確實(shí)型式。根據(jù)上述的教導(dǎo)，明顯的變更與改變是可能的。選擇或描述本實(shí)施例是為了提供本發(fā)明原理的最佳說(shuō)明與它的實(shí)際應(yīng)用，從而可使本技藝?yán)锏囊话慵夹g(shù)人員，在不同的實(shí)施例里以及適合用于打算的特定使用的不同的變更，而利用本發(fā)明。當(dāng)根據(jù)公平、合法、合理地賦予權(quán)利于他們的寬廣范圍來(lái)解釋時(shí)，所有的這些修正與變更是位于由權(quán)利要求所決定的本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種用于擦除多個(gè)存儲(chǔ)單元組成的內(nèi)存裝置中的存儲(chǔ)單元的方法，每一存儲(chǔ)單元具有源極和控制柵極，其中電場(chǎng)Efield是由方程式Efield～ag(Vgate-Vth+Vtuv)+(as-1)Vsource所決定，此方法包含的，a)在欲擦除的存儲(chǔ)單元上執(zhí)行紫外線擦除以產(chǎn)生紫外線擦除門限電壓，Vtuv；并且因此b)施加電壓Vsource到欲擦除的存儲(chǔ)單元的源極；以及c)施加變化電壓Vgate到欲擦除存儲(chǔ)單元的控制柵極，其中，于擦除過(guò)程中，Vgate-Vth是固定的；其中，在擦除過(guò)程中，該方法用來(lái)降低峰值電場(chǎng)。
2.如權(quán)利要求1所述的方法，其中電壓Vsource大約為5伏特。
3.如權(quán)利要求1或2所述的方法，其中欲擦除存儲(chǔ)單元的源極是容許浮置的。
全文摘要
本發(fā)明提供一種于多重內(nèi)存單元組成的內(nèi)存裝置擦除期間，減少峰值電場(chǎng)的方法。于擦除期間，本內(nèi)存單元的電場(chǎng)E
文檔編號(hào)H01L29/792GK1411602SQ00817240
公開日2003年4月16日 申請(qǐng)日期2000年12月5日 優(yōu)先權(quán)日1999年12月17日
發(fā)明者克萊文德·李 申請(qǐng)人:先進(jìn)微裝置公司