專利名稱：高頻線路及高頻電路的制作方法
技術領域：
本發明涉及形成于半導體基片上、用以處理微波波段和毫米波波段等高頻信號的高頻線路及該高頻線路構成的高頻電路，具體地說，涉及能夠實現低功率損耗的高頻線路及高頻電路。
以下，說明圖1所示微帶線路的操作。在帶狀導體1與接地導體3之間有大致垂直方向的電力線，帶狀導體1端面附近的電力線則向基片上的空間放射。這樣的微帶線路中，集中在帶狀導體1與接地導體3之間傳播能量，在帶狀導體1端面附近放射的電力線引起導體損耗。
圖2是表示流經圖1所示微帶線路的帶狀導體的電流沿帶狀導體的寬度方向的電流量的圖。圖2中，W表示帶狀導體1的寬度的一半，X軸方向上坐標值為0的點相當于帶狀導體1的中央部分。如圖2所示，流經帶狀導體1的高頻電流集中在帶狀導體1的端部。如上所述，帶狀導體1端面附近容易發生電力線向空間放射，流經端部電流的電流量越大，導體損耗越大。
為了解決上述微帶線路的傳輸損耗的問題進行了許多研究，例如，發表有“U形溝微帶線路的特性分析”(1994年電子信息通信學會春季全國大會C-144)等。圖3是表示具有該文發表的U字形帶狀導體的微帶線路結構的截面圖。圖3中，11是上側形成有U字形溝部的絕緣體，12是設置于絕緣體11的溝部表面形成的帶狀導體，13是接地導體，14是半導體基片。另外，帶狀導體12在水平方向具有2W的寬度。
圖4是表示流經圖1及圖3所示微帶線路的帶狀導體的電流沿帶狀導體的寬度方向的電流量的圖。圖4中，符號A表示的實線表示流經具有圖1所示結構的微帶線路的帶狀導體1的電流，符號B表示的虛線表示流經具有圖3所示結構的微帶線路的帶狀導體12的電流。如圖4所示，通過在設置于絕緣體11的U字形溝部表面形成帶狀導體12，能夠減少電流向帶狀導體12端部的集中，降低導體損耗。
將圖3所示的微帶線路與圖1所示的微帶線路比較，通過空氣的電力線密度減少了，而通過絕緣體11的電力線密度增加了。即，圖3所示的微帶線路有絕緣體損耗變大的問題。另外，由于只有絕緣體11插入帶狀導體12和接地導體13之間，有無法調整通過絕緣體11的電力線的絕緣體損耗的問題。
另外，利用具有圖1或圖3所示結構的傳統的微帶線路構成產生容性或感性的開路短截線或短路短截線時，微帶線路的導體損耗或絕緣體損耗會引起短截線中的傳輸損耗的問題。
而且，利用具有圖1或圖3所示結構的傳統的微帶線路構成螺旋形電感器時，微帶線路的導體損耗或絕緣體損耗會引起螺旋形電感器中的傳輸損耗的問題。因而，如果將具有傳輸損耗的螺旋形電感器應用于高頻放大器、高頻振蕩器等的高頻裝置時，會有高頻裝置的噪音特性劣化的問題。
本發明針對上述問題的解決，其目的在于提供具有抑制導體損耗或絕緣體損耗、降低整體傳輸損耗的低損耗特性的高頻線路及該高頻線路構成的高頻電路。
本發明的高頻線路包括電介質；電介質下側設置的接地導體；電介質上側設置的、比電介質具有更高介電常數的絕緣體；設置在絕緣體上側形成的溝部且形成有中央部分低于端部的凹狀的帶狀導體。
從而，通過在帶狀導體和接地導體之間插入絕緣體和具有有效介電常數低于絕緣體的電介質，能夠抑制通過帶狀導體和接地導體之間電力線的絕緣體損耗，同時，通過利用電磁場模擬電路等實現高頻線路的形狀的最佳化，能夠調整流經帶狀導體的高頻電流的電流分布，減少電流向端部的集中，抑制導體損耗，因而能夠降低整體的高頻線路的傳輸損耗。
本發明的高頻線路包括電介質；電介質下側設置的接地導體；設置在電介質上側，比電介質具有更高介電常數且具有互不相同的介電常數，并通過逐步疊層而形成溝部的多個平板狀絕緣體；設置在由多個絕緣體形成的溝部且形成有中央部分低于端部的凹狀的帶狀導體。
從而，通過在帶狀導體和接地導體之間不僅插入絕緣體，還插入有效介電常數低于絕緣體的電介質，能夠抑制通過帶狀導體和接地導體之間電力線的絕緣體損耗，同時，通過利用電磁場模擬電路等實現微帶線路的形狀的最佳化，能夠調整流經帶狀導體的高頻電流的電流分布，減少電流向端部的集中，抑制導體損耗，因而能夠降低整體的高頻線路的傳輸損耗。另外，通過多個絕緣體適當疊層形成近似曲線或直線狀的溝部，從而不需要進行三維的加工，因而能夠容易且低成本地實現微帶線路的制作。而且，通過分別調整形成平板狀的多個絕緣體的有效介電常數，能夠容易地制作具有最佳高頻電流的電流分布的高頻電路的形狀。
本發明的高頻線路包括電介質；電介質下側設置的接地導體；電介質上側設置的、比電介質具有更高介電常數的一個或多個第一絕緣體；設置在第一絕緣體上側形成的溝部且通過多個帶狀導體及多個第二絕緣體交互疊層而形成整體凹狀的疊層體。
從而，通過在一個帶狀導體形成的疊層體和接地導體之間插入第一絕緣體和具有有效介電常數低于絕緣體的電介質，能夠抑制通過疊層體和接地導體之間電力線的絕緣體損耗，另外，由于疊層體中多個帶狀導體及多個第二絕緣體交互疊層，能夠抑制由集膚效應引起的高頻電流的集中，降低帶狀導體的導體損耗。而且，通過適當調整交互疊層的多個帶狀導體及多個第二絕緣體在寬度方向上的長度，能夠使可以作為一個帶狀導體處理的疊層體的端面和角部形成近似的曲線形狀，因而能夠抑制端面和角部的放射，降低傳輸損耗。
本發明的高頻線路具有使構成疊層體的多個帶狀導體相互電氣連接的一個或多個通孔。
從而，能夠使流經構成疊層體的多個帶狀導體的高頻電流的電流分布最佳化，降低導體損耗。
本發明的高頻電路是通過將利用上述的任何一個高頻線路形成的主線路和利用該高頻線路形成的一個或多個短截線連接在一起而構成的。
從而，能夠獲得具有容性或感性的低損耗的高頻電路。另外，通過將該高頻電路應用于高頻放大器、高頻振蕩器等的高頻裝置，能夠改善高頻裝置的噪音特性。
本發明的高頻電路是配備有利用上述的任何一個高頻線路形成的螺旋形電感器的高頻電路。
從而，能夠獲得具有低損耗螺旋形電感器的高頻電路。另外，通過將該高頻電路應用于高頻放大器、高頻振蕩器等的高頻裝置，能夠改善高頻裝置的噪音特性。
圖2是表示流經帶狀導體的電流沿帶狀導體的寬度方向的電流量的圖。
圖3是表示傳統的微帶線路結構的其他例子的截面圖。
圖4是表示流經帶狀導體的電流沿帶狀導體的寬度方向的電流量的圖。
圖5是表示本發明實施例1的微帶線路結構的截面圖。
圖6是表示流經帶狀導體的電流沿帶狀導體的寬度方向的電流量的圖。
圖7是表示本發明實施例1的微帶線路變形例的結構的截面圖。
圖8是表示本發明實施例2的微帶線路結構的截面圖。
圖9是表示本發明實施例3的微帶線路結構的截面圖。
圖10是表示本發明實施例4的微帶線路結構的截面圖。
圖11是表示本發明實施例5的高頻電路結構的一個例子的平面圖。
圖12是表示本發明實施例5的高頻電路結構的其他例子的平面圖。
圖13是表示本發明實施例6的高頻電路結構的一個例子的平面圖。
實施發明的最佳實施例以下，為了更詳細地說明本發明，參考
實施本發明的最佳實施例。
(實施例1)圖5是表示本發明實施例1的微帶線路(高頻線路)結構的截面圖。圖5中，21是半導體基片(電介質)，22是半導體基片21下側設置的接地導體，23是半導體基片21上側設置的、比半導體基片21具有更高有效介電常數的絕緣體，24是絕緣體23上側形成的溝部，25是設置在絕緣體23的溝部24、通過蝕刻法等印刷工序形成具有大體上一定高度且其端部延伸到溝部24的外側的帶狀導體。由于溝部形成曲線狀，帶狀導體25的截面的上緣及下緣同樣呈曲線狀，帶狀導體25的中央部分與接地導體22之間的距離變成比帶狀導體25的端部與接地導體22之間的距離短，因而帶狀導體25具有凹狀的形狀。另外，帶狀導體25在水平方向具有2W的寬度。
以下說明其操作。本實施例1的微帶線路中，通過在帶狀導體25和接地導體22之間不僅插入絕緣體23還插入有效介電常數低于絕緣體23的半導體基片21，能夠抑制通過帶狀導體25和接地導體22之間電力線的絕緣體損耗。而且，通過利用電磁場模擬電路，對具有帶狀導體25和接地導體22之間插入半導體基片21和絕緣體23結構的微帶線路實施微帶線路的形狀的最佳設計，以便減少電流向帶狀導體25的端部的集中。從而，能夠調整流經帶狀導體25的高頻電流的電流分布，減少電流向端部的集中并抑制導體損耗。
圖6是表示流經圖3所示傳統微帶線路及圖5所示本發明實施例1的微帶線路的帶狀導體的電流沿帶狀導體的寬度方向的電流量的圖。圖6中，符號C表示的實線表示流經具有圖5所示結構的微帶線路的帶狀導體的電流，符號D表示的虛線表示流經具有圖3所示結構的微帶線路的帶狀導體的電流。如圖6所示，通過在帶狀導體25和接地導體22之間插入絕緣體23和具有有效介電常數低于絕緣體23的半導體基片21，能夠減少電流向帶狀導體25的端部的集中并抑制導體損耗。
另外，圖7是表示本發明實施例1的微帶線路變形例的結構的截面圖。圖7中與圖5的相同符號表示相同或相當部分，因而省略其說明。圖7所示的微帶線路形成直線狀的絕緣體23的溝部24，相應地，帶狀導體25的截面的上緣及下緣也同樣形成直線狀，這一點與本發明實施例1的微帶線路不同。但是在該結構中，通過在帶狀導體25和接地導體22之間不僅插入絕緣體23還插入有效介電常數低于絕緣體23的半導體基片21，能夠抑制絕緣體損耗，同時，通過利用電磁場模擬電路，實施微帶線路的形狀的最佳設計，能夠調整流經帶狀導體25的高頻電流的電流分布，減少電流向端部的集中并抑制導體損耗。
如上所述，本實施例1的結構包括半導體基片21；半導體基片21下側設置的接地導體22；半導體基片21上側設置的、比半導體基片21具有更高有效介電常數的絕緣體23；設置在絕緣體23上側形成的溝部24且形成有中央部分低于端部的凹狀的帶狀導體25。從而，通過在帶狀導體25和接地導體22之間不僅插入絕緣體23還插入有效介電常數低于絕緣體23的半導體基片21，能夠抑制通過帶狀導體25和接地導體22之間電力線的絕緣體損耗，同時，通過利用電磁場模擬電路等實現微帶線路的形狀的最佳化，能夠調整流經帶狀導體25的高頻電流的電流分布，減少電流向端部的集中，抑制導體損耗，因而能夠降低整體的微帶線路的傳輸損耗。
(實施例2)圖8是表示本發明實施例2的微帶線路(高頻線路)結構的截面圖。圖8中，31是半導體基片(電介質)，32是半導體基片31下側設置的接地導體，33a、33b、33c、33d、33e是在半導體基片31上側疊層的、具有互不相同的有效介電常數、寬度方向的長度及厚度的平板狀絕緣體，34是由多個絕緣體33a、33b、33c、33d、33e疊層形成、具有比半導體基片21更高有效介電常數的絕緣體部分，35是通過逐步疊層多個平板狀絕緣體33a、33b、33c、33d、33e而在絕緣體部分34上形成的溝部，36是在絕緣體部分34的溝部35上通過蝕刻法等印刷工序形成具有一定高度且其端部延伸到溝部35的外側的帶狀導體。通過適當設定絕緣體33的數目和多個絕緣體33的疊層方法，能夠形成近似曲線狀或直線狀的溝部35，相應地，帶狀導體36的截面的上緣及下緣也同樣形成近似曲線狀或直線狀，帶狀導體36的中央部分與接地導體32之間的距離變成比帶狀導體36的端部與接地導體32之間的距離短，帶狀導體36具有凹狀的形狀。
以下說明其操作。通過利用電磁場模擬電路對帶狀導體36與半導體基片31之間疊層的多個平板狀絕緣體33a、33b、33c、33d、33e的各個有效介電常數、寬度方向的長度及厚度等參數進行設計的最優化，使流經帶狀導體36內的高頻電流獲得適當的電流分布。
如上所述，本實施例2的結構包括半導體基片31；半導體基片31下側設置的接地導體32；在半導體基片31上側疊層的、比半導體基片31具有更高有效介電常數且有效介電常數互不相同的平板狀絕緣體33a、33b、33c、33d、33e；通過逐步疊層多個絕緣體33a、33b、33c、33d、33e而形成的溝部35；設置在溝部35上且形成有中央部分低于端部的凹狀的帶狀導體36。從而，通過在帶狀導體36和接地導體32之間不僅插入絕緣體34還插入有效介電常數低于絕緣體部分34的半導體基片31，能夠抑制通過帶狀導體36和接地導體32之間電力線的絕緣體損耗，同時，通過利用電磁場模擬電路等實現微帶線路的形狀的最佳化，能夠避免流經帶狀導體36的電流向端部的集中，實現適當的電流分布，抑制導體損耗。另外，實施例2的微帶線路中，通過多個絕緣體33a、33b、33c、33d、33e適當疊層形成近似曲線或直線狀的溝部35，從而不需要進行三維的加工，因而能夠容易且低成本地實現微帶線路的制作。而且，通過分別調整形成平板狀的各個絕緣體33a、33b、33c、33d、33e的有效介電常數，能夠容易地制作具有最佳高頻電流的電流分布的高頻電路的形狀。
(實施例3)圖9是表示本發明實施例3的微帶線路(高頻線路)結構的截面圖。圖9中，41是半導體基片(電介質)，42是半導體基片41下側設置的接地導體，43是半導體基片41上側設置的、比半導體基片41具有更高有效介電常數的絕緣體(第一絕緣體)，44是絕緣體43上側形成的溝部，45a、45b、45c是在溝部44上每隔一段設置的、形成具有大致一定高度的帶狀導體，46a及46b是分別插入帶狀導體45a和45b之間以及帶狀導體45b和45c之間形成具有大致一定高度的絕緣體(第二絕緣體)，47是交互疊層的多個帶狀導體45a、45b、45c及絕緣體46a、46b構成的疊層體。由于溝部44形成曲線狀，通過蝕刻法等印刷工序形成的帶狀導體45a、45b、45c及絕緣體46a、46b的上緣及下緣也同樣形成曲線狀，疊層體47的中央部分與接地導體42之間的距離變成比疊層體47的端部與接地導體42之間的距離短，疊層體47具有凹狀的形狀。
以下說明其操作。如圖9所示，由于帶狀導體45a、45b、45c及絕緣體46a、46b通過交互疊層、電磁耦合而構成疊層體47，因而可以把疊層體47等價作為一個帶狀導體處理。這時，能夠抑制各個帶狀導體45a、45b、45c中的集膚效應引起的高頻電流的集中，降低帶狀導體45a、45b、45c的導體損耗。另外，為了抑制集膚效應，將帶狀導體45a、45b、45c及絕緣體46a、46b的厚度設置成與表皮深度相比足夠小的值。
另外，通過適當調整相互疊層的帶狀導體45a、45b、45c及絕緣體46a、46b在寬度方向上的長度，圖9所示的等價于一個帶狀導體的疊層體47的端面及角部能夠形成近似的曲線形狀，因而可以抑制帶狀導體45a、45b、45c的端部的放射，降低傳輸損耗。
如上所述，本實施例3的結構包括半導體基片41；半導體基片41下側設置的接地導體42；半導體基片41上側設置的、比半導體基片41具有更高有效介電常數的絕緣體43；設置在絕緣體43上側形成的溝部44、通過多個帶狀導體45a、45b、45c及多個絕緣體46a、46b交互疊層而構成的疊層體47。從而，能夠抑制各個帶狀導體4 5a、45b、45c中的集膚效應引起的高頻電流的集中，降低帶狀導體45a、45b、45c的導體損耗。另外，對于疊層體47，通過適當調整相互疊層的帶狀導體45a、45b、45c及絕緣體46a、46b在寬度方向上的長度，等價于一個帶狀導體的疊層體47的端面及角部能夠形成近似的曲線形狀，因而可以抑制端面及角部的放射，降低傳輸損耗。
(實施例4)圖10是表示本發明實施例4的微帶線路(高頻線路)結構的截面圖。圖10中與圖9的相同符號表示相同或相當部分，因而省略其說明。48a、48b、48c分別是帶狀導體45a、45b及45c進行相互電氣連接的通孔。
以下說明其操作。利用通孔48a、48b、48c將每隔一段疊層的多個帶狀導體45a、45b及45c進行相互電氣連接，可以使流經微帶線路的高頻電流的電流分布最佳化。另外，利用電磁場模擬電路等設定多個通孔48a、48b、48c的數目、位置、直徑等參數，使高頻電流獲得最佳的電流分布。
如上所述，實施例4能夠獲得與實施例3同樣的效果，同時，由于具有多個通孔48a、48b、48c，用以將構成疊層體47的多個帶狀導體45a、45b及45c進行相互電氣連接，因而，能夠使流經構成疊層體47的多個帶狀導體45a、45b及45c的高頻電流獲得最佳的電流分布，降低導體損耗。
(實施例5)圖11是表示本發明實施例5的高頻電路結構的一個例子的平面圖。實施例5的高頻電路是具有采用從實施例1到實施例4的微帶線路構成的短截線，并具有容性或感性的頻率特性的高頻電路。即，51是半導體基片，52是半導體基片51上側設置的、比半導體基片51具有更高有效介電常數的絕緣體或多個絕緣體形成的絕緣體部分，53是設置在絕緣體或絕緣體部分52形成的溝部44上的帶狀導體或多個帶狀導體以及多個絕緣體構成的疊層體。54是利用從實施例1到實施例4的任何一個微帶線路構成的開路短截線(短截線)，55是主線路，用以相互連接從實施例1到實施例4的任何一個微帶線路構成的端口。
以下說明其操作。如圖11所示，通過將開路短截線54連接到主線路55，構成對應頻率的容性或感性的高頻電路。通過利用從實施例1到實施例4的任何一個微帶線路作為主線路55和開路短截線54，能夠獲得容性或感性的低損耗的高頻電路。
另外，圖12是表示本發明實施例5的高頻電路結構的其他例子的平面圖。圖12中與圖11的相同符號表示相同或相當部分，因而省略其說明。56是通孔，57是利用從實施例1到實施例4的任何一個微帶線路構成的短路短截線(短截線)。如圖12所示，通過將短路短截線57連接到主線路55，能夠獲得容性或感性的低損耗的高頻電路。
如上所述，根據實施例5，將利用從實施例1到實施例4的任何一個微帶線路構成的主線路55和短截線54、57連接在一起而構成高頻電路，因而能夠獲得容性或感性的低損耗的高頻電路。另外，通過將實施例5的高頻電路應用于高頻放大器、高頻振蕩器等的高頻裝置，能夠改善高頻裝置的噪音特性。
(實施例6)圖13是表示本發明實施例6的高頻電路結構的一個例子的平面圖。根據實施例6的高頻電路，其特征在于采用從本發明實施例1到實施例4的微帶線路構成螺旋形電感器。即，圖13中，61是半導體基片，62是半導體基片61上側設置的、比半導體基片61具有更高有效介電常數的絕緣體或絕緣體部分，63是設置在絕緣體或絕緣體部分62形成的溝部上的帶狀導體或疊層體。64是利用從實施例1到實施例4的任何一個微帶線路連接各個端口的螺旋形電感器。
如上所述，根據實施例6，通過利用從實施例1到實施例4的任何一個微帶線路構成螺旋形電感器64，因而能夠獲得低損耗的螺旋形電感器。另外，通過將實施例6的螺旋形電感器應用于高頻放大器、高頻振蕩器等的高頻裝置，能夠改善高頻裝置的噪音特性。
(工業上利用的可能性)如上所述，根據本發明的高頻線路及高頻電路適用于高頻放大器、高頻振蕩器等的高頻裝置，宜用以降低高頻線路及高頻電路的損耗。
權利要求
1.一種高頻線路，其特征在于包括電介質；所述電介質下側設置的接地導體；所述電介質上側設置的、比所述電介質具有更高有效介電常數的絕緣體；設置在所述絕緣體上側形成的溝部且形成有中央部分低于端部的凹狀的帶狀導體。
2.一種高頻線路，其特征在于包括電介質；所述電介質下側設置的接地導體；設置在所述電介質上側，比所述電介質具有更高有效介電常數且具有互不相同的有效介電常數，并通過逐步疊層而形成溝部的多個平板狀絕緣體；設置在由多個所述絕緣體形成的溝部且形成有中央部分低于端部的凹狀的帶狀導體。
3.一種高頻線路，其特征在于包括電介質；所述電介質下側設置的接地導體；所述電介質上側設置的、比所述電介質具有更高有效介電常數的一個或多個第一絕緣體；設置在所述第一絕緣體上側形成的溝部且通過多個帶狀導體及多個第二絕緣體交互疊層而形成整體呈凹狀的疊層體。
4.如權利要求3所述的高頻線路，其特征在于具有使構成疊層體的多個帶狀導體相互電氣連接的一個或多個通孔。
5.一種高頻電路，其特征在于，它是通過將利用權利要求1所述的高頻線路形成的主線路和利用該高頻線路形成的一個或多個短截線連接在一起而構成的。
6.一種高頻電路，其特征在于，它是通過將利用權利要求2所述的高頻線路形成的主線路和利用該高頻線路形成的一個或多個短截線連接在一起而構成的。
7.一種高頻電路，其特征在于，它是通過將利用權利要求3所述的高頻線路形成的主線路和利用該高頻線路形成的一個或多個短截線連接在一起而構成的。
8.一種高頻電路，其特征在于，它是通過將利用權利要求4所述的高頻線路形成的主線路和利用該高頻線路形成的一個或多個短截線連接在一起而構成的。
9.一種高頻電路，其特征在于，它包括利用權利要求1所述的高頻線路形成的螺旋形電感器。
10.一種高頻電路，其特征在于，它包括利用權利要求2所述的高頻線路形成的螺旋形電感器。
11.一種高頻電路，其特征在于，它包括利用權利要求3所述的高頻線路形成的螺旋形電感器。
12.一種高頻電路，其特征在于，它包括利用權利要求4所述的高頻線路形成的螺旋形電感器。
全文摘要
用以處理微波波段和毫米波波段的高頻信號的高頻線路,包括:半導體基片21;半導體基片21下側設置的接地導體22;半導體基片21上側設置的、比半導體基片21具有更高有效介電常數的絕緣體23;設置在絕緣體23上側形成的溝部24且形成有中央部分低于端部的凹狀的帶狀導體25。
文檔編號H01L27/08GK1384985SQ00815028
公開日2002年12月11日 申請日期2000年8月30日 優先權日2000年8月30日
發明者田島賢一, 津留正臣, 上杉美喜夫, 伊東健治, 磯田陽次 申請人:三菱電機株式會社