專利名稱：Eeprom使用的單一晶體管存儲單元的制作方法
技術領域：
本發明是關于微電子電路的技術，尤甚者，本發明是關于閃存裝置的結構。再尤甚者，本發明是關于閃存裝置的結構其使用可刪除一個位或字節或字符的單一晶體管存儲單元。
此種形式的存儲器包含有個別的金氧半導體(MOS)場效晶體管存儲單元，各存儲單元包含有包含有源級、漏極、浮動柵極和控制柵極，在此可通過提供各種的電壓給這些極以便將此存儲單元程序化為二進制的1或0，或者將整個區塊的存儲單元刪除。
將存儲單元連接成由行列構成的陣列，在此各行中的存儲單元的控制柵極連接至各字線且將在同一列中存儲單元的漏極連接至各位線。存儲單元的源極是連接在一起的。此配置已知為NOR存儲器結構。
通過提供導致熱電子從漏極耗盡區注入浮動柵極的電壓可將此存儲單元程序化，通常提供給控制柵極的電壓為9伏特，提供給漏極和接地源極的電壓大約為5伏特。一旦將程序化電壓移除，所注入的電子將由浮動柵極捕獲且在其中產生負電荷，此會將存儲單元的臨界電壓值增加至超過4伏特。
通過提供5伏特電壓給控制柵極，提供1伏特電壓給與漏極相連接的位線、源極接地，和感測位線的電流可讀取此存儲單元。假如存儲單元已程序化且其臨界電壓相當高(約4伏特)，則位線電流將會是零或至少相當低。假如存儲單元尚未程序化或刪除，則其臨界電壓將相當低(2伏特)，控制柵極電壓會增強信道，且位線電流將會相當高。
有幾種方法可清除存儲單元。其中一種配置中，是通過提供相當高的電壓，通常為12伏特的電壓給源極、將控制柵極接地、且使漏極浮動而將存儲單元清除。此導致在程序化期間注入浮動柵極的電子遭遇從浮動柵極經過薄透納氧化層至源極的Fowler-Norheim穿隧。亦可通過提供大約為-10伏特的負電壓給控制柵極、提供5伏特電壓給源極、且使漏極浮動而將存儲單元清除。另一個清除存儲單元的方法為提供5伏特電壓給P-井和-10伏特電壓給控制柵極且在此同時使源極/漏極浮動。
清除程序將導致在透納氧化層中發生電子捕獲。除此之外，清除不足和清除過多程序亦將導致在透納氧化層中發生電子捕獲。雖然在每個程序化/清除周期僅增加很小量的電子捕獲，但累計的電子捕獲將隨著程序化/清除周期的完成而增加，因此使清除時間逐漸惡化。
因為現有技術中的閃存裝置必須整個區塊刪除，所以就算僅需將一個存儲單元從已程序化狀態改變為未程序化狀態，亦須要刪除整個存儲器裝置。每次刪除存儲器裝置時，如上所述其聚集的捕獲電子將隨著各刪除/程序化周期的完成而增加，所以將使存儲單元的操作惡化。
因此，所須要的存儲器裝置是由單一晶體管存儲器單元制成，其可允許一次刪除此存儲器裝置的一個位、一個字節或一個字符。
依據本發明的一個概念，允許逐位刪除所選擇存儲單元的使用單一晶體管存儲單元的存儲器裝置將其存儲單元連接成由行列構成的陣列，在此存儲單元的控制柵極是連接至字線、漏極是連接至位線、且在同一列中的存儲單元的源極是連接至各源極位線。
依據本發明另一概念，位線驅動器控制位線和源極位線而字線驅動器控制字線。電源提供電力給位線驅動器和字線驅動器。控制器控制電源的輸出、位線驅動器的輸出和字線驅動器的輸出。
依據本發明又一概念，允許刪除所選擇的多位字符的使用單一晶體管存儲單元的存儲器裝置將其存儲單元連接成由行列構成的陣列，在此存儲單元的控制柵極是連接至字線、在同一列中的漏極是連接至位線、且組成多位字符的源極是連接至各自源極連接線，而構成多位字符的一列的源極連接線是連接至源極位線。
依據本發明再一概念，位線驅動器控制位線和源極位線而字線驅動器控制字線。電源提供電力給位線驅動器和字線驅動器。控制器控制電源的輸出、位線驅動器的輸出和字線驅動器的輸出。
依據本發明其它概念，多位字符可以是8位、16位、32位或64位。
由上述裝置所提供的閃存裝置在一實施例中允許對此存儲器裝置進行逐位的刪除而在另一實施例中允許刪除裝置的多位字符。
由參考下列的詳細說明及所伴隨附圖將可更了解本發明。因為從下列說明中本領域技術人員將可更了解，所以在此所顯示和說明的本發明實施例僅是用于說明可實現本發明的最佳模式。可了解的是本發明可以是其它的實施例且其許多細節是可以各種明顯的概念修正而不會偏離本發明的目標。因此附圖和詳細說明僅是作為說明用而非限制用。
圖4是顯示與圖3中相類似的存儲器裝置部分，其顯示依據本發明另一實施例的存儲器裝置中其存儲單元部分的控制柵極、源極、和漏極的連接，其中在同一行中的存儲單元的各源極是連接至分離的源極位線；圖5是顯示與第1圖中所顯示快閃EEPROM相類似但在同一行中的各存儲單元的源極是連接至分離的源極位的快閃EEEPROM的簡化電路圖；圖6與圖5相類似但顯示在同一行中的多個存儲單元的源極是連接至一個源極位線；圖7是顯示現有技術的存儲器裝置的部分的配置圖，其顯示存儲單元的源極是連接至共同源極位線；圖8是顯示存儲器裝置的部分的配置圖，其顯示在同一行中的存儲單元的各源極是連接至分離的源極位線；圖9是顯示存儲器裝置的部分的配置圖，其顯示在同一行中的存儲單元的源極是連接至一個源極位線。
圖1A顯示現有技術的NOR型快閃電可擦編程只讀存儲器(快閃EEPROM)100的基本結構。閃存100包含有多個核心或存儲單元，這些存儲單元是排列成正方形矩陣或行列陣列。每一行具有一個字線(WL)，而每一列則具有一個位線(BL)。
假設在此有n列m行，其位線是以BL0至BLn標示而字線則是以WL0至WLm標示。位線驅動器102提供適當的電壓給位線，而字線驅動器104則提供適當的電壓給字線。由驅動器102和104所提供的電壓是在控制器108的控制下由電源106產生的，此控制器通常為芯片內建式邏輯電路。控制器108亦將以下文中所說明的方式控制驅動器102和104以便個別地或集體地呼叫這些存儲單元。
存儲單元是位于字線和位線的各接點上。各存儲單元包含有一個金屬氧化半導體(MOS)場效晶體管(FET)，具有形成于半導體基體上的源極和漏極、浮動柵極、和利用氧化層與浮動柵極分隔的控制柵極。值得注意的是快閃EEPROM存儲單元與傳統FET不同處是在快閃EEPROM包含有浮動柵極和放置在控制柵極和半導體基體間的透納氧化層，在此基體上形成有源極和漏極。
圖1A中所顯示的存儲單元是以記號Tnm表示，在此m表示行(字線)的數目而n表示列(位線)的數目。如圖所示，存儲單元的控制柵極是連接至各自的字線，而存儲單元的漏極是連接至各自的位線。所有存儲單元的源極是連接至電源106。
圖1B是顯示另一個閃存110，其與存儲器100相類似，除了將存儲單元分割成庫(即所謂的頁或區塊)，在圖1B中顯示有兩個區塊，其每一個均可獨立程序化、刪除、和讀取。存儲器110包含有第一存儲單元庫或頁112和第二存儲單元庫或頁114。將以如圖1A中的相同方式標示在第一庫112中的存儲單元，而對第二記憶庫114中的存儲單元的標示增加撇符號。庫112和114的字線是分別連接至分離的字線驅動器116和118。
除了存儲單元之外，庫112和114均包含有用于各位線的選擇晶體管。用于庫112和114的選擇晶體管分別標示為So至Sn和So′至Sn′。選擇晶體管的漏極是連接至各位線，而選擇晶體管的源極則連接至字線WLo至WLm和WLo′至WLm′用的晶體管的漏極。
選擇晶體管與存儲單元晶體管的不同在于其是傳統的MOSFETs故因此缺少浮動柵極。選擇晶體管是切換組件而非存儲器組件。用于庫112的選擇晶體管的柵極是連接至區段譯碼器120的庫選BS1，而用于庫114的選擇晶體管的柵極是連接至區段譯碼器122的庫選輸出BS2。
在庫112中的存儲單元的源極是連接至共享源極電壓VSS1124而在庫114中的存儲單元的源極是連接至共享源極電壓VSS2126。
通過提供高邏輯位準的信號給庫選擇線BS1可選擇庫112，此庫選擇線BS1可使晶體管So至Sn導通，且將位線BLo至BLm連接至其下的存儲單元。通過提供低邏輯位準信號給庫選擇線BS1可不選擇庫112，此庫選擇線BS1可關斷晶體管So至Sn且將切斷位線與存儲單元的連接。可以本質上相同方式利用庫選擇線BS2和選擇晶體管So′至Sn′而可選擇和不選擇庫114。存儲器110的操作本質上與存儲器100(圖lA)的操作相同，除了可在庫112和114上獨立執行程序化、刪除和讀取操作。
圖2是顯示存儲器裝置的部分200的詳細圖，圖中顯示在現有技術中的六個單一晶體管快閃存儲單元202、204、206、208、210和212及此六個存儲單元的控制柵極、源極和漏極的電氣連接。此六個存儲單元202、204、206、208、210和212是排列成兩行和三列且可注意的是亦可使用未顯示在此的其它存儲單元。存儲單元202、204、和206的控制柵極是連接至字線WL0而存儲單元208、210和212的控制柵極是連接至字線WL1。如在前文中參考圖1A所討論的，字線WL0和WL1是連接至字線驅動器104(圖1A)。存儲單元202和208的漏極是連接至漏極位線214、存儲單元204和210的漏極是連接至漏極位線216、而存儲單元206和212的漏極是連接至漏極位線218。存儲單元202和208的源極是連接至源極線220、存儲單元204和210的源極是連接至源極線222、而存儲單元206和212的源極是連接至源極線224。源極線220、222和224均連接至VSS，其是連接至電源106(圖1A)。值得注意的是所有存儲單元202、204、206、208、210和212的源極在任何時間均是處于相同的電氣位準。亦可注意到的是可通過選擇字線和位線而選擇特殊的存儲單元，且因而選擇位于所選擇字線和位線接點處的存儲單元，且將電壓提供給所選擇存儲單元的控制柵極和漏極，此電壓不同于出現在未選擇存儲單元的控制柵極和漏極的電壓。可是，因為所有存儲單元的源極均連接至共同端，所以無法使提供至特殊存儲單元源極的電壓不同于在其它存儲單元源極所出現的電壓。此外，因為通常是通過提供相當高的電壓給要刪除的存儲單元的源極、將控制柵極接地、和使漏極浮動而將其刪除，圖2所顯示的先前記憶的結構可避免刪除個別的存儲單元。
圖3是顯示存儲器裝置的部分300的詳圖，圖中所顯示的存儲單元302、304、306和308的控制柵極是連接至WL1而存儲單元310、312、314和316的控制柵極是連接至WL2。值得注意的是存儲單元302、304、306和308代表一個“字符”且此字符可以是任意長度，舉例而言，此字符可以是4位、8位、16位、32位或更長或者是任意長度。存儲單元302和310的漏極是連接至漏極位線318、存儲單元304和312的漏極是連接至漏極位線320、存儲單元306和314的漏極是連接至漏極位線322、而存儲單元308和316的漏極則是連接至漏極位線324。存儲單元302、304、306和308的源極是連接至共享源極線326。應該注意的是在存儲單元306和308間的任何存儲單元的源極亦是連接至共享源極線326。同樣地，存儲單元310、312、314和316的源極是連接至共享源極線328。在存儲單元314和316間的任何存儲單元的源極亦是連接至共享源極線328。共享源極線326和328是連接至源極位線330。此源極位線是連接至位線驅動器102(圖1A)，可依據本發明將位線驅動器102修正為驅動源極位線。在下文中將參考圖5討論修正過的位線驅動器。
可注意到的是，在如存儲單元310、312、314和316等的陣列中可不考慮其它的存儲單元而單獨刪除存儲單元302、304、306和308，因為可將高電壓提供給存儲單元302、304、306和308的源極且提供給存儲單元302、304、306和308的控制柵極和漏極的電壓可以不同于提供給其它存儲單元(未選擇存儲單元)的控制柵極和漏極的電壓。因此，在提供刪除脈沖給存儲單元302、304、306和308的期間，其它(未選擇)存儲單元的狀態將不會受影響。
圖4是顯示存儲器裝置的部分400的詳圖，圖中所顯示的存儲單元402、404、406和408的控制柵極是連接至WL1而存儲單元410、412、414和416的控制柵極是連接至WL2。值得注意的是以402至408表示的所有存儲單元均連接至WL1。存儲單元402和410的漏極是連接至漏極位線418、存儲單元404和412的漏極是連接至漏極位線420、存儲單元406和414的漏極是連接至漏極位線422、而存儲單元408和416的漏極則是連接至漏極位線424。存儲單元402和410的源極是連接至源極位線426、存儲單元404和412的源極是連接至源極位線428，存儲單元406和414的源極是連接至源極位線430、而存儲單元408和416的源極是連接至源極位線432。源極位線426、428、430和432是連接至位線驅動器102(圖1A)，可依據本發明將位線驅動器102修正為驅動源極位線。在下文中將參考圖5討論修正過的位線驅動器。
圖5是顯示NOR型快閃電可擦編程只讀存儲器(快閃EEPROM)的基本結構，其在字線上用于各存儲單元的源極位線是依據本發明而建構的。閃存500包含有多個核心或存儲單元，將其排列成由行列構成的方形矩陣或陣列。每一行具有一個字線(WL)，而每一列具有一個位線(BL)。此外，每一列亦具有一個源極位線(SBL)。
假設在此有n列和m行，其位線是以BL0至BLn標示、源極位線是以SBL0至SBLn標示而字線則以WL0至WLm表示。位線驅動器502提供適當的電壓給位線和源極位線，而字線驅動器504則提供適當電壓給字線。由驅動器502和504所提供的電壓是在控制器508的控制下由電源506產生的，其通常為芯片內建式邏輯電路。控制器508亦控制驅動器電路502和504，以便個別地或集體地呼叫這些存儲單元。
如在現有技術中所顯示，存儲單元是位于字線和位線的接點上。各存儲單元包含有金氧半導體(MOS)場效晶體管，其具有在半導體基體上形成的源極和漏極、浮動柵極、和利用氧化層與浮動柵極分隔的控制柵極。值得注意的是快閃EEPROM的存儲單元與傳統FET不同處是在快閃EEPROM包含有浮動柵極和設置在控制柵極和半導體基體間的透納氧化層，在此基體上形成有源極和漏極。
圖5中所顯示的存儲單元是以記號Tnm表示，在此m表示行(字線)的數目而n表示列(位線)的數目。如圖所示，存儲單元的控制柵極是連接至各自字線，而存儲單元的漏極是連接至各自位線。存儲單元的源極則是連接至各自源極位線。
圖6是顯示NOR型快閃電可擦編程只讀存儲器(快閃EEPROM)的另一個基本結構，其依據本發明將多存儲單元的源極建構成是連接至源極位線。連接至源極位線的多存儲單元的數目為一個“字符”，其可以是8位、16位、32位、或任何其它較高或較低的位數。閃存600包含有多個核心或存儲單元，將其排列成由行列構成的方形矩陣或陣列。每一行具有一個字線(WL)，而每一列具有一個位線(BL)。此外，在同一行中的多存儲單元的源極是連接至源極位線。
假設在此有n列和m行，其位線是以BL0至BLn標示、源極位線是以SBL標示。位線驅動器602提供適當的電壓給位線和源極位，而字線驅動器6604則提供適當電壓給字線。由驅動器602和604所提供的電壓是在控制器608的控制下由電源606產生的，此控制器608通常為芯片內建式邏輯電路。此控制器608亦控制驅動器602和604以便個別地或集體地呼叫這些存儲單元。
如在現有技術中所顯示，存儲單元是位于字線和位線的接點上。各存儲單元包含有金氧半導體(MOS)場效晶體管，其具有在半導體基體上所形成的源級和漏極、浮動柵極、和利用氧化層與浮動柵極分隔的控制柵極。值得注意的是快閃EEPROM的存儲單元與傳統FET不同處是在快閃EEPROM包含有浮動柵極和設置在控制柵極和半導體基體間的透納氧化層，在此基體上形成有源極和漏極。
圖7是顯示現有技術的存儲器裝置的部分700的配置圖，圖中顯示存儲單元的源極是連接至共享源極線。在圖例用存儲器裝置的部分700中顯示有四個字線WL2至WL5，其與三個位線BL2至BL4相交。如上所述，有晶體管形成于字線與位線相交處。這些晶體管是由記號Tnm表示，在此m表示行(字線)的數目而n表示列(位線)的數目。舉例而言，在WL2和BL2的相交處所形成的晶體管是以T22標示。在此所顯示的漏極接觸點有702至712。為每一個晶體管形成源極區S，舉例而言，為晶體管T22形成源極區714。源極連接線716連接晶體管T22、T32、T42、T33、和T42的源極區。同樣地，源極連接線718連接晶體管T24、T34、T25、T35、和T45的源極區。源極連接線716和718具有共同端，此共同端連接至電源106(圖1A)。值得注意的是在具有部分700的現有技術的存儲器裝置中所有的源極是連接至與電源106相連接的共同端。
圖8是顯示存儲器裝置的部分800的配置圖，圖中顯示在同一列中的各存儲單元的源極是連接至源極位線。在所顯示的存儲器裝置的部分800中顯示有四條字線WL2至WL5，其與二條位線BL2至BL3相交。如上所述，有晶體管形成于字線與位線相交處。這些晶體管是由記號Tnm表示，在此m表示行(字線)的數目而n表示列(位線)的數目。舉例而言，在WL2和位線2的相交處所形成的晶體管是以T22標示。在此顯示有漏極接觸點802、804、806和808。為每一個晶體管形成源極區S，舉例而言，為晶體管T22形成源極區810。除此之外，在此亦顯示有源極位線2和3。源極連接線812將晶體管T22的源極區810連接源極位線2。源極連接線814將晶體管T32的源極區816連接源極位線3。源極連接線818將晶體管T24的源極區820連接源極位線2。源極連接線822將晶體管T34的源極區824連接源極位線3。可利用任何已知的半導體制造方法形成源極連接線812、814、818、和822，這些方法包含有SAS(自我對準源極)、擴散、金屬連接、和通過形成內部的區域連接。所有的這些方法在半導體制造技術中均是眾所皆知因此將不詳加討論。在此顯示有源極接觸點826、828、830、和832。此源極接觸點用于連接第一金屬層上的結構與不同金屬層上的結構。位線和源極位線是連接至位線驅動器602，其控制提供給位線和源極位線的電壓。因為如同位線和字線，亦可個別選擇源極位線，所以可以選擇和程序化、讀取或刪除各存儲單元。舉例而言，通過提供適當的電壓給WL2、位線2、和源極位線2，可將晶體管T22程序化、讀取、或刪除。
圖9是顯示存儲器裝置的部分900的配置圖，圖中顯示在同一行中的多存儲單元的源極是連接至源極位線。在所顯示的存儲器裝置的部分900中顯示有四條字線WL2至WL5，其與三條位線2至4相交。如上所述，有晶體管形成于字線與位線相交處。這些晶體管是由記號Tnm表示，在此m表示行(字線)的數目而n表示列(位線)的數目。舉例而言，在WL2和位線2的相交處所形成的晶體管是以T22標示。在此顯示有漏極接觸點902、904、906、908、910、912、914、916和918。為每一個晶體管形成源極區S，舉例而言，為晶體管T22形成源極區914。晶體管T22、T32、T42、T23、和T43的源極連接至源極連接線920，而晶體管T24、T34、T44、T25、T35和T45的源極連接至源極連接線922。源極連接線920和922是經由源極連接線924和926連接至源極位線1。在前文中已參考圖8討論形成源極連接線920和922的方法。如在半導體制造技術中眾所皆知的，將源極連接線924和926建構為，譬如介層，用于連接在一金屬層上的結構與不同金屬層上的結構。位線和源極位線是連接至位線驅動器602(圖6)，其控制提供給位線和源極位線的電壓。注意雖然在此僅顯示字線上的三個交點(因此僅只有三個晶體管)，可是在此字線上可以有任意數目的晶體管其源極是連接至源極連接線920和922。如上所述，在同一字線上具有共同源極的晶體管數目可以是一個字節、16位的字符、32位的字符或任何其它數目的晶體管。因為由字線驅動器604(圖6)提供適當電壓給所選擇字線時，位線驅動器可提供適當的電壓給所選擇源極位線和所選擇的位線，所以可刪除連接至如源極連接線920和922等的適當源極連接線的多晶體管而不必如現有技術需刪除整個存儲器裝置。
總而言之，至此應可更了解此存儲器裝置的結果和優點。所述裝置所提供的閃存裝在其中一實施例中可允許逐位地刪除此存儲器裝置而在另一個實施例則允許刪除裝置的多位的字符。
為了舉例和說明在前文中已將提出的本發明實施例的前述說明。在此并不希望本發明徹底的限制在所揭發的明確型式中。依照上述技術可對本發明進行各種修正和變動。在此所選擇和說明的實施例是希望能對本發明的原則和其實際應用作最詳細的說明以便使據本領域技術人員能夠利用本發明的各種修正和各種變動而應用于特殊的設計需求。所有的這些修正和變動均是在本發明由所附權利要求書定義的目的中，這些權利要求均是依據本發明的簡潔、合法和公平定義的廣泛性而說明的。
權利要求
1.一種允許逐位刪除所選擇存儲單元的使用單一晶體管存儲單元的存儲器裝置，包含有多個單一晶體管存儲單元，以行和列的陣列連接的各存儲單元具有源極、源極浮置柵極、和控制柵極，其中在同一行中的存儲單元的控制柵極是連接至各自的字線且在同一列中的存儲單元的源極是連接至各自的位線；和同一列中的存儲單元的源極是連接至各自源極位線。
2.如權利要求1的存儲器裝置，還包含有位線驅動器，其中位線和源極位線是連接至此位線驅動器；和字線驅動器，其中字線是連接至此字線驅動器。
3.如權利要求2的存儲器裝置，還包含有提供電源給位線驅動器和字線驅動器的電源。
4.如權利要求3的存儲器裝置，還包含有控制器，以便控制電源的輸出、位線驅動器的輸出、和字線驅動器的輸出。
5.一種允許將所選擇的多位字符刪除的使用單一晶體管存儲單元的存儲器裝置，包含有多個單一晶體管存儲單元，以行和列的陣列連接的各存儲單元具有源極、源極浮置柵極、和控制柵極，其中在同一行中的存儲單元的控制柵極是連接至各自字線且在同一列中的存儲單元的源極是連接至各自位線；在各行中形成多位字符的存儲單元的源極是連接至源極連接線；和形成多位字符的列的源極連接線是連接至源極位線。
6.如權利要求5的存儲器裝置，還包含有位線驅動器，其中位線和源極位線是連接至此位線驅動器；和字線驅動器，其中字線是連接至此字線驅動器。
7.如權利要求6的存儲器裝置，還包含有提供電源給位線驅動器和字線驅動器的電源。
8.如權利要求7的存儲器裝置，還包含有控制器以便控制電源的輸出、位線驅動器的輸出和字線驅動器的輸出。
9.如權利要求8的存儲器裝置，其中此多位字符為具有8位的字符。
10.如權利要求8的存儲器裝置，其中此多位字符為具有16位的字符。
11.如權利要求8的存儲器裝置，其中此多位字符為具有32位的字符。
12.如權利要求8的存儲器裝置，其中此多位字符為具有64位的字符。
全文摘要
本發明提供一種具有單一晶體管快閃存儲單元的存儲器裝置,在其中一實施例中可允許逐位地刪除此存儲器裝置,而在另一實施例中則允許刪除裝置的多位字符。此字符可以是8位、16位、32位、64位或任何大小的字符。此存儲器裝置利用連接至位線驅動器的源極位線控制位線。位線驅動器和字線驅動器控制提供給所選擇位線、源極位線的電壓,而字符驅動器則控制提供給所選擇的字線的電壓以便可允許對所選擇的存儲單元進行程序化、刪除、或讀取。
文檔編號H01L29/66GK1372689SQ00812395
公開日2002年10月2日 申請日期2000年8月29日 優先權日1999年9月2日
發明者瑞維·尚卡瓦利 申請人:先進微裝置公司