專利名稱：具有多厚度柵極氧化層的槽型半導體器件及其制造方法
技術領域：
本發明涉及一種具有嵌入槽中的柵電極的半導體器件，尤其涉及在該器件處于截止條件下的同時經歷高電壓差時，保護這種器件免遭對柵極氧化層的損害的結構和方法。本發明尤其涉及槽型MOSFET(金屬-氧化物-半導體場效應晶體管)。
背景技術：
有一類半導體器件，其中的柵電極形成在自半導體芯片的表面延伸的槽中。一個例子是槽型柵極MOSFET，其它的例子包括絕緣柵極雙極晶體管(IGBT)，結型場效應晶體管(JFET)和積累模式場效應晶體管(ACCUFET)。所有的這些器件都具有槽結構的共同特點，出于某種原因，槽的底部可以暴露在高電場下，或槽的底部可以形成包括柵電極和圍繞槽的半導體材料的寄生電容。
圖1至圖10顯示現有槽型柵極器件的截面圖及其特點。圖1顯示一種槽型柵極MOSFET 100，它具有一個頂金屬層102，一個形成在槽106中并通過柵極氧化層110與外延硅層108分開的柵極104。MOSFET 100還包括一個N+源極區112和一個P本體114。MOSFET 100的漏極包括一個N外延層108和一個N+襯底116。在P本體114之下建立一個深P+區118，如布魯克(Bulucea)等人在美國專利第5,072,266號中所提出的那樣。深P+區118和N外延層108之間的PN結形成一個在該處通常發生雪崩擊穿的電壓箝位二極管117。P+本體接觸區119形成金屬層102和P本體114之間的接觸層。通過氧化層120使一般由多晶硅形成的柵極不受金屬層102影響，該氧化層處于柵極104之上，并用不與槽本身對應的部件，一般為一個接觸掩膜構圖。
如圖所示，柵極氧化層110由一個沿多晶硅柵極104的三個側面的均勻薄氧化層構成。即柵極氧化層110在槽側壁上的部分以及柵極氧化層110在槽底部上的彎曲和直線部分(除在槽底部發生的一些與應力有關并與蝕刻有關的氧化層厚度上的變化外)通常為在例如150埃至1200埃范圍內的均勻厚度。
這種常規類型的MOSFET有很多變體。例如，圖2顯示了一種基本類似于MOSFET 100，但不包括深P+區118的MOSFET 130。MOSFET 130的柵極穿過P本體132而稍稍突出，因為P本體132的深度和槽134的深度是在兩個無關的過程中確定的。因而，在直立器件中不能保證漏極區內多晶硅柵極的凈重疊。結果是這種變體影響器件的運行，并且也可以影響其可靠性。另外，在圖2中沒有由深P+區118形成的附加二極管以箝位電壓，因此無論哪兒的電壓升高到器件進入雪崩的點上，擊穿都會發生。
圖3所示的MOSFET 140是MOSFET 100和130的變體，其中，MOSFET單元142不包含深P+區，而包含深P+區的二極管單元144以預定的間隔在整個陣列上分布，以充當電壓箝位并限制MOSFET單元中電場的強度。在MOSFET 140中，柵極氧化層是厚度均勻的。
圖4A-4G顯示了擊穿現象的各個方面。圖4A顯示了在具有較厚柵極氧化層的槽型柵極器件150中擊穿處的電場強度等值線。器件150在效果上是一個柵極二極管，是大部分槽型柵極垂直功率MOSFET的一種結構元件。如圖所示，在雪崩擊穿過程中將出現碰撞電離的最強電場位于P+本體區正下方的結處。相反，圖4B所示的器件160具有較薄的柵極氧化層。雖然在P+區下面仍發生一些電離，但最高的電場水平此時位于槽的彎彎角部。場電極誘導擊穿機制導致電場強度增大。
圖4C和4D分別顯示進入雪崩擊穿時器件150和160的電離等值線。無論是如圖4C所示的厚柵極氧化層，還是如圖4D所示的薄柵極氧化層，最終在“深”雪崩中，即當器件被強制在雪崩中傳導大電流時，擊穿開始在槽的彎角部出現。甚至在厚氧化層的情況下(圖4C)，其中峰值電場不在槽的彎角處(圖4A)，當漏極電壓增大時，電離最終在槽的彎角部出現。然而，在圖4D中有更多的等值線，這表明柵極氧化層薄的位置上有更高的電離率。
圖4E顯示，如果引入一個包括深P+區的二極管箝位裝置，如圖中右手側所示，則該二極管將在較低電壓擊穿，并且在槽的彎角部將不發生雪崩擊穿。如果穿過二極管的電路電阻足夠低，則二極管將箝制器件的最大電壓。結果，電壓將永遠上升不到槽彎角部附近發生雪崩擊穿的點上。
圖4F是顯示20V和30V器件的作為柵極氧化層厚度(XOX)的函數的擊穿電壓(BV)的曲線圖。30V器件中外延層(epi)的摻雜濃度更小。30V器件理想地應當具有約38V的雪崩擊穿。在20V器件中，外延層將被更重地摻雜，并且該器件理想地應當具有約26或27V的雪崩擊穿。隨著柵極氧化層從1,000埃變薄到幾百埃，擊穿電壓基本上相對恒定，或者在柵極的場電極形狀實際上開始有助于減小電場時，該擊穿電壓實際上甚至可以一定程度地增加。但是，在小于幾百埃的厚度上，擊穿惡化開始出現。
在擊穿電壓開始降低(對于30V器件的外延層低于30V，對于20V器件則低于20V)的點以上，該區域被標識為場電極誘導(fpi)擊穿。在此區域，擊穿出現在槽附近。對于一個可靠的器件，需要附加一個二極管箝位裝置，該裝置具有低于場電極誘導區中擊穿電壓的擊穿電壓，使得二極管首先被擊穿。利用具有圖4F所示擊穿電壓的二極管，在30V器件中柵極附近將不再發生擊穿，但是該二極管具有過高的擊穿電壓而不能保護20V的器件。為了保護20V的器件，二極管箝位裝置的擊穿電壓將不得不低于20V器件的曲線。
圖4G是圖4A-4D所示器件的示意性電路圖，顯示了與MOSFET并聯的柵極二極管以及與MOSFET和柵極二極管均并聯的二極管電壓箝位電路。設計該電路，使得二極管箝位電路首先擊穿。在二極管箝位電路之前柵極二極管絕不會“雪崩”。隨著柵極氧化層變得更薄，這也變得越來越困難。
圖5A和5B顯示了在一個具有尖銳的槽彎角的器件170和一個具有圓的槽彎角的器件172中的電離等值線。圖5B表明圓化槽的彎角未減小電離程度，但基本上，如果足夠強地將器件驅動至擊穿，則擊穿仍出現在槽的彎角部，且器件處于危險中。
圖6A-6C分別顯示MOSFET 180中的電場強度等值線、等電位線和電力線。MOSFET 180的柵極被連接到源極和本體上，并接地，而漏極加偏壓VD。從圖6B明顯看出，穿過該區域，漏極電壓VD被劃分并隔開。在圖6B的左手側，等電位線被擠壓而靠在一起，尤其在槽的彎角部周圍，它們被擠得更緊。這產生了與等電位線成直角的電力線，如圖6C所示。這樣可以看出為什么在槽的彎角部出現高電場，以及為什么圓化彎角部未解決這個問題。這基本上是一個體積問題，因為，因存在一個終止在具有下表面區域的電極，即柵極上的電場，于是電力線被擠在彎角處。
圖6D顯示了通過在柵極上施加正電壓VG而使其導通時的MOSFET180。電流沿槽的側壁向下流動，然后它還沿槽的底部擴散開，并以偏離槽側部的一個角度進入臺面下方的區域內。然而，在該過程中，電流流過具有高電場的區域，如圖6A的電場等值線所示。當大電流流過具有高電場的區域時(這將是器件飽和的情形)，電流載流子與外延層的原子碰撞，并通過動量轉換使額外的載流子停止。這形成新的電子-空穴對，該電子-空穴對接著被加速并導致額外的碰撞，這使其它原子電離。
圖6E顯示了MOSFET 180處于導通狀態時其中的電離等值線。例如，當器件150處于截止狀態時，圖6E所示的電離等值線不同于圖4C所示的那些。區別在于，電離等值線在槽側部周圍一路上揚，在P本體附近變平。這在器件上有數種損傷效果。一種效果是，在柵極氧化層附近產生了可以通過該區域中的強電場而很容易地被加速的電子-空穴對。電子-空穴對實際上可以被捕獲在柵極氧化層中，并且它們能損害柵極氧化層。
另外，通過使槽側部周圍的區域似乎比實際更重地摻雜，此種現象在可施加到器件上的電壓值上形成了上限，因為如此多的電子-空穴對得以產生，使得它們開始減輕外延層的有效摻雜濃度。這種現象的出現是因為來自新產生的電子-空穴對的電子通過正的漏極電壓VD而被推入襯底內，且空穴被推入P本體內。最終的效果是，因為電子和空穴只可以以特定的速度行進，所以局部電荷分布調節自身以維持電中性。具體地說，被稱為耗盡區或空間電荷區的區域環繞反向偏置結，其中(不存在碰撞電離)沒有自由電荷載流子。駐留在耗盡區內的不可動電荷，即結的N型側上的正離子和結的P型側上的負離子，在整個結上產生“內部”電場。在有碰撞電離的情況下，穿過N型區漂移的空穴添加到正的固定電荷上，從而增強電場，進一步增強碰撞電離過程。這些剩余的空穴使得此例中為N型材料的外延區因為“內部”電場的增強而顯得被更重地摻雜。最終的效果是電場上的增強，此增強減弱了雪崩。在圖6F的電流-電壓特性曲線上顯示了此效應，其中漏電流ID在特定的漏電壓下急劇增大。這種情形發生時的漏電壓對于所示的每個柵電壓是相同的。此問題隨著柵極氧化層的變薄而惡化。
槽器件的另一個問題涉及電容。圖7A是具有由電流源192驅動的柵極并具有電阻負荷194的MOSFET 190的示意圖。連接到源極和漏極上的電壓源196提供在漏極上導致漏極電壓VD的電壓VDD。如圖7B-7D所示，在t1時刻，電流源192開始給柵極供給恒定電流，且柵極上相對于源極的，圖7C中被標記為VG的電壓開始上升。但是，因為它不能立即達到閾值，所以漏極電壓VD因MOSFET 190仍沒有導通而未開始下降。一旦在t2時刻VG達到閾值，則MOSFET 192飽和并導通，且承載電流。VD開始下降，但是當其開始降低時，它導致MOSFET 192的漏極和柵極之間的電容耦合，并暫停柵極電壓VG的上升進程。VG保持平坦，直到MOSFET 192進入線性區。然后，MOSFET 192開始看起來象分壓器中的導通電阻，即MOSFET 192上的小電壓和電阻194上的電壓VDD的大部分。
在該點上，柵極和漏極之間的電容耦合效應被滿足，且VG繼續其到更高電壓的上升進程。平穩狀態歸因于類似米勒(Miller)效應的柵極與漏極交疊電容，但這不是小信號效應。這是大信號效應。此時，漏電流ID還繼續上升，但如圖7D所示，其上升進度減慢。
圖7E顯示作為柵極QG上電荷的函數的VG曲線，其中，QG等于IG乘以時間t，IG為一常量。柵極電壓VG上升到一定的水平，然后保持恒定，然后其再次上升。如果在漏極和柵極之間沒有反饋電容，則電壓將線性上升，但不同的是，直線為曲線的平穩段所中斷。
在圖7E中，因為C等于ΔQ除以ΔV，所以點VG1、QG1對應于一特定的電容。因為需要更多的電荷以達到點QG2和VG1，所以該點反映了更大的電容。所以器件中的電容，如圖7F所示，在相對恒定的低值CISS開始，然后再躍至較高的有效值CG(eff)，然后相對恒定。因為此種效應，器件具有比切換過渡過程中所需的更高的有效電容。結果，在使器件導通過程中，存在過度的能量損耗。
如圖7G所示，輸入電容實際上具有多個分量，包括柵極-源極電容CGS和柵極-本體電容CGB，它們中沒有一個具有柵極-漏極電容CGD的放大效應。柵極-漏極電容CGD示于圖7G中，在槽底部和側壁周圍。等價電路圖示于圖7H中。即使CGD具有與CGS和CGB相同的數量級，但因為它在切換過程中被放大，所以電學上它看起來更大(如大5至10倍)。
如上所述，圓化槽底部有助于限制對柵極氧化層的損害，盡管這不是問題的全部解決方案。圖8A-8C顯示了形成一個具有圓彎角的槽的過程。在圖8A中，小反應離子202經過表面上掩膜200中的開口蝕刻硅。離子200通過一個電場在向下的方向上被加速，使得它們蝕刻大致具有筆直側壁的槽。當槽達到一定深度時解除電場，如圖8B所示。或者，也可以改變該化學反應。在過程結束時，如圖8C所示，修正電場，使得蝕刻離子在所有不同的方向上行進。這樣不僅開始加寬槽，而且圓化底部。因此，該過程包括一個被轉變成各向同性蝕刻的各向異性蝕刻。各向異性還受作為蝕刻操作在槽側壁上的副產物的聚合物形成影響。如果化學反應在聚合物形成時就將其去除，則蝕刻就將以更為各向同性的方式進行。如果聚合物保留在側壁上，則僅槽的底部繼續蝕刻。
圖9A-9D顯示一種包括產生掩膜210(圖9A)、蝕刻槽212(圖9B)、在槽的壁上形成氧化層214(圖9C)，然后用多晶硅層216填充槽(圖9D)的方法，其中，氧化層214可以被去除并再重新生長以消除缺陷(這被稱作犧牲性氧化)。
圖10A-10F顯示形成槽型MOSFET的一般過程。該過程起始于生長在N+襯底222上的N-外延層220(圖10A)。例如，利用圖9A-9C所示的過程，在N-外延延層220中形成多晶硅填充的槽224(圖10B)。根據表面氧化在過程中如何產生，表面可以是平坦的，也可以不平坦。然后引入P-本體226，雖然可以在形成槽224之前引入P本體226(圖10C)。兩個流程都是可制造的，但優選的是首先形成槽，因為蝕刻過程會影響P本體中的摻雜濃度。然后掩蔽表面并注入N+源極區228(圖10D)。注入可選的淺P+區230，直至P-本體和將要沉積的金屬層之間的歐姆接觸層。P+區230可以通過氧化層232中的一個開口得以注入，其中，氧化層232沉積在該區域上，并得以蝕刻以形成接觸掩膜(圖10E)。接觸掩膜可以用于，也可以不用于確定P+區232。最后，把金屬層234沉積在表面上，以接觸N+源極區228和P+區230(圖10F)。
發明內容
根據本發明，形成一種槽型柵極半導體器件，該器件具有把柵電極與圍繞在槽周圍的半導體材料分開的介電層，其中，介電層的厚度在槽底部區域中更大。此結構有助于降低槽底部，尤其是彎角部或圓角部附近的電場強度并降低電容，槽的底部在該彎角部或圓角部向槽的側壁過渡。
制作此結構采用幾個過程。一個過程包括下列步驟。在半導體材料中蝕刻槽。然后執行對介電材料的定向沉積，使得介電材料優選地沉積在水平面上，如槽的底部。這通過在沉積室(如化學氣相沉積或濺射室)中產生一個電場從而將電介質的荷電離子向半導體材料加速來實現。槽用將要形成柵電極的導體材料填充。定向沉積后，可以除去沉積到槽側壁上的任何電介質，并且可以在槽的側壁上生成常規介電層。在很多過程中，介電材料是二氧化硅，而導體材料是多晶硅。
在一個過程中，將導體材料回刻到與半導體材料的表面大致共面的水平面上，并在介電材料的上表面上沉積介電層。在一種變體中，優選地在導體材料被回刻到槽內之后氧化導體材料(例如多晶硅)以形成氧化層。導體材料可以被氧化至一厚度，使得其自身的氧化物足以絕緣柵電極，或可以在該氧化的導體材料上沉積另一種絕緣材料如玻璃。
在另一種變體中，分兩個階段沉積形成柵電極的導體材料。
在另一種替換中，在介電材料的優先沉積之后涂覆掩蔽材料，如光致抗蝕劑。從除槽底部以外的所有位置去除掩蔽材料，并且對槽進行蝕刻或浸漬以從槽的側壁除去介電材料。然后在槽的側壁上形成介電層。
在再一種替換中，在電介質定向沉積后，沉積諸如多晶硅的可以氧化而形成電介質的材料，并回刻之直到僅該材料的一部分保留在槽底部的電介質頂部上。然后氧化該材料，以在槽的底部形成較厚的介電層。
另一組替換避免了介電材料的定向沉積。取而代之的是，沉積諸如多晶硅的可以被氧化以形成電介質的材料，并回刻之直到僅一部分保留在槽的底部。
根據本發明的過程可以包括將槽與槽之間的“臺面”的上表面的接觸部自對準的過程。諸如氮化硅的材料“硬”層用作槽掩膜。硬掩膜保持在適當位置上直到已經優選地通過氧化多晶硅柵極而在柵電極上形成介電層。然后除去硬掩膜，曝露臺面的整個上表面，并允許在此與金屬層形成接觸。
本發明的一個過程包括使用槽頂角附近的側壁間隔物以防止柵電極和半導體臺面之間的短路。沉積槽掩膜并在槽掩膜中形成一個確定槽位置的開口之后，把一層如氮化硅的“硬”材料和可選用的重疊氧化層各向同性地沉積到槽掩膜的開口中。“硬”材料沉積在槽掩膜的暴露邊緣上。然后進行蝕刻，之后，在開口中心區域中暴露半導體材料的表面，但部分沉積的電介質保留在槽掩膜的側部邊緣上，形成側壁間隔物。然后蝕刻槽。電介質側壁間隔物在后形成的柵電極和臺面中的半導體材料之間提供附加的電絕緣。
另一組過程提供一“鑰匙孔”形狀的槽，其中，厚介電層在槽的側壁上向上延伸一段距離。槽被蝕刻之后，在槽的底部和側壁上生長或沉積較厚的氧化物襯料。用多晶硅填充槽，然后回刻多晶硅，使得只有一部分保留在槽的底部，以重疊氧化物襯料。從槽的側壁除去暴露的氧化物襯料。然后通過加熱而局部氧化多晶硅，以在其暴露面形成氧化層，并在同樣的加熱過程中在槽的側壁上形成氧化層。然后對槽進行氧化物蝕刻，此刻蝕去除由多晶硅形成的氧化層以及槽側壁上的一些氧化層。然后用多晶硅填充槽，以產生一個鑰匙孔形的柵電極。
在上述形成鑰匙孔形柵電極的過程的變體中，在槽的底部和側壁上形成氧化物襯料之后，在槽底部的氧化物襯料之上沉積一定量的諸如光致抗蝕劑的掩蔽材料。然后進行氧化物蝕刻，以從槽的側壁上除去氧化物襯料，并從槽的底部除去掩蔽材料。在槽的側壁上生成較薄的柵極氧化層，并用形成柵電極的諸如多晶硅的導體材料填充槽。
圖1是具有用作電壓箝位裝置的深P+二極管的現有技術的槽型功率MOSFET的截面圖；圖2是具有平面本體-漏極結的現有技術的槽型功率MOSFET的截面圖；圖3是具有電壓箝位裝置的現有技術的槽型功率MOSFET的截面圖，其中該電壓箝位裝置分布在包含平面本體-漏極結的MOSFET單元之間；圖4A是顯示具有厚柵極氧化層的MOSFET中的電場等值線的截面圖；圖4B是顯示具有薄柵極氧化層的MOSFET中的電場等值線的截面圖；圖4C是顯示雪崩擊穿突然發生時具有厚柵極氧化層的MOSFET中的電離等值線的截面圖；圖4D是顯示雪崩擊穿突然發生時具有薄柵極氧化層的MOSFET中的電離等值線的截面圖；圖4E是顯示包含用作電壓箝位裝置的深P+區域的器件中的電離等值線的截面圖；圖4F是顯示在具有不同摻雜濃度的外延層中制造的MOSFET中的作為柵極氧化層厚度函數的擊穿電壓的曲線圖；圖4G是具有反向并聯二極管箝位電路的槽型功率MOSFET的電路圖；圖5A是顯示具有直角形槽彎角的槽型功率MOSFET內的電離等值線的截面圖；圖5B是顯示具有圓形槽彎角的槽型功率MOSFET內的電離等值線的截面圖；圖6A是顯示具有平面本體-漏極結的槽型功率MOSFET內的電場等值線的截面圖；圖6B是顯示具有平面本體-漏極結的槽型功率MOSFET中的等電位線的截面圖；圖6C是顯示具有平面本體-漏極結的槽型功率MOSFET中電力線的截面圖；圖6D是顯示具有平面本體-漏極結的槽型功率MOSFET中電流流動線的截面圖；圖6E是顯示槽型功率MOSFET導通時其中的電離等值線的截面圖；圖6F是顯示不同柵極電壓下功率MOSFET的I-V曲線族的曲線圖，顯示維持電壓如何通過碰撞電離降低；圖7A是功率MOSFET的柵極充電電路的電路圖；圖7B是顯示功率MOSFET的柵極驅動電流的階躍函數的應用的曲線圖；圖7C是顯示在圖7B所示的條件下柵極電壓和漏極電壓如何變化的曲線圖；圖7D是顯示在圖7B所示的條件下漏極電流如何改變的曲線圖；圖7E是顯示作為電荷函數的柵極電壓如何變化的曲線圖；圖7F是顯示當功率MOSFET導通時有效輸入電容如何變化的曲線圖；圖7G是顯示槽型功率MOSFET中柵極電容的構成的截面圖；圖7H是槽型MOSFET的等價電路的電路圖，顯示了中間電極電容；
圖8A-8C是顯示具有圓形彎角的柵極槽如何形成的截面圖；圖9A-9D是顯示蝕刻柵極槽并用多晶硅填充槽的過程的截面圖；圖10A-10F是顯示制造常規槽型功率MOSFET的過程的截面圖；圖11A是在槽的底部具有厚氧化層的槽型功率MOSFET的截面圖；圖11B是顯示圖11A中的在半導體的上表面上構圖有厚氧化層的MOSFET的截面圖；圖11C是圖11A的具有與槽的壁對準的厚重疊氧化層的功率MOSFET的截面圖；圖12是顯示根據本發明的若干工藝順序的示意性流程圖；圖13A-13N顯示用于制造在槽的底部具有厚氧化層的槽型功率MOSFET的工藝順序，其中使用氧化層的定向沉積，并蝕刻多晶硅至與半導體材料的頂部平齊的水平面上；圖14A-14F顯示另一種工藝順序，其中，蝕刻多晶硅至半導體材料表面以下的水平面上，然后使之氧化；圖15A-15F顯示了另一工藝順序，其中，在兩個階段中沉積多晶硅；圖16A-16E顯示了另一工藝，其中，使用少量光致抗蝕劑來掩蔽槽底部的厚氧化層；圖17A-17F顯示一種工藝，其中，多晶硅被蝕刻至接近槽底部的水平面上，然后被氧化；圖18A-18F顯示另一工藝，其中多晶硅被氧化；圖19A-19L顯示制造槽型功率MOSFET的過程，其中，MOSFET具有處于柵電極之上的氧化層，該氧化層與槽壁自對準；圖20A-20F顯示用于在功率MOSFET的有源陣列部分中制造槽型柵極以及柵極總線的工藝順序；圖21A-21E顯示因凹切氮化物下的薄氧化層而出現的問題；圖22A-22C顯示此問題的其它實例；圖23A-23G顯示可以在根據本發明的功率MOSFET的制造中出現的其它問題；圖24A-24F顯示了在去除自對準器件中頂部氧化層的過程中因凹切硬掩膜而出現的問題；圖25A-25H顯示了制造具有厚底部氧化層和氮化物側部隔離物的槽型功率MOSFET的過程；圖26A和26B顯示了在厚底部氧化層器件中形成柵極氧化層的過程中會出現的問題；圖27A-27D顯示了避免圖26A和26B中所示問題的方法；圖28-33顯示了可以根據本發明制造的不同類型的槽型功率MOSFET；圖34顯示了利用常規接觸掩膜并結合厚底部氧化層制造槽型功率MOSFET的工藝順序的流程圖；圖35A-35L說明了顯示圖34的工藝的截面圖；圖36-39是顯示具有“鑰匙孔”形柵電極的槽型功率MOSFET的截面圖；圖40A-40L顯示了制造具有鑰匙孔形柵電極的MOSFET的工藝順序；圖41A-41F顯示了制造具有鑰匙孔形柵電極的MOSFET的另一工藝順序；以及圖42A-42C分別顯示了常規功率MOSFET、具有厚底部柵極氧化層的功率MOSFET和具有鑰匙孔形柵電極的功率MOSFET中的電場強度。
具體實施例方式
通過減小MOSFET的柵極和漏極間的耦合電容，可以部分解決與其柵極和漏極之間的互作用有關的問題。根據本發明，這通過增厚槽底部的柵極氧化層的厚度來實現。圖11-27顯示了用于在槽的底部上形成厚柵極氧化層的各種結構和順序。
圖11A顯示了在襯底240上生長的外延(″epi″)層242。柵極氧化層244襯在槽250的壁上，且柵極氧化層244的厚部246位于槽250的底部。槽250中填充多晶硅248。注意，在多晶硅248的頂部上沒有氧化層。圖11A的布局可以是一個過渡結構；可以在過程的以后階段在多晶硅248的頂部上形成氧化層。多晶硅248一般被摻至重摻雜濃度。它可以通過數種方式，用一個具有硅外延表面的基本平坦的上表面，即平面形成。使表面平坦的一種方法是沉積多晶硅層至一較大的厚度，然后回刻之。產生一個平坦表面的另一方法是沉積多晶硅至大于填充槽所需量的一個厚度，然后將表面化學機械拋光至平坦。平坦表面對降低后來在制造過程中將形成的臺階的高度是需要的。
圖11B顯示一種在多晶硅層248的頂部有一氧化層252的結構。因為氧化層252的橫向邊緣不對應于槽250的壁，所以氧化層252很可能用一個掩膜和一個蝕刻步驟形成。氧化層252既可以沉積(如通過化學氣相沉積)，也可以熱生長，或是這些步驟的組合。圖11C顯示根據專利申請第09/296,959號的宗旨生長的頂部氧化層254，該申請在此引為參考。氧化層254的側邊大體與槽250的壁對齊，并且氧化層254向下延伸而進入槽250中。因此，多晶硅層248被埋入槽250中。圖11B和11C的實施例均在槽的底部具有一個厚柵極氧化區246。
圖12是可以用于制造根據本發明的柵極槽的幾個工藝流程的示意圖。這些工藝流程的細節示于圖13-20中。圖12以框圖的形式說明，可以利用光致抗蝕劑掩膜或硬掩膜工序，以及隨后的通過選擇性蝕刻、回浸或選擇性氧化而平坦化的定向氧化物沉積形成槽。在沒有定向沉積的情況下，可以采用選擇氧化。最后，利用一步或兩步工藝用多晶硅填充槽。
更具體地，從圖12的左側起，形成槽有兩種選擇。在一種選擇中，如圖13-18所示，槽利用以后將被除去的掩膜形成，使得作為其它加工步驟的參照的掩膜不可用。其它的選擇是使用“硬”掩膜來形成槽，如以上參考的專利申請第09/296,959號中所述的那樣，于是，該硬掩模將用作后續工序中的參照。此種選擇一般性地描述于圖19和20中。形成槽之后，在槽的壁上一般生長一個犧牲氧化層，然后將其除去。然后可以在槽壁上形成氧化物襯料。此階段產生一個在其壁上具有均勻氧化層的槽，在硅的上表面上具有或不具有硬掩膜。
然后可以進行所謂的定向電介質沉積，它包括在槽的底部沉積比槽的側壁上更多的氧化物。有三種選擇。如圖16所示，可以進行一選擇性回刻，這允許厚氧化層保留在槽的底部，并從槽的側壁上除去氧化層。如圖13-15所示，可以執行“回浸(dipback)”以從槽的側壁上去除氧化層。最后，可以執行選擇性氧化，如圖17A和18所示，其中，在槽的底部形成多晶硅層，然后將其氧化以在槽的底部形成附加的氧化層。取代定向電介質沉積，或除定向電介質沉積之外，可以執行多晶硅層的選擇性氧化。
在工藝的此階段，利用底部上的厚氧化層形成一個槽。在半導體的上表面上可以有或可以沒有“硬”掩膜。接下來，在槽壁上生長一薄氧化層，并用多晶硅填充槽。多晶硅可以沉積為單層，也可以沉積為兩層，在沉積之間有一“回刻”。在兩階段工藝中沉積多晶硅有利于槽間 “臺面”內摻雜劑的引入，并有利于在晶片的表面上制造可用于制造二極管、電阻器和其它多晶硅器件的更輕摻雜的多晶硅層。
最后，沉積玻璃層，并在玻璃層中形成接觸孔。
圖13A-13N顯示了利用氧化物“回浸”法的過程。該過程起始于形成在襯底260上的外延層262。在外延層262的上表面上形成一個掩膜層264，掩膜層上有一個將形成槽的開口。掩膜層264可以是光致抗蝕劑或一些其它的材料，并且可以形成在氧化層262的頂部。然后利用常規的方法形成槽268，如圖13A所示。
在圖13B中，在槽的表面上形成一個犧牲氧化層270。然后去除犧牲氧化層270，如圖13C所示。犧牲氧化層270可以從100埃到1000埃厚；一般地，在300埃厚的范圍。這可以通過在氧化氣氛中在800℃至1100℃加熱該結構10分鐘至5小時而形成。氣氛既可以是氧氣，也可以是氧氣和氫氣。如果氣氛是氧氣和氫氣的組合，則因為反應將產生水蒸汽而被稱作“濕”氧化，且這將影響氧化物的連續性和生長率。
可選地，然后在槽268的壁上形成氧化物襯料272。襯料272可以有100埃至600埃范圍內的厚度。襯料272避免沉積的氧化層與硅直接接觸，尤其在硅和沉積的氧化層之間的界面處，對于充電狀態該襯料具有電勢。在槽的壁上增加一個清潔的氧化層提供了一種低充電狀態(reduced chargestate)。
如圖13E所示，在外延層262的表面上施加一個電場，并且通過該電場，電介質離子形成并且向下進入槽268中。優選地，把等離子體強化化學氣相沉積室用于此過程。電場向下加速電介質離子，使得它們優選地沉積在水平面上，包括槽268的底部。氧化物的化學氣相沉積包括氧氣與硅烷、二氯甲硅烷或四氯化硅的氣相化學反應。氧氣源一般是氮氧化物，硅烷是典型的硅源。等離子體強化化學氣相沉積機可以從像諾伍勒斯系統及應用材料(Novellus Systems and Applied Materials)這樣的公司獲得。
實現定向沉積的另一種方法是從氧化物涂層靶上把氧化物薄膜濺射到晶片上。因為濺射是一個動量轉換過程，所以沉積發生在直線上。
此過程的結果如圖13F所示，圖中氧化層270形成在槽268的內和外側。注意，氧化層270在槽268底部上比在槽268側壁上更厚。它在外延層262的平坦表面上也較厚。還可以用非化學氣相沉積的方法，如旋轉涂敷來產生氧化層270。
層270可以由氧化物以外的其它材料形成，如摻磷玻璃或硼磷硅玻璃。也可以由其它具有低介電常數K的材料，如聚合物或聚酰亞胺組成。可以在層270中加入氣泡以減小介電常數。
在圖13G中，氧化層270已經被回刻或回浸，以去除槽268側壁上的部分。氧化層270的底部274保留在槽268的底部。如圖13H所示，加熱該結構，從而在槽268的側壁上形成薄氧化層276。然后沉積多晶硅層278以填充槽268并溢出結構的上表面。這在圖13I中顯示。
如圖13J所示，然后回刻多晶硅層278直到大致與外延層262的上表面共面。接下來，除去外延層262表面上的部分氧化層270，注意不要蝕刻過多槽側壁上的氧化層276。此步驟的結果示于圖13K。優選地通過使多晶硅層278在氧化層276上稍稍凸出而避免氧化層276的去除。在圖13L中，結構的整個上表面，包括多晶硅層278的上表面，已被氧化而形成氧化層280。
如圖13M所示，玻璃層282重疊在氧化層280的表面上，然后構圖玻璃層282和氧化層280，并蝕刻之，以形成外延層262的接觸孔，這產生圖13N所示的結構。
圖14A-14F顯示以圖13I所示的結構開始的另一過程。圖14A對應于圖14I。回刻多晶硅層278，如圖14B所示，然后氧化多晶硅層278剩余部分的上表面以形成氧化層290，如圖14C所示。然后在結構的整個表面上沉積玻璃層292，如圖14D所示。在玻璃層292的上表面上形成一個掩膜層294，并蝕刻層270和292以形成接觸孔，如圖14F所示。然后去除掩膜層294。
圖15A-15F顯示還以圖13I所示結構開始的另一過程。圖15A對應于圖13I。回刻多晶硅層278至槽內的一水平面上，如圖15B所示。接下來，在整個結構上沉積第二多晶硅層300，如圖15C所示。然后回刻多晶硅層300，但要仔細以確保氧化層276在槽上彎角部的部分不暴露。最終的結構如圖15D所示。接下來，去除氧化層270，如圖15E所示，且在結構的整個表面上形成氧化層302。然后在氧化層302上沉積玻璃層304，產生圖15F所示的結構。
圖16A-16E顯示以圖13F所示的結構開始的另一過程。圖16A對應于圖13F。然后，在結構之上形成光致抗蝕劑層，并以足以清除結構頂部的光致抗蝕劑層并將其保留在槽268底部的方式顯影和沖洗。這利用了這樣一個事實，即難以使槽268底部的光致抗蝕劑層脫離。圖16B中顯示了在槽268的底部具有光致抗蝕劑層310的剩余部分的最終結構。然后進行氧化物蝕刻，從槽268的側壁上去除部分氧化層270。然后進行徹底的沖洗，以去除光致抗蝕劑310，產生圖16C所示的結構。然后氧化該結構，從而在槽的側壁上形成一個薄氧化層312，并用多晶硅層314填充槽，如圖16D和16E所示。可以進行兩步多晶硅沉積，如圖15A-15C所示。
圖17A-17F顯示以圖13F所示的結構開始的另一過程。圖17A對應于圖13F。如圖17B所示，沉積一個犧牲多晶硅層320。回刻多晶硅層320直到僅一小部分322保留在槽268的底部上。然后氧化多晶硅層320的部分322。采用低溫氧化工藝(如700至950℃)，因為低溫多晶硅比單晶硅氧化得快。因而在部分322中以比在槽268的側壁上更快的速率形成氧化層。最終結構示于如圖17B，在槽268的底部有一氧化層324。從槽268的側壁上去除部分氧化層270，如圖17E所示，并在槽268的側壁上形成薄柵極氧化層326，如圖17F所示。
圖18A-18F顯示以圖13B所示的結構開始的另一過程。圖18A對應于圖13D，其中剛形成了氧化物襯料272。取代采用如圖13E所示的定向電介質沉積，沉積一個犧牲多晶硅層330，如圖18B所示。回刻多晶硅層330直到僅一小部分332保留在槽268的底部，如圖18C所示。然后對該結構進行低溫氧化，如上所述，把多晶硅部分332轉變成氧化層334，如圖18D所示。然后從該結構的側壁和上表面上剝去氧化物襯料272，如圖18E所示，并在槽268的側壁上生長柵極氧化層336。于是，最終結構示于圖18F。
圖19A-19I顯示一種包含以上參考的專利申請第09/296,959號中所描述的超級自對準工藝的要素的過程。該結構形成在一個生長于襯底340上的外延層342中。在外延層342的表面上形成一薄氧化層346，并用一個如氮化硅的硬掩膜材料層344將其覆蓋。在氮化物層344和氧化物層346中蝕刻一個開口，如圖19A所示。
如圖19B所示，利用常規的方法在外延層342中蝕刻一個槽348。在槽348的壁上形成一犧牲氧化層(未示出)，然后將其除去。如圖19C所示，然后在槽348的壁上形成一個氧化物襯料350。如圖19D所示，執行上述與圖13E有關的類型的定向沉積，形成一氧化層352。氧化層352包括槽348底部的較厚部分284。如圖19E和19F所述，從槽348的側壁上除去部分氧化層352和氧化物襯料350。這通過將該結構浸入例如170HF酸中實現。然后形成柵極氧化層356，并用多晶硅層358填充該槽。這些步驟示于圖19G和19H。
如圖19I所示，然后回刻多晶硅層358至薄氧化層346表面上方的水平面。在圖19J中，已經從氮化物層344以上除去了厚氧化層352，多晶硅層358保護槽348邊緣的薄氧化層356。然后退火該結構，使得多晶硅層358的一部分被氧化，而在槽的上部區域中形成一厚氧化層360，如圖19K所示。最后，如圖19L所示，去除氮化物層344。
圖20A-20F顯示具有兩個槽的兩階段多晶硅過程，一個槽處于有源陣列中，另一個槽是柵極總線的一部分。該過程起始于圖19H所示的時刻，多晶硅層388填充了槽374A和374B。厚氧化層384已經在槽374A和374B的底部上形成。氮化硅層374覆蓋在外延層372的表面上。氮化物層374被氧化層382覆蓋。
回刻多晶硅層388，如圖20B所示，并去除氧化層382。在多晶硅層388上沉積一第二多晶硅層390，并在第二多晶硅層390的頂部上例如沉積一個由氮化物或聚酰亞胺形成的“硬”層392。最終結構示于圖20C。
如圖20D所示，從有源陣列區(槽374A)蝕刻多晶硅層390和硬層392，將這些層剩在柵極總線區域(槽374B)中。然后加熱該結構以氧化槽374A中的多晶硅層388，產生槽上部區域中的厚氧化層394。此時，在第二多晶硅層390的暴露邊緣上形成一個氧化層396。此結構示于圖20E。
最終，除去硬層374和392的暴露部分，產生圖20F所示的布局。
圖21A-20E和22A-22C說明了需要避免的兩個問題。圖21A顯示了沿槽壁的犧牲氧化層400，以及外延層上表面上的薄氧化層404和氮化物層402。如圖21B所示，在去除犧牲氧化物層400的過程中，已經在氮化物層402之下去除了的一部分薄氧化層404。解決此問題的方法是將氧化物過度蝕刻的時間減至最少，或使用盡可能薄的氧化層404，甚至與15至90埃一樣薄。
當形成柵極氧化層406時，這是在厚氧化層408在槽底部形成之后，柵極氧化層406可以不充分覆蓋槽的上部彎角，如圖21C所示。圖21D和21E顯示了多晶硅層412已經被沉積并從器件的有源陣列區被回刻之后的布局，顯示了將多晶硅層412與槽的上部彎角處的外延層隔開的薄氧化層。
圖22A-22C說明了另一個潛在的問題區。圖22A顯示了一個處于圖19D所示的相同階段上的器件，厚氧化層352已得以定向沉積，在槽的底部形成一個厚的部分354。在從槽的側壁上除去氧化物的過程中，如圖22B所示，從氮化物層344下面去除了一部分薄氧化層346。然后，當生長柵極氧化層356時，槽的上部彎角處的氧化層部分過薄，這會導致氧化物中的缺陷和柵極與外延層之間的短路。此問題示于圖22C中。另外，解決辦法是將任何氧化層的過度蝕刻減至最小，或采用等離子體蝕刻，該等離子體蝕刻的化學反應各向同性地進行蝕刻。
圖23A顯示當多晶硅填充形成在如圖21E所示的氮化物層下方的空腔時會導致的問題。多晶硅層420的一部分420A延伸到槽的外部，并將形成與金屬層的短路，該金屬層在以后沉積來接觸外延層。氧化期間，氧化物422不消耗填充在氮化物凸出部之下的硅。氮化物的去除使柵極遭受源極金屬短路。圖23B顯示了一種變體，其中通過氧化層將420B部分與主多晶硅層420隔開。圖23C顯示了多晶硅層420形成向上凸出的尖峰420C的情況，這導致柵極多晶硅層420和后沉積的金屬層之間的短路的可能。另外，填充在氮化物層下的多晶硅在氧化后保留下來，這留下了可能的柵極與源極的短路。
圖23D顯示了短路器件的柵極I-V特性曲線。將低電阻稱作“硬”短路。圖23E顯示了“軟”的或二極管狀的短路的特性曲線。與由金屬與多晶硅柵極頂部的直接接觸導致的硬短路不同，二極管狀的短路可能會出現在如圖23F所示的柵極總線區內。在此類故障中，在多晶硅與硅臺面接觸的位置上，N+區或柱被摻入P本體中，產生圖23G中示意性顯示的寄生二極管和MOSFET。
圖24A-24F顯示了因過蝕刻第一多晶硅層或畸形的、扭曲的槽而導致二極管短路的加工機理。在圖24A中，有源單元和柵極總線區用第一層N+摻雜的多晶硅填充，然后被回刻，以產生如圖24B所示的結構。如果多晶硅的回刻是非均勻的，則槽氧化層的一側可能會暴露，如圖24C所示，然后該側在去除頂部氧化層的浸漬過程中被侵襲和蝕刻。在圖24D中，沉積第二多晶硅層并通過掩膜構圖，在左側留下有源單元，在右側留下柵極總線。頂部氧化之后，如圖24E所示，左側上的有源單元氧化并自愈合，但在柵極總線區內，觸及硅的多晶硅摻入導致圖24F所示的二極管狀柵極短路的N+柱。多晶硅的均勻回刻和均勻形狀的槽避免了此問題。
圖25A-25H描述了通過氮化物側壁隔離物的使用來避免這些問題的一種工藝。該工藝起始于在襯底500上生長的外延層502。薄氧化層504生長在外延層502的上表面上，氮化物層506(或一些其它的“硬”層)和第二氧化層508依次形成在氧化層504上。因而層504、506和508形成本領域公知的氧化物-氮化物-氧化物(ONO)夾層。最終結構示于圖25A。
如圖25B所示，在ONO夾層中蝕刻一個開口。然后在結構的頂部沉積一氮化物層510，產生如圖25C所示的布局。各向異性地蝕刻氮化物層510。因為氮化物層510的垂直厚度遠大于ONO夾層邊緣附近的厚度，所以各項異性蝕刻在氧化層504和氮化物層506的暴露邊緣上留下了側壁隔離物512。去除氧化層508之后的此結構示于圖25D。
如圖25E所示，然后蝕刻槽514，并形成和去除一般的犧牲柵極氧化層(未示出)。圖25F顯示定向沉積氧化層516之后的結構，該結構在槽514的底部留下一厚的氧化部分518。這在形成柵極氧化層520之后實現。然后用多晶硅層522填充槽，該層被回刻，注意不要侵蝕下面的氧化層520。多晶硅和硅幾乎接觸的位置上的頂部區域隨后在過程中將被進一步氧化。另外，一些氧化層將生長在氮化物側壁蓋之下，象一個“鳥嘴”。此結構示于圖25G。然后去除氧化層516，產生圖25H所示的實施例。
如圖26A和26B所示，在槽側壁上生長柵極氧化層會導致槽側壁中的“彎曲”，如圖26B中的彎曲530所示。如圖26A所示，此問題在于氧化物在槽的暴露側壁532上均勻生長。但是，在厚氧化層534在槽的底部上開始的地方，由于結構的幾何形狀，氧化不會以線性的形式進行。這產生彎曲530處氧化層的降低的厚度。
解決此問題的一種方法示于圖27A-27D。圖27A顯示了熱生長氧化襯料540并定向沉積氧化層542之后的結構，如上所述。如圖27B所示，從槽的側壁上去除襯料540和層542。然后將該結構浸如170HF酸中。因為通過沉積工藝沉積的氧化物蝕刻得比熱生長氧化物快，所以浸漬之后，結構如圖27C所示，襯料540的上表面稍處于氧化層542的上表面之上。當在槽的側壁上熱生長柵極氧化層時，所得的氧化層厚度較為均勻。在槽壁中沒有“彎曲”。圖27D顯示已在槽的側壁上生長了柵極氧化層544之后的布局。虛線表示氧化前硅的原始位置。
圖28-33顯示了可以利用本發明的原理制造的各種器件。
圖28顯示了一種在外延層和襯底之間的界面處具有平坦底部的P本體區和N掩埋層的功率MOSFET。圖28示出了一種將厚槽底部氧化層與延伸到槽之間的整個臺面上的接觸部結合的器件，雖然也可以使用接觸掩膜和非平面的頂部氧化層。圖29顯示根據Bulucea等人的美國專利第5,072,266號的宗旨的MOSFET，它類似于圖28顯示的那個，不同之處是每個MOSFET單元包含一個深P+區。圖30的實施例在MOSFET單元中有一個平坦底部的P本體區，以及一個包含用于電壓箝制MOSFET單元的深P+區的二極管單元。此類布局在專利申請第08/846,688號中有所表明，在此引為參考。
在圖31所示的器件中，獨立MOSFET單元中的P本體區和重疊的金屬層之間沒有接觸。相反，本體在第三維上接觸，如威廉姆斯(Williams)等人的美國專利第5,877,538號中所述，該專利在此引為參考。注意，MOSFET單元中的一個包含一個深P+區，以限制槽底部的電場強度。此外，優選的是，利用自對準接觸平坦化頂部氧化層，但這不是必須的。
在圖32所示的實施例中，槽延伸到N掩埋層中，使得只有厚氧化區覆蓋重摻雜的掩埋層。
圖33的實施例是積累模式的MOSFET(ACCUFET)，如威廉姆斯等人的美國專利第5,856,692號中所指示那種，該專利在此引為參考。
圖34是顯示槽型MOSFET的利用常規接觸掩膜并結合了厚槽底部氧化層的工藝流程的原理圖。該工藝的步驟一般包括漏極和本體區的形成、槽的蝕刻和柵極的形成，本體和源極區的注入，以及接觸部的開口和金屬層的沉積。在圖34中，具有截角的方框代表可選步驟。因而，通過注入或通過注入和擴散的深本體區的引入與本工藝一致。
此過程示于圖35A-35L。將氧化層554用作掩膜，在N外延層550中形成槽552。在槽552的壁上形成氧化物襯料556(圖35B)，并且如上述那樣進行定向氧化物沉積，形成在槽的底部具有較厚部分560的氧化層558(圖35C)。然后蝕刻槽552的側壁(圖35D)，并且在槽552的壁上熱生長一柵極氧化層(圖35E)。
然后沉積多晶硅層564以填充槽552(圖35F)。回刻多晶硅層564至槽中(圖35G)。氧化層566沉積在結構的上表面上，并向下延伸到槽中直至多晶硅層564的上表面(圖35H)。然后回刻氧化層566(圖35I)，并注入P型摻雜劑如硼，形成P本體區568。然后掩蔽上表面(未示出)，并注入N型摻雜劑如砷或磷，形成N+源極區570。在上表面上沉積另一個氧化層572并構圖，產生如圖35L所示的結構。然后接觸孔可以被頂層金屬填充，或者先用平坦化金屬如鎢，或用阻擋金屬如Ti/TiN填充。
圖36-39顯示多晶硅柵極在橫截面上為“鑰匙孔”形狀的幾個實施例。較厚的柵極氧化層不僅沿槽的底部延伸，而且沿槽的側壁向P本體區和N外延層之間的節延伸。沿槽側壁的加厚的柵極氧化層有助于緩和該節處的電場。
圖36顯示一種MOSFET，它具有以周期性間隔組合到MOSFET單元中的平坦底部P本體區和二極管單元。在此MOSFET的優選形式中，采用了鑰匙孔形柵極。圖37顯示一個P本體不延伸到表面，但相反在第三維上被接觸的實施例。淺P+區示于臺面內一大于N+源極區的深度上。圖38顯示一個槽延伸到形成于外延層和襯底之間界面上的N掩埋層中的實施例。圖39顯示一個P本體在第三維上被接觸，且槽延伸到N掩埋層內的實施例。
用于形成具有鑰匙孔形的槽的器件的工藝程序示于圖40A-40L。該過程起始于生長在襯底600上的外延層602。在外延層602的上表面上形成一個氧化層604，如圖40A所示。構圖氧化層604并蝕刻槽606，如圖40B所示。在槽的壁上形成犧牲氧化層(未示出)，并將其除去。然后在槽606的壁上生長氧化物襯料608(如圖40C所示)。
如圖40D和40E所示，沉積多晶硅層610以填充槽606，并回刻，使得612部分保留在槽的底部。然后從槽606的壁上蝕刻氧化物襯料608，如圖40F所示。執行各向異性硅蝕刻，以將多晶硅部分612的上表面下壓在氧化物襯料608的上表面以下，如圖40G所示。然后實施熱氧化過程，在槽606的壁上形成氧化層616，在多晶硅部分612的上表面上形成氧化層618。結果示于圖40H。然后蝕刻氧化層618，在過程中去除氧化層616的一部分，產生圖40I所示的結構。
然后在整個結構上沉積第二多晶硅層619，如圖40J所示。回刻多晶硅層619，如圖40K所示。然后氧化多晶硅層619的上表面，如圖40L所示。
此方法的變體示于圖41A-41F中。在槽的壁上形成氧化物襯料608之后，如圖40C所示，光致抗蝕劑層得以涂覆、顯影和洗除，只剩下槽606底部上的一部分630。這示于圖41A。然后從槽606的壁上蝕刻氧化物襯料608，如圖41b所示，并從槽的底部除去光致抗蝕劑層的部分630。這樣產生圖41C所示的結構。
柵極氧化層632熱生長在槽606的壁上，槽606由多晶硅層634填充，如圖41D和41E所示。回刻多晶硅層634至外延層602上表面的水平面上。然后熱氧化多晶硅層634，產生圖41F所示的器件。
圖42A-42C顯示了沿現有技術的槽型器件中的槽側壁的電場強度與本發明實施例中的電場強度的比較。圖41A顯示，在現有技術的器件中，電場強度具有兩個分別在本體-漏極結和柵電極底部出現的尖峰。圖42B顯示一個在槽的底部上有厚氧化層的器件。如所述，電場依然在本體-漏極結處尖峰，但柵電極底部的峰稍低于現有技術器件中的峰。最終，圖42C顯示一種具有鑰匙孔形柵電極的器件。在此情況下，電場在本體-漏極結處仍然達到峰值，但柵電極底部的尖峰被消除。
雖然已描述了根據本發明的若干實施例，但應該理解的是，這些實施例只是說明性的，且不是對本發明的廣泛范圍或廣泛本質的限制。
權利要求
1.一種制造槽型柵極半導體器件的方法，包括提供一半導體材料；將半導體材料放置在反應室內；在半導體材料中形成槽；在該室中產生電介質的荷電粒子；在該反應室中建立電場；在該槽中沉積電介質的層；利用電場將荷電粒子向半導體材料加速，使得電介質在該槽底部上比在該槽側壁上沉積得更厚；以及在該槽中沉積導體材料以形成柵電極。
2.如權利要求1所述的方法，其特征在于，產生荷電粒子包括在反應室中在至少兩種氣體之間形成化學反應。
3.如權利要求2所述的方法，其特征在于，產生荷電粒子包括在反應室中形成等離子體。
4.如權利要求1所述的方法，其特征在于，產生荷電粒子包括濺射。
全文摘要
本發明公開了一種如金屬－氧化物－半導體場效應晶體管的槽型半導體器件,通過增大槽底部上柵極氧化層的厚度減小了槽彎角處的強電場。在一制造方法中,在槽蝕刻后定向沉積氧化硅,在槽底部產生厚氧化層。在壁上生長薄柵極氧化層之前,去除槽壁上沉積的任何氧化物。然后在一個或多個階段中用多晶硅填充槽。在另一方法中,在蝕刻槽壁前在槽底部的氧化層上沉積少量光致抗蝕劑。或多晶硅可沉積在槽中,并回刻至槽底部僅剩下一部分。然后氧化多晶硅,并用多晶硅填充槽。本方法可結合氧化層的定向沉積,之后是多晶硅填充和氧化。形成“鑰匙孔”形柵電極的方法包括在槽底部沉積多晶硅、氧化多晶硅上表面、蝕刻氧化的多晶硅、和用多晶硅填充槽。
文檔編號H01L21/76GK1360735SQ00810164
公開日2002年7月24日 申請日期2000年5月24日 優先權日1999年5月25日
發明者韋恩·B·格拉博斯基 申請人:理查德·K·威廉斯, 韋恩·B·格拉博斯基