專利名稱：無凹陷銅鑲嵌結構的制造工藝的制作方法
技術領域：
本發明一般與半導體制造工藝有關，特別是與銅鑲嵌結構的平面化方法有關。
背景技術：
在當今的高密度半導體器件中，銅被選為互連薄膜的金屬。銅與鋁和金相比呈現出較低的薄層電阻。然而由于不能用實用的干刻蝕技術，將銅從不想要的區域除去主要通過化學機械平面化(CMP)處理來完成。在典型的CMP操作中，晶片被壓在漿料(slurry)的拋光墊上。在受控的壓力、速度和溫度條件下，使晶片相對于拋光墊運動。懸浮在漿料中的微粒通過機械拋光摩擦晶片表面，漿料中的化學物氧化和蝕刻該表面(一種化學拋光的形式)，以除去該表面上的物質而獲得所需的平面化。
參考圖9-16，將討論已有技術的CMP工藝，從而說明如何形成半導體芯片的銅互連和接觸襯墊。這種結構的例子如圖9的集成電路(IC)器件100所示。示出IC100的一部分具有形成在襯底部分102之上的銅跡線120和140。銅互連通常用于第二金屬層和更高層。相應地，為清楚地說明本發明，未示出第一金屬層。跡線120的第一端122包括一通孔130，該通孔提供了與下面的襯底中形成的器件有源區的電氣接觸，或與下面的金屬層中形成的跡線形成電氣接觸。跡線120的另一端在銅襯墊110處終止，例如焊接區或焊接襯墊。
圖10是從圖9中的視線2-2所見的IC100的側視圖。該視圖示出襯底102上形成有一絕緣層206。通孔130提供了從跡線120的第一端122到下層結構202的電氣路徑。在圖2的情況下，結構202看上去是在襯底中形成的器件的有源區。
圖11-16的剖面圖說明了一般如何形成圖9和圖10的銅結構，諸如跡線120和襯墊110。從圖11開始，具有有源區202的襯底上設有氮化物層402和氧化層404。使用常規的光刻蝕刻技術，除去如陰影所示的氧化層404和氮化物層402的一部分，見圖12。在圖13中，在氧化物404及氮化物層402的暴露部分上淀積鉭或鉭化合物構成的阻擋層406。圖14示出用常規電鍍方法在阻擋層406上鍍敷的一層銅408。其次，利用CMP對銅層拋光，以去除陰影線所示部分408’直到下面阻擋層的層面，圖15。為了使阻擋層406相對于氧化層404平面化，繼續CMP拋光，得到圖16所示的最后產品。
所有當前可供使用的CMP漿料對于與銅有關的所有公知阻擋層金屬都具有高的選擇性，典型范圍為10∶1-6∶1。因此，在銅的上層被拋光除去后(圖15)，繼續對鉭基阻擋層406和銅層的拋光造成銅比阻擋層以更高的速率被除去。這種為除去所有阻擋層而進行的過拋光造成銅結構的凹陷結果410。更有甚者，由于較大面積的拋光墊(諸如接觸襯墊110)的彎曲，使得凹陷效應更為顯著。
減小凹陷效應的普通方法是使用二種不同的漿料系統，第一漿料把銅層拋光到下面的阻擋層，第二漿料用于以同一速率(盡管是一慢得多的速率)對阻擋層和剩余的銅層進行拋光。這鐘方法減小了諸如互連等較窄的銅結構的凹陷，但不能消除凹陷。對于大面積的焊接區，可出現大于1000(埃)的凹陷。更重要的是，大多數拋光系統沒有可掛在一起的具有兩個不同的漿料系統的兩個分開的臺板(platen)。在確實有雙臺板和漿料配置的源系統中，依次拋光的要求也減少了生產量。這種系統維護起來既麻煩又昂貴，使用起來費時且在諸如焊接區等大面積結構的情況下仍不足以避免形成凹陷。
需要一種節約成本且無凹陷的銅鑲嵌工藝。希望提供一種無凹陷工藝，它不增加處理設備的復雜性。需要一種無凹陷的處理工藝，它不顯著地減少產品的生產量。還希望提供一種工藝，它不增加對處理設備的維護要求。
發明內容
根據本發明，一種無凹陷銅鑲嵌工藝，包括在集成電路器件的第一表面上淀積一氧化層。隨后，按需要對氧化層進行構圖和蝕刻，形成將構成互連圖案的溝槽及提供與下面的第一表面的導電部分的電氣接觸的通孔等圖案。阻擋層淀積在氧化層上，包括在氧化層內形成的溝槽和通孔。可能必須提供具有銅晶種層的阻擋層，以改善所鍍銅的粘附特性。然后，除去部分阻擋層。隨后將銅電鍍在阻擋層的剩余部分上面。在氧化層的溝槽和通孔中找到大多數剩余的阻擋層材料。結果，電鍍工藝將把大部分銅淀積在這些區域中，從而使銅在這些區域中一開始就顯得較高。進行CMP拋光使銅平面化，從而除去銅的上部直到阻擋層層面。繼續進行拋光，直到把阻擋層平面化到氧化層的層面。
其結果是一高度平面化的銅鑲嵌結構，它實際上沒有凹陷結果，即使是在諸如焊接區等大面積結構上。由于在電鍍銅之前從氧化層的大部分表面除去了阻擋層，所以只需稍稍進行過拋光除去氧化物上的阻擋層材料。
附圖概述圖1-8是在根據本發明的處理期間的集成電路的立體圖。
圖9是典型的現有技術的集成電路器件的透視圖。
圖10是從圖9沿視線2-2所見的剖面圖。
圖11-16示出典型的現有技術的銅結構制造工藝。
本發明的較佳實施方式根據本發明形成的銅鑲嵌互連從以上結合圖1所述的傳統處理步驟開始。為了提供對本發明較佳模式的更完整描述，將結合圖1-8的立體圖的內容給出更詳細的解釋。為了更好地理解本發明，沿圖9中跨跡線120和140的視線3-3得到立體圖。
圖1示出襯底部分102，典型的是硅晶片的上部，可理解為其中采用公知的制造方法形成有多個器件(通常為晶體管)。作為制造銅鑲嵌金屬互連層的初始步驟，在襯底表面上淀積通常為250-500厚的氮化硅層302。該氮化物層用于阻擋隨后的氧化層304的氧化蝕刻到達下面襯底的硅表面。通常，氧化層為5000厚。在淀積氧化層前的工藝中除去氮化物層302的一部分303，以提供一通孔。
接著，如圖2所示，應用傳統的光刻技術，以對氧化層304進行構圖，從而產生至下面的襯底102的通孔并限定將包括互連的跡線。這涉及淀積一層光致抗蝕劑306，并通過一圖案暴露，以及在沖洗步驟中除去暴露的抗蝕劑306x。
在圖3中，暴露的氧化層在氧化蝕刻期間除去并在氮化物層302處停止，繼而暴露氮化物層的一部分305’。如圖9所示，通過除去氧化層產生的溝槽將最終成為跡線120和140的襯墊以及通孔130。在氮化物層被除去之處，因為氧化物和襯底材料已被除去，所以溝槽307延伸入襯底部分102。
如圖4所示，隨后在氧化層304的剩余部分上面、在氮化物層302的暴露部分上以及在襯底的暴露部分307中淀積阻擋層308構成的覆蓋涂層。阻擋層308通常是鉭化合物，諸如TaN或TaW等。此外，阻擋層308可包括一銅晶種層。是否設置晶種層取決于隨后在阻擋層上鍍敷的銅的均勻性和粘附特性。如果所鍍銅的粘附性差，則可能需要大約50～100的薄晶種層。可通過公知的物理汽相沉積(PVD)法淀積晶種層。
接著進行第二光刻步驟，這次是對阻擋層308進行。類似于圖2所示蝕刻步驟的方式，在阻擋層上淀積一光致抗蝕劑。隨后通過掩模曝光和除去光致抗蝕劑，以暴露阻擋層的一部分。隨后通過公知的等離子體各向異性蝕刻處理除去阻擋層的暴露部分。當阻擋層308為鉭和銅的合成物時，各向異性蝕刻會由于蝕刻大塊銅薄膜時的副產品的低蒸汽壓而造成問題。然而，由于阻擋層的銅部分僅是薄的銅晶種層，它可以簡單地通過等離子體氣氛中惰性氣體的物理沖擊而除去。在除去阻擋層的暴露部分后，除去剩余的光致抗蝕劑。結果如圖5所示，其中可見阻擋層308的許多部分已被除去，以暴露氧化層304的部分表面304’。
接著，如圖6所示，把銅層318選擇性地淀積在阻擋層的剩余部分上。這可用公知的電鍍處理方法來完成。最后，進行CMP拋光步驟，以除去銅層318直到阻擋層308的層面，如圖7所示。氧化層上僅剩下一小條阻擋層308、309。因而，繼續拋光將很容易除去這些小條，并把銅部分318平面化到氧化層的層面。圖8所示的最終產品呈現出平面化的銅結構，且更重要的是無凹陷結果。
請注意本發明的二個關鍵方面。首先，從氧化層的上表面除去基本上所有的阻擋層308。這可用除去阻擋層材料后所暴露的相當大面積的氧化表面304’來說明。在圖7中示出這樣做的好處，其中對銅層318的CMP拋光最終到達阻擋層308的層面。要拋光的阻擋層材料少得多，從而隨后將以大致相同的速率把銅和阻擋層材料拋光到氧化物的層面。不需要現有技術情況下的過拋光。例如，考慮圖15，其中除去的銅408’暴露了大面積的阻擋層406，記住銅結構占據了相對較小的面積。與銅材料相比，由于面積大，所以有相對更多的阻擋層材料需要相對更多的拋光。從而在阻擋層材料406’被充分除去時，銅中將出現如圖16所示的凹陷406。
本以明的第二關鍵方面是，并非從氧化層的上表面除去所有的阻擋層材料。再參考圖5，保留了一些阻擋層材料309。這些阻擋層材料的互連跡線309保證了阻擋層308的所有剩余未蝕刻部分都是互連的。這保證了為隨后電鍍銅的目的而使整個層具有導電性。因而，用于蝕刻阻擋層的圖案必須(1)與用于蝕刻氧化層(圖2)的圖案匹配以及(2)必須包括必要的互連跡線309，以確保整個層的導電性。這樣做的一種方法是形成一種復合圖案，該復合圖案由用于蝕刻氧化層304的圖案和相鄰金屬層(即前一金屬層面和下一金屬層面)的金屬掩模圖案組成。這種復合圖案應適用于大多數情況，因為交替的金屬層通常是正交的，以使金屬層間的電容最小化。希望有一種在整個硅片連接的防護覆蓋層。另一方面，可對用于蝕刻氧化層304的圖案添加一些特征，以產生用于蝕刻阻擋層308的掩模，該掩模保證了整個阻擋層剩余部分的導電性。
因而通過在鍍敷銅之前除去一些阻擋層材料，使過拋光最少化，因而減少了CMP的處理時間。此外，由于選擇性地鍍敷銅，所以消耗的銅較少，更重要的是因為鍍銅時間縮短而實現了更快的生產量。雖然本發明需要附加的光刻步驟來除去阻擋層308的一部分，但通過更快的銅淀積和更快的CMP拋光節省了時間，且最后得到無凹陷的銅鑲嵌結構。
權利要求
1.在具有第一層材料的半導體器件中，一種形成銅結構的方法包括下述步驟在所述第一層材料的第一表面上淀積一阻擋層；除去所述阻擋層的部分，以暴露所述第一表面的部分；在所述阻擋層的剩余部分上淀積一層銅，從而所述銅的大部分形成于所述阻擋層的所述剩余部分上；以及把所述銅層和所述阻擋層的部分平面化到所述第一表面的層面。
2.如權利要求1所述的方法，其特征在于還包括蝕刻通過所述第一表面并進入所述第一層材料的溝槽和通孔；其中淀積阻擋層的所述步驟包括把所述阻擋層淀積在所述溝槽和通孔的壁和底面內；其中除去所述阻擋層的部分的所述步驟包括從所述通孔的底面除去所述阻擋層。
3.如權利要求1所述的方法，其特征在于所述阻擋層包括銅晶種層。
4.如權利要求1所述的方法，其特征在于所述阻擋層的所述剩余部分互相電氣接觸。
5.如權利要求4所述的方法，其特征在于淀積一層銅的所述步驟是在所述阻擋層的所述剩余部分上電鍍銅的步驟。
6.如權利要求1所述的方法，其特征在于所述平面化步驟是CMP拋光步驟。
7.如權利要求6所述的方法，其特征在于所述CMP拋光步驟是使用單種漿料來進行的。
8.在具有導電層的半導體器件中，一種形成銅鑲嵌結構的方法包括下述步驟在所述導電層上淀積一氧化層；深腐蝕所述氧化層的部分以暴露所述導電層的部分，包括在所述氧化層上淀積第一光致抗蝕劑層以及用第一構圖掩模對所述第一光致抗蝕劑層進行曝光；在所述氧化層的剩余部分上以及在所述導電層的暴露部分上淀積一阻擋層；深腐蝕所述阻擋層的部分以暴露所述氧化層，包括在所述阻擋層上淀積第二光致抗蝕劑層以及用第二構圖掩模對所述第二光致抗蝕劑層進行曝光；在所述阻擋層的剩余部分上淀積一銅層；以及除去所述銅層和所述阻擋層的部分直到所述氧化層的層面。
9.如權利要求8所述的方法，其特征在于淀積氧化層的所述步驟包括首先淀積氧化阻擋層，深腐蝕所述氧化層的部分的所述步驟包括深腐蝕所述氧化阻擋層的部分。
10.如權利要求9所述的方法，其特征在于所述氧化阻擋層是一氮化物層。
11.如權利要求8所述的方法，其特征在于除去所述銅層的部分的所述步驟包括對所述銅層進行CMP拋光。
12.如權利要求11所述的方法，其特征在于除去所述銅層和所述阻擋層的部分的所述步驟用單種漿料來進行。
13.如權利要求8所述的方法，其特征在于深腐蝕所述阻擋層的部分的所述步驟包括保持整個所述阻擋層的所述剩余部分的導電性。
14.如權利要求13所述的方法，其特征在于淀積銅層的所述步驟是在所述阻擋層的所述剩余部分上電鍍銅的步驟。
15.如權利要求8所述的方法，其特征在于淀積阻擋層的所述步驟包括形成銅晶種層。
16.如權利要求8所述的方法，其特征在于淀積阻擋層的所述步驟包括形成由選自包括Ta、TaN和TaW的組中選出的材料構成的層。
17.如權利要求16所述的方法，其特征在于淀積阻擋層的所述步驟還包括淀積銅晶種層。
全文摘要
銅鑲嵌互連的制造包括在諸如襯底或金屬層等下面的導電層(102)上淀積一層氧化層(304),然后對它構圖和蝕刻。隨后具有任選的銅晶種層的阻擋層(308)淀積在經構圖的氧化層(304)上。對阻擋層(308)進行構圖并蝕刻,以除去一些阻擋層材料。在阻擋層(308)上鍍敷銅(318)。進行CMP拋光以使銅層(318)到達阻擋層(308)的層面。繼續拋光,以把阻擋層(308)及剩余的銅(318)拋光到氧化層(304)的層面。其結果是無凹陷的銅鑲嵌結構。
文檔編號H01L21/3205GK1373901SQ00810104
公開日2002年10月9日 申請日期2000年7月11日 優先權日1999年7月12日
發明者S·卡達, J·D·哈斯凱爾, G·A·弗蘭濟爾, J·D·邁里特 申請人:愛特梅爾股份有限公司