使用垂直連接帶狀線的多層微波耦合器的制作方法

專利名稱：使用垂直連接帶狀線的多層微波耦合器的制作方法
技術領域：
本發明涉及微波耦合器，例如多層、垂直連接帶狀線結構的耦合器。尤其，本發明揭示了具有垂直連接帶狀線結構的耦合器，其中層間接地層分隔了多組帶狀線層，其中多于一組的層具有耦合帶狀線片段。
背景技術：
幾十年來，無線通信系統在技術上越來越進步，在其它因素中，在更小尺寸和堅固性方面提高了性能。向更好通信系統發展的趨勢對這些系統的制造商提出了更高的要求。這些要求推動了很多微波技術的發展。
看一些主要的歷史發展，二十世紀五十年代早期了解了平面傳輸介質的發展，對微波電路和部件封裝技術產生了較大影響。應用于帶狀線和微帶狀線設計中的微波印刷電路工程和支撐分析理論的發展有助于微波電路技術的進步。
微波集成電路設計的早期大部分致力于無源電路的設計中，例如定向耦合器，功率分配器、濾波器和天線饋電網絡。不管用于制造這種電路的電介質材料的不斷細化和微波電路制造工藝的進步，微波集成電路技術的特征是大金屬外殼和同軸連接器。之后無外殼且無連接器的耦合器的發展有助于減小微波集成電路的尺寸和重量。這些耦合器，有時稱為filmbrids，是層疊的帶狀線裝配，它們通常通過融合或通過熱塑性或熱固性薄膜接合在一起。
傳統上，耦合器在X-Y平面的大小由耦合帶狀線片段的長度控制。設計成在較寬帶寬上工作的耦合器需要附加的耦合帶狀線片段，它會進一步增加耦合器的總尺寸。此外，由于耦合片段的長度與耦合器的工作頻率成反比例，因此設計成在較低頻率上工作的耦合器將具有較長的帶狀線片段。耦合線通常是蜿蜒的，以減小它們的有效外形尺寸。
當前，微波技術滿足了衛星、軍事和其它關鍵數字通信系統的要求。這些系統的普及發展推動了對微波集成電路之緊密、輕便、表面可安裝的封裝的需要。雖然如上所述的微波集成電路技術的進步已經有助于減小電路的尺寸、重量和成本，但是還有進一步減小這種電路尺寸、重量和成本的優勢。總之，當前技術具有本發明試圖克服的局限性。

發明內容
本發明涉及改良的微波耦合器，它利用新穎的多層、垂直連接帶狀線結構，以獲得在較窄和較寬帶寬上的性能優勢，并同時減小耦合器的尺寸和重量。用層層間接地層分隔多組帶狀線層，其中多于一組的層只具有一個耦合帶狀線片段。
垂直連接的帶狀線結構包括一疊電介質基底層和夾在基底層之間的金屬層，較佳的是基底層厚度為大約0.05mm到大約2.5mm，金屬層最好是銅制的，鍍錫、鍍鎳/金的合金，或鍍錫/鉛。一些金屬層形成接地層，它們將疊層分隔成至少兩個帶狀線層面，其中每個帶狀線層面包括至少一個中心導體層，該中心導體層上下各有一個接地層，其中接地層可以與其它帶狀線層面共用。因此，可以將耦合器片段配置在不同的帶狀線層面，并使用金屬化通孔連接這些片段。用這種方法，通過在各種厚度基底上蝕刻并電鍍銅箔圖案和通孔，并以規定的次序將各層接合在一起，從而在多個接地層上形成耦合器。
較佳的是，垂直連接的帶狀線結構包括至少四個基底層的均勻結構，該基底層是聚四氟乙烯(PTFE)、玻璃和陶瓷的混合物。較佳的是，混合物的熱膨脹系數(CTE)接近于銅，例如從大約7×10-6/℃到大約27×10-6/℃，盡管混合物的CTE大于大約27×10-6/℃也能滿足。雖然基底層的介電常數范圍較寬，例如從大約1到大約100，但是具有期望特征的該基底在工業上可獲得的典型介電常數為大約2.9到大約10.2。
使用導電裝置連接疊層帶狀線結構的中心導電層，還要連接接地層，該導電裝置例如是各種形狀的通孔，作為實例如環形、槽形和/或橢圓形。僅僅是作為實例，接近于負載信號的環形通孔的接地槽可以形成具有期望阻抗的平板傳輸線，用于Z方向上的微波傳播。
雖然所揭示的垂直連接帶狀線結構通常在大約0.5到6GHz的范圍中工作，但是本發明的其它實施例可以在更低或更高的頻率上工作。此外，雖然所揭示的結構使用PTFE、玻璃、和陶瓷混合物的電介質材料，但是本發明不限于這些混合物；還可以使用共同燒結的陶瓷或其它合適的材料。
本發明的目的是提供一種多層、垂直連接帶狀線結構的新穎耦合器。
本發明的另一目的是通過將耦合器分成片段并在不同的帶狀線層面上排列這些片段，以減小使用耦合器的微波集成電路的尺寸和重量。
本發明的又一目的是通過將耦合器分成片段并在不同的帶狀線層面上排列這些片段，以此減小微波集成電路的面積并允許更多的電路裝配入給定的區域中，從而減小制造使用耦合器的微波集成電路的成本。
本發明的再一目的是通過組合一系列分離的內連與一系列耦合片段，以實現多層、垂直連接帶狀線結構的較寬帶寬耦合器。
本發明的又一目的是通過串聯不均勻的耦合結構，實現能夠在很寬頻率范圍上工作、并具有高通頻率響應的耦合器，其中該耦合器是多層、垂直連接帶狀線的結構。
附圖概述

圖1a是本發明較佳實施例中多層結構的頂視圖。
圖1b是本發明較佳實施例中多層結構的側視圖。
圖2是具有正交3dB耦合器可能實施例的多層結構的剖面圖。
圖3是具有定向10dB耦合器可能實施例的多層結構的剖面圖。
圖4a是正交3dB耦合器多層結構中第一基底層的頂視圖。
圖4b是正交3dB耦合器多層結構中第一基底層的底視圖。
圖5a是正交3dB耦合器多層結構中第二基底層的頂視圖。
圖5b是正交3dB耦合器多層結構中第二基底層的底視圖。
圖6a是正交3dB耦合器多層結構中第三基底層的頂視圖。
圖6b是正交3dB耦合器多層結構中第三基底層的底視圖。
圖7a是正交3dB耦合器多層結構中第四基底層的頂視圖。
圖7b是正交3dB耦合器多層結構中第四基底層的底視圖。
圖8a是正交3dB耦合器多層結構中第五基底層的頂視圖。
圖8b是正交3dB耦合器多層結構中第五基底層的底視圖。
圖9a是正交3dB耦合器多層結構中第六基底層的頂視圖。
圖9b是正交3dB耦合器多層結構中第六基底層的底視圖。
圖10a是正交3dB耦合器多層結構中第七基底層的頂視圖。
圖10b是正交3dB耦合器多層結構中第七基底層的底視圖。
圖11a是正交3dB耦合器多層結構中第八基底層的頂視圖。
圖11b是正交3dB耦合器多層結構中第八基底層的底視圖。
圖12是正交3dB耦合器多層結構中第八基底層的詳細頂視圖。
圖13正交3dB耦合器多層結構中第五基底層的詳細頂視圖，它帶有第五基底層背面上金屬層的輪廓。
圖14正交3dB耦合器多層結構中第二基底層的詳細頂視圖，它帶有第五基底層背面上金屬層的輪廓。
圖15是寬邊耦合帶狀線實例的端視圖。
圖16是邊緣耦合帶狀線實例的端視圖。
圖17是帶有間隙的偏移耦合帶狀線實例的端視圖。
圖18是具有疊合的偏移耦合帶狀線實例的端視圖。
圖19是板線傳輸線實例的頂視圖。
圖20是用傳統帶狀線結構實現的不對稱四段耦合器實例的頂視圖。
圖21是用傳統帶狀線結構實現的對稱三段耦合器實例的頂視圖。
圖22a是用垂直連接帶狀線結構實現的對稱三段耦合器中第一耦合段實例的示意圖。
圖22b是用垂直連接帶狀線結構實現的對稱三段耦合器中第二耦合段實例的示意圖。
圖22c是用垂直連接帶狀線結構實現的對稱三段耦合器中第三耦合段實例的示意圖。
圖22d是用垂直連接帶狀線結構實現的對稱三段耦合器中接口連接傳輸線實例的頂視圖。
圖22e是用垂直連接帶狀線結構實現的對稱三段耦合器中帶狀線金屬層實例的端視圖。
圖23a是通孔連接的帶狀線實例的端視圖。
圖23b是板線連接的帶狀線實例的側視圖。
圖24是用傳統帶狀線結構實現的串聯定向耦合器實例的頂視圖。
圖25a是用垂直連接帶狀線結構實現的串聯定向耦合器實例的右端圖。
圖25b是用垂直連接帶狀線結構實現的串聯定向耦合器實例的左端圖。
圖26是用傳統帶狀線結構實現的邊緣耦合器實例的頂視圖。
圖27a是用垂直連接帶狀線結構實現的邊緣耦合器中第一耦合段和接口連接傳輸線的頂視圖。
圖27b是用垂直連接帶狀線結構實現的邊緣耦合器中第二耦合段的頂視圖。
圖27c是用垂直連接帶狀線結構實現的邊緣耦合器中第三耦合段和接口連接傳輸線的頂視圖。
圖27d是用垂直連接帶狀線結構實現的邊緣耦合器的端視圖。
圖28是包含一系列用傳統帶狀線結構實現的耦合和非耦合帶狀線的耦合器的頂視圖。
圖29a是包含一系列用垂直連接帶狀線結構實現的耦合和非耦合帶狀線的耦合器第一段的示意圖。
圖29b是包含一系列用垂直連接帶狀線結構實現的耦合和非耦合帶狀線的耦合器第二段的示意圖。
圖29c是包含一系列用垂直連接帶狀線結構實現的耦合和非耦合帶狀線的耦合器的端視圖。
本發明的詳細描述I.引言這里所述的垂直連接帶狀線結構包括一疊基底層。基底“層”被定義為在一側或兩側包括電路的基底。
II.多層結構將一疊基底層接合以形成多層結構，其中每個基底層通常具有一個或兩個表面經過蝕刻的金屬層。多層結構可以具有幾個或多個基底層。參考圖1a和1b，其中顯示了具有八個基底層的較佳實施例的典型外形尺寸。在這個特殊實施例中，多層結構100在X方向大約為7.1mm，在Y方向大約為5.1mm，在Z方向上的厚度為大約2.5到大約4.2mm。
在較佳實施例中，基底層的厚度大約為0.05mm到2.5mm，它是PTFE、玻璃、和陶瓷的混合物。多層電路領域中具有一般技能的技術人員都知道當加入玻璃和陶瓷以改變介電常數并增加穩定性時，PTFE是較佳的融合接合材料。替換材料可以在工業上獲得。較厚的基底層也是可能的，但是它會導致實際上較大的電路，這在很多應用中是不希望的。較佳的是，該基底混合物材料的CTE接近于銅，例如從大約7×10-6/℃到大約27×10-6/℃，盡管混合物的CTE大于大約27×10-6/℃也能滿足。通常基底層的相對介電常數(Er)在大約2.9到大約10.2的范圍內。還可以使用具有其它Er值的基底層，但是當前這在工業上不是很容易獲得。
通過用銅將基底層金屬化以形成金屬層，銅的厚度通常為0.005到0.25mm，較佳的為大約0.018mm厚，金屬層通過通孔連接，通孔最好是鍍銅的，它通常為圓形，直徑為0.13到3.18mm，較佳的直徑為大約0.2到0.48mm。基底層最好直接接合(以下步驟中將更詳細地描述)，使用具有特定溫度和壓力分布的融合過程，以形成具有均勻介電材料的多層結構100。然而，還可以使用另一種接合方法，例如使用熱固性或熱塑性接合薄膜的方法，或者本領域中具有一般技能的技術人員所熟知的其它方法。制造多層聚四氟乙烯陶瓷/玻璃(PTFE混合物)電路的領域中具有一般技能的技術人員都熟知融合接合過程。然而，以下描述了融合接合過程實例的簡要描述。
在壓熱器或液壓器中通過首先加熱基底到超過PTFE熔點的溫度，以完成融合。用帶有銷釘的固定裝置穩定流動，以確保各層的對準。在這過程中，PTFE樹脂的狀態改變成粘稠的液體，相鄰的層在壓力下融合。雖然接合壓力通常從大約100PSI變化到大約1000PSI，接合溫度通常從大約350℃變化到450℃，但是一個分布的實例是在200PSI下，該分布包括一個40分鐘的斜坡溫升從室溫變化到240℃，一個45分鐘的斜坡溫升到375℃，在375℃保持15分鐘，以及一個90分鐘的斜坡降溫到35℃。
應該理解還可以使用其它介電材料或共同燒結陶瓷，或者其它其在多層電路中的作用為本領域中具有一般技能的技術人員所熟知的材料。
多層結構100可用于制造有用的電路，例如如圖2所示多層結構200的正交3dB耦合器電路，或如圖3所示多層結構300的定向10dB耦合器電路。多層結構200和多層結構300的耦合器電路組成了本發明中兩個可能的實施例。然而，應該理解使用多層結構100的一般結構可以制造其它電路，還可以使用較少或較多數量的層。應該理解設計通孔領域中具有一般技能的技術人員可以設計出與這里所示通孔具有不同形狀和直徑的通孔，例如槽形或橢圓形。以下提供了制造正交3dB耦合器的實例。對本領域具有一般技能的技術人員顯而易見的是具有垂直連接帶狀線結構的其它耦合器也可以用類似的制造過程制造。
III.正交3dB耦合器較佳實施例的制造實例圖2中顯示了具有正交3dB耦合器較佳實施例的多層結構200的側面剖面。基底層210、220、230、240、250、260、270、280在X方向為大約7.1mm，在Y方向為大約5.1mm，Er為大約3.0。基底層210的厚度為大約0.76mm，用金屬層211、212將其金屬化。基底層220的厚度為大約0.13mm，用金屬層221、222將其金屬化。基底層230的厚度為大約0.76mm，用金屬層231、232將其金屬化。基底層240的厚度為大約0.76mm，用金屬層241、242將其金屬化。基底層250的厚度為大約0.13mm，用金屬層251、252將其金屬化。基底層260的厚度為大約0.76mm，用金屬層261、262將其金屬化。基底層270的厚度為大約0.38mm，用金屬層271、272將其金屬化。基底層280的厚度為大約0.38mm，用金屬層281、282將其金屬化。金屬層211、212、221、222、231、232、241、242、251、252、261、262、271、272、281、282中每一層的厚度通常為大約0.018mm。
應該理解所用的層數(僅僅作為實例，還有尺寸、溫度、時間)是近似的并且可以變化，對于本領域中具有一般技能的技術人員顯而易見的是某些步驟可以按不同的次序執行。
還應該理解一些圖中顯示的角孔是不存在的，直到所有的層接合到一起，才在多層組件200上鉆如圖11b所示的角孔284。
還應該理解通常同時在基底平面上成排地制造數百個電路。因此，典型的掩模具有一排相同的圖形。
a.層210參考圖4a和4b，描述了制造層210的過程。用大約5到30分鐘將層210加熱到大約90到125℃，較佳的是用5分鐘加熱到90℃，然后用光阻材料層疊。使用掩模，利用合適的曝光設置來顯影光阻材料，以產生如圖4b中所示金屬層212的圖形。層210的底部是經蝕刻的銅。通過在酒精中漂洗15到30分鐘以清潔層210，然后較佳的是在21到52℃的水中漂洗至少15分鐘，最好是用去離子水。然后層210在大約90到180℃中真空烘焙大約30分鐘到2小時，較佳的是在149℃下烘焙1小時。
b.層220參考圖5a和5b，描述了制造層220的過程。首先，如圖5a和5b所示在層220上鉆四個孔，每個孔的直徑為大約0.2mm，更詳細地如圖14所示。層220上經鈉或等離子體蝕刻。如果經鈉蝕刻，通過在酒精中漂洗15到30分鐘以清潔層220，然后較佳的是在21到52℃的水中漂洗至少15分鐘，最好用去離子水。然后層220在大約90到180℃中真空烘焙大約30分鐘到2小時，較佳的是在100℃下烘焙1小時。層220上鍍有銅，較佳的是首先用無電鍍法，接著用電解法，使之厚度為大約0.013mm到0.025mm，但較佳的是0.018mm。層220在水中漂洗至少1分鐘，較佳的是去離子水。用5到30分鐘將層220加熱到大約90到125℃，較佳的是用5分鐘加熱到90℃，然后用光阻材料層疊。使用掩模，利用合適的曝光設置顯影光阻材料，以產生如圖5a和5b中所示金屬層221、222的圖形，更詳細的如圖14所示。層220的兩邊是經蝕刻的銅。通過在酒精中漂洗15到30分鐘以清潔層220，然后較佳的是在21到52℃的水中漂洗至少15分鐘，最好是去離子水。然后層220在大約90到180℃中真空烘焙大約30分鐘到2小時，較佳的是在149℃下烘焙1小時。
c.層230參考圖6a和6b，描述了制造層230的過程。首先，如圖6a和6b所示在層230上鉆四個孔，每個孔的直徑為大約0.2mm。層230上經鈉或等離子體蝕刻。如果經鈉蝕刻，通過在酒精中漂洗15到30分鐘以清潔層230，然后較佳的是在21到52℃的水中漂洗至少15分鐘，最好用去離子水。然后層230在大約90到180℃中真空烘焙大約30分鐘到2小時，較佳的是在100℃下烘焙1小時。層230上鍍有銅，較佳的是首先用無電鍍法，接著用電解法，使之厚度為大約0.013mm到0.025mm，但較佳的是0.018mm。層230在水中漂洗至少1分鐘，較佳的是去離子水。用5到30分鐘將層230加熱到大約90到125℃，較佳的是用5分鐘加熱到90℃，然后用光阻材料層疊。使用掩模，并利用合適的曝光設置顯影光阻材料，以產生如圖6a和6b中所示金屬層231、232的圖形。層230的兩邊是經蝕刻的銅。通過在酒精中漂洗15到30分鐘以清潔層230，然后較佳的是在21到52℃的水中漂洗至少15分鐘，最好是去離子水。然后層230在大約90到180℃中真空烘焙大約30分鐘到2小時，較佳的是在149℃下烘焙1小時。
d.層240參考圖7a和7b，描述了制造層240的過程。首先，如圖7a和7b所示在層240上鉆四個孔，每個孔的直徑為大約0.2mm。層240上經鈉或等離子體蝕刻。如果經鈉蝕刻，通過在酒精中漂洗15到30分鐘以清潔層240，然后較佳的是在21到52℃的水中漂洗至少15分鐘，最好用去離子水。然后層240在大約90到180℃中真空烘焙大約30分鐘到2小時，較佳的是在100℃下烘焙1小時。層240上鍍有銅，較佳的是首先用無電鍍法，接著用電解法，使之厚度為大約0.013mm到0.025mm，但較佳的是0.018mm。層240在水中漂洗至少1分鐘，較佳的是去離子水。用5到30分鐘將層240加熱到大約90到125℃，較佳的是用5分鐘加熱到90℃，然后用光阻材料層疊。使用掩模，并利用合適的曝光設置顯影光阻材料，以產生如圖7a和7b中所示金屬層241、242的圖形。層240的兩邊是經蝕刻的銅。通過在酒精中漂洗15到30分鐘以清潔層240，然后較佳的是在21到52℃的水中漂洗至少15分鐘，最好是去離子水。然后層240在大約90到180℃中真空烘焙大約30分鐘到2小時，較佳的是在149℃下烘焙1小時。
e.層250參考圖8a和8b，描述了制造層250的過程。首先，如圖8a和8b所示在層250上鉆八個孔，每個孔的直徑為大約0.2mm，更詳細的如圖13所示。層250上經鈉或等離子體蝕刻。如果經鈉蝕刻，通過在酒精中漂洗15到30分鐘以清潔層250，然后較佳的是在21到52℃的水中漂洗至少15分鐘，最好用去離子水。然后層250在大約90到180℃中真空烘焙大約30分鐘到2小時，較佳的是在100℃下烘焙1小時。層250上鍍有銅，較佳的是首先用無電鍍法，接著用電解法，使之厚度為大約0.013mm到0.025mm，但較佳的是0.018mm。層250在水中漂洗至少1分鐘，較佳的是去離子水。用5到30分鐘將層250加熱到大約90到125℃，較佳的是用5分鐘加熱到90℃，然后用光阻材料層疊。使用掩模，并利用合適的曝光設置顯影光阻材料，以產生如圖8a和8b中所示金屬層251、252的圖形，更詳細的如圖13中所示。層250的兩邊是經蝕刻的銅。通過在酒精中漂洗15到30分鐘以清潔層250，然后較佳的是在21到52℃的水中漂洗至少15分鐘，最好是去離子水。然后層250在大約90到180℃中真空烘焙大約30分鐘到2小時，較佳的是在149℃下烘焙1小時。
f.層260參考圖9a和9b，描述了制造層260的過程。首先，如圖9a和9b所示在層260上鉆四個孔，每個孔的直徑為大約0.2mm。層260上經鈉或等離子體蝕刻。如果經鈉蝕刻，通過在酒精中漂洗15到30分鐘以清潔層260，然后較佳的是在21到52℃的水中漂洗至少15分鐘，最好用去離子水。然后層260在大約90到180℃中真空烘焙大約30分鐘到2小時，較佳的是在100℃下烘焙1小時。層260上鍍有銅，較佳的是首先用無電鍍法，接著用電解法，使之厚度為大約0.013mm到0.025mm，但較佳的是0.018mm。層260在水中漂洗至少1分鐘，較佳的是去離子水。用5到30分鐘將層260加熱到大約90到125℃，較佳的是用5分鐘加熱到90℃，然后用光阻材料層疊。使用掩模，并利用合適的曝光設置顯影光阻材料，以產生如圖9a和9b中所示金屬層261、262的圖形。層260的兩邊是經蝕刻的銅。通過在酒精中漂洗15到30分鐘以清潔層260，然后較佳的是在21到52℃的水中漂洗至少15分鐘，最好是去離子水。然后層260在大約90到180℃中真空烘焙大約30分鐘到2小時，較佳的是在149℃下烘焙1小時。
g.層270參考圖10a和10b，描述了制造層270的過程。首先，如圖10a和10b所示在層270上鉆四個孔，每個孔的直徑為大約0.2mm。層270上經鈉或等離子體蝕刻。如果經鈉蝕刻，通過在酒精中漂洗15到30分鐘以清潔層270，然后較佳的是在21到52℃的水中漂洗至少15分鐘，最好用去離子水。然后層270在大約90到180℃中真空烘焙大約30分鐘到2小時，較佳的是在100℃下烘焙1小時。層270上鍍有銅，較佳的是首先用無電鍍法，接著用電解法，使之厚度為大約0.013mm到0.025mm，但較佳的是0.018mm。層270在水中漂洗至少1分鐘，較佳的是去離子水。用5到30分鐘將層270加熱到大約90到125℃，較佳的是用5分鐘加熱到90℃，然后用光阻材料層疊。使用掩模，并利用合適的曝光設置顯影光阻材料，以產生如圖10a和10b中所示金屬層271、272的圖形。層270的兩邊是經蝕刻的銅。通過在酒精中漂洗15到30分鐘以清潔層270，然后較佳的是在21到52℃的水中漂洗至少15分鐘，最好是去離子水。然后層270在大約90到180℃中真空烘焙大約30分鐘到2小時，較佳的是在149℃下烘焙1小時。
h.層280參考圖11a和11b，描述了制造層280的過程。首先，如圖11a和11b所示在層280上鉆直徑為大約0.2mm的八個孔和直徑為0.79mm的四個角孔，更詳細的如圖12所示。層280上經鈉或等離子體蝕刻。如果經鈉蝕刻，通過在酒精中漂洗15到30分鐘以清潔層280，然后較佳的是在21到52℃的水中漂洗至少15分鐘，最好用去離子水。然后層280在大約90到180℃中真空烘焙大約30分鐘到2小時，較佳的是在100℃下烘焙1小時。層280上鍍有銅，較佳的是首先用無電鍍法，接著用電解法，使之厚度為大約0.013mm到0.025mm，但較佳的是0.018mm。層280在水中漂洗至少1分鐘，較佳的是去離子水。用5到30分鐘將層280加熱到大約90到125℃，較佳的是用5分鐘加熱到90℃，然后用光阻材料層疊。使用掩模，并利用合適的曝光設置顯影光阻材料，以產生如圖11a中所示金屬層281的圖形，更詳細的如圖12中所示。層280的頂部是經蝕刻的銅。通過在酒精中漂洗15到30分鐘以清潔層280，然后較佳的是在21到52℃的水中漂洗至少15分鐘，最好是去離子水。然后層280在大約90到180℃中真空烘焙大約30分鐘到2小時，較佳的是在149℃下烘焙1小時。
i.最終裝配在使用以上過程，處理了層210、220、230、240、250、260、270、280之后，將它們融合接合在一起形成多層組件200。
雖然接合壓力通常從大約100 PSI變化到大約1000 PSI，接合溫度通常從大約350℃變化到450℃，但是一個分布的實例是在200 PSI下，該分布包括一個40分鐘的斜坡溫升從室溫變化到240℃，一個45分鐘的斜坡溫升到375℃，在375℃保持15分鐘，以及一個90分鐘的斜坡降溫到35℃。
如圖11b所示，沿底面周邊鉆四個直徑為大約0.79mm的狹槽。多層組件200上經鈉或等離子體蝕刻。如果經鈉蝕刻，通過在酒精中漂洗15到30分鐘以清潔多層組件200，然后較佳的是在21到52℃的水中漂洗至少15分鐘，最好用去離子水。然后多層組件200在大約90到125℃中真空烘焙大約45分鐘到90分鐘，較佳的是在100℃下烘焙1小時。多層組件200上鍍有銅，較佳的是首先用無電鍍法，接著用電解法，使之厚度為大約0.013mm到0.025mm，但較佳的是0.018mm。多層組件200在水中漂洗至少1分鐘，較佳的是去離子水。用5到30分鐘將多層組件200加熱到大約90到125℃，較佳的是用5分鐘加熱到90℃，然后用光阻材料層疊。使用掩模，并利用合適的曝光設置顯影光阻材料，以產生如圖11b中所示金屬層282的圖形。多層組件200的底部蝕刻了銅。通過在酒精中漂洗15到30分鐘以清潔多層組件200，然后較佳的是在21到52℃的水中漂洗至少15分鐘，最好是去離子水。在多層組件200上鍍錫和鉛，然后將錫/鉛鍍層加熱到熔點，以允許過量的鍍層回流成焊料合金。通過在酒精中漂洗15到30分鐘以清潔多層組件200，然后較佳的是在21到52℃的水中漂洗至少15分鐘，最好用去離子水。
用包括鉆孔和打磨的去嵌板法、金剛石鋸、和/或準分子激光器，將多層組件200去嵌板。通過在酒精中漂洗15到30分鐘以清潔多層組件200，然后較佳的是在21到52℃的水中漂洗至少15分鐘，最好是用去離子水。然后多層組件200在大約90到180℃中真空烘焙大約30分鐘到2小時，較佳的是在149℃下烘焙1小時。
IV.其它較佳實施例的制造雖然通過多層組件200的正交3dB耦合器實例顯示了一個較佳實施例的制造，但是對本領域中具有一般技能的技術人員顯而易見的是通過用各種方法改變以上制造過程可以制造其它電路。因此，以下章節將討論本發明中各種實施例的操作。然而應該注意到，在多層組件300的定向10dB耦合器的較佳實施例中，可以選擇帶有某些不同性質的基底層。
基底層310、320、330、340、350、360在X方向為大約7.1mm、在Y方向為大約5.1mm，Er為大約6.15。基底層370、380在X方向也為大約7.1mm、在Y方向也為大約5.1mm，但Er為大約3.0。基底層310、330、340、360、370、380的厚度為大約0.38mm，而基底層320、350的厚度為大約0.13mm。這些層的尺寸來自標準手冊中可方便獲得的等式。
V.實現典型多層耦合器的一些較佳實施例的操作多層、垂直連接帶狀線結構耦合器的運作理論和傳統耦合器的類似。因此，傳統耦合器的概述，以及它在本發明中多層、垂直連接帶狀線結構的實施的插圖允許設計耦合器領域中具有一般技能的技術人員實現本發明中的各種耦合器。
微波耦合器設計領域中具有一般技能的技術人員熟知傳統耦合器的運作理論。例如，定向耦合器和正交3dB耦合器的運作理論為本領域中具有一般技能的技術人員所熟知，并可以從標準手冊中找到。圖15、16、17、18中顯示了這些參考手冊中所述各種帶狀線耦合器的剖面。
如圖15所示，實現的正交耦合器通常如寬邊耦合帶狀線。在該實施例中，金屬線1501、1502通過電介質層相互分隔，并通過電介質層與接地層1503、1504分隔，金屬線在Z方向上相互平行，并且實質上完全重疊。
如圖16所示，實現的定向耦合器通常如邊緣耦合帶狀線。在該實施例中，金屬線1601、1602在X方向上和/或Y方向上相互平行，并且通過電介質與接地層1603、1604分隔。如圖17和18中兩個不同實施例所示，實現的定向耦合器還可以如偏移耦合帶狀線。在圖17中，金屬線1701、1702偏移耦合且帶有間隙(也就是它們在Z方向上沒有重疊)，通過電介質分隔，并通過電介質與接地層1703、1704分隔。在圖18中，金屬線1801、1802偏移耦合且有重疊(也就是它們在Z方向上部分重疊)，通過電介質分隔，并通過電介質與接地層1803、1804分隔。
本發明提出上述耦合器及其變換可以分成各個片段，并且這些片段可以堆疊成多層、垂直連接的帶狀線組件。這些片段可以通過通孔連接，該通孔用于上述正交3dB耦合器，并如圖23a中信號通孔2302所示。另一種方法是，可以用如圖19所示的垂直板線傳輸線連接片段，該垂直板線傳輸線包括通過電介質材料與接地1903、1904分隔的通孔1902。圖23b中顯示了用于連接耦合器片段的板線傳輸線的實例，其中通過在接地通孔2308間散布的通孔2310連接板線2305。垂直板線傳輸線可用于提供Z方向上控制阻抗的互聯。
回到上述正交3dB耦合器的較佳實施例，圖12、13和14中所示的耦合器片段說明如何將耦合器分成片段。垂直連接的一疊耦合帶狀線片段用于將耦合器分成片段1310、1320、1410，每一個寬為大約0.47mm。帶狀線傳輸線1210寬大約0.47mm，它的彎曲使其長度增加0.13mm，帶狀線傳輸線1220寬大約0.47mm，帶狀線傳輸線1230寬大約0.47mm，帶狀線傳輸線1240寬大約0.47mm，它的彎曲使其長度增加0.13mm，這些帶狀線傳輸線用于將信號導入和導出耦合器，并保持期望的輸入/輸出阻抗。通孔1255、1260、1265、1270、1275、1280、1285、1290、1360、1370、1380、1390可用于內連耦合器片段1310、1320、1410和帶狀線傳輸線1210、1220、1230、1240。
參考多層結構200，在該實施例中顯而易見，八個基底層可用于形成三組帶狀線。基底層210、220、230通過金屬層211、232上的接地層接合。基底層240、250、260通過金屬層232、262上的接地層接合。基底層270、280通過金屬層262、282上的接地層接合。耦合器片段1410位于金屬層221、222上。耦合器片段1310、1320位于金屬層251、252上。帶狀線傳輸線1210、1220、1230、1240位于金屬層281上。信號傳入的傳輸線1210應該與傳輸線1220耦合，與傳輸線1230隔離，并且應該找到到傳輸線1240的直接傳輸路徑。類似的，信號傳入的傳輸線1220應該與傳輸線1210耦合，與傳輸線1240隔離，并且應該找到到傳輸線1230的直接傳輸路徑。信號傳入的傳輸線1230應該與傳輸線1240耦合，與傳輸線1210隔離，并且應該找到到傳輸線1220的直接傳輸路徑。信號傳入的傳輸線1240應該與傳輸線1230耦合，與傳輸線1220隔離，并且應該找到到傳輸線1210的直接傳輸路徑。
對于說明傳統帶狀線耦合器如何分割并如何實現垂直連接帶狀線結構的另一實例，參考圖26所示的傳統邊緣耦合帶狀線耦合器。傳統邊緣耦合帶狀線耦合器包括傳輸線2601、2602、2603、2604，它們是耦合器四個端口的接口連接，以及耦合部分2609、2610。耦合部分2609、2610可以在節點2611、2612、2613、2614處分割成第一耦合片段2609a、2610a，第二耦合片段2609b、2610b，第三耦合片段2609c、2610c。圖27a、27b、27c、27d顯示了所實現的垂直連接帶狀線結構裝置的典型較佳實施例。圖27a、27b、27c、27d中所示的實施例將傳統的邊緣耦合帶狀線耦合器分割成兩個節點平面，即節點平面2711、2712和節點平面2713、2714。第一耦合片段2609a、2610a位于接地層2751和接地層2752之間。第二耦合片段2609b、2610b位于接地層2752和接地層2753之間。第三耦合片段2609c、2610c位于接地層2753和接地層2754之間。傳輸線2601、2602位于接地層2751、2752之間，而傳輸線2603、2604位于接地層2753、2754之間。本領域中具有一般技能的技術人員可以類似地實現圖15、17、18的帶狀線耦合器為垂直連接帶狀線結構。
VI.實現寬帶多層耦合器的一些較佳實施例的操作通常使用本領域中具有一般技能的技術人員所熟知且容易從標準參考手冊中獲得的公式，設計寬帶寬定向耦合器。垂直連接帶狀線結構可用于堆疊多個耦合線部分，并將它們在Z方向內連，因此大大降低了耦合器在X-Y平面的面積。
通常使用容易從標準參考手冊中獲得的表格，設計寬帶寬正交耦合器。另一種方法是，可以從一系列耦合和非耦合帶狀線中綜合寬帶寬耦合器，例如通過將一系列非耦合的內連與一系列耦合線組合，以形成寬帶寬正交耦合器。
類似地，不均勻的耦合結構也可堆疊并垂直串聯，以提供能夠在很寬頻率范圍上工作并具有高通頻率響應的耦合器。
參考圖21，顯示了傳統三段對稱耦合器。該耦合器包括傳輸線2121、2122、2123、2124，它們是耦合器四個端口的接口連接，以及第一耦合片段2131、2132，第二耦合片段2133、2134，第三耦合片段2135、2136。節點2125、2128分別連接傳輸線2121、2122和第一耦合片段2131、2132，節點2137、2138分別連接傳輸線2123、2124和第三耦合片段2135、2136。節點2126、2129連接第一耦合片段2131、2132和第二耦合片段2133、2134，節點2127、2130連接第二耦合片段2133、2134和第三耦合片段2135、2136。圖22a、22b、22c、22d、22e顯示了用于實現垂直連接帶狀線結構裝置的典型較佳實施例。圖22a、22b、22c、22d、22e中所示的實施例將三段對稱耦合器分割成四個節點平面，即節點平面2225、2228，節點平面2226、2229，節點平面2227、2230，和節點平面2237、2238。第一耦合段2131、2132位于接地層2253和接地層2254之間。第二耦合段2133、2134位于接地層2252和接地層2253之間。第三耦合段2135、2136位于接地層2251和接地層2252之間。傳輸線2121、2122、2123、2124位于接地層2254和接地層2255之間。在較佳實施例中每個節點2125、2126、2127、2128、2129、2130、2137、2138可以用通孔連接替換，或者在另一較佳實施例中用諸如板線連接的其它導電裝置替換。例如，對本領域中具有一般技能的技術人員顯而易見的是節點2137可以通過第一通孔內連連接，節點2138可以通過第二通孔內連連接，其中這兩個通孔連接都在節點平面2237、2238上。圖23a以及附帶的文本說明了使用通孔連接的一個實例。對本領域中具有一般技能的技術人員顯而易見的是可以使用各種類型的帶狀線耦合實現耦合器，例如如圖15、17和18中所示的垂直連接帶狀線結構的寬邊耦合、帶有間隙的偏移耦合，以及重疊的偏移耦合。
對本領域中具有一般技能的技術人員顯而易見的是垂直連接帶狀線結構還可用于實現不對稱耦合器，例如圖20中所示的不對稱四段耦合器。
參考圖28，顯示了Cappucci耦合器(一系列非耦合內連與一系列耦合線組合以形成寬帶寬正交耦合器)。該耦合器包括傳輸線2861、2862、2863、2864，它們是耦合器四個端口的接口連接，以及耦合-非耦合-耦合線組合2869、2870。耦合-非耦合-耦合線組合2869、2870可以分割成第一耦合段2869a、2870a，非耦合段2869b、2870b，以及第二耦合段2869c、2870c。節點2871、2872連接第一耦合段2869a、2870a和非耦合段2869b、2870b，節點2873、2874連接非耦合段2869b、2870b和第二耦合段2869c、2870c。
圖29a、29b、29c顯示了用于實現垂直連接帶狀線結構器件的典型較佳實施例。圖29a、29b、29c中所示的實施例將Cappucci耦合器分割成兩個節點平面，即節點平面2971、2972，和節點平面2973、2974。第一耦合段2869a、2870a和傳輸線2861、2862位于接地層2951和接地層2952之間。第二耦合段2869c、2870c和傳輸線2863、2864位于接地層2952和接地層2953之間。在較佳實施例中每個節點2871、2872、2873、2874可以用通孔連接替換，或者在另一較佳實施例中，用本領域中具有一般技能的技術人員所熟知的方式，用諸如板線連接的其它導電裝置替換。此外，在較佳實施例中，節點2871使用第一通孔內連連接到節點2873，節點2872使用第二通孔內連連接到節點2874，因此利用通孔形成非耦合段2869b、2870b。
參考圖24，顯示了包括串聯耦合帶狀線的定向耦合器。該耦合器包括傳輸線2441、2442、2445、2446，它們是耦合器四個端口的接口連接，以及第一耦合段2447、2448，第二耦合段2449、2450，和傳輸線2443、2444。傳輸線2443、2444連接第一耦合段2447、2448和第二耦合段2449、2450。節點2451、2452分別連接傳輸線2443、2444和第一耦合段2447、2448，節點2453、2454分別連接傳輸線2444、2443和第二耦合段2449、2450。圖25a、25b顯示了用于實現垂直連接帶狀線結構器件的典型較佳實施例。圖25a、25b中所示的實施例將串聯耦合器分割成四個節點平面。串聯耦合器在耦合段2447、2448、2449、2450和傳輸線2443、2444之間分割，在耦合段2447、2448、2449、2450和節點2451、2452、2453、2454之間分割，并在節點2451、2452、2453、2454和傳輸線2441、2442、2445、2446之間分割。第一耦合段2447、2448位于接地層2552和接地層2553之間。第二耦合段2449、2450位于接地層2553和接地層2554之間。傳輸線2441、2442位于接地層2551和接地層2552之間。傳輸線2445、2446位于接地層2554和接地層2555之間。在較佳實施例中，每個節點2451、2452、2453、2454可以用通孔連接替換，或者在另一較佳實施例中，用本領域中具有一般技能的技術人員所熟知的方式，用諸如板線連接的其它導電裝置替換。在較佳實施例中，節點2451使用第一通孔內連連接到節點2454，節點2452使用第二通孔內連連接到節點2453，因此形成傳輸線2443、2444。
VII.其它實施例對本領域中具有一般技能的技術人員顯而易見的是存在很多上述多層、垂直連接帶狀線結構耦合器的變換和組合，對本領域中具有一般技能的技術人員顯而易見的是無需過分的實踐，只要依賴于提供的說明就可以實現這些變換和組合。此外，對本領域中具有一般技能的技術人員顯而易見的還有在這些實施中可以利用各種類型的耦合，例如這里只是用實例所揭示的。
此外，雖然顯示、描述且指出了應用于實施例的本發明的基本新穎特征，但是應該理解本領域熟練的技術人員不背離本發明的精神，可以對這里所述本發明的形式和細節作出各種省略、取代和變化。本發明的范圍試圖包括用實質相同方法執行實質相同功能，以達到相同結果的那些單元和/或方法步驟的所有組合。因此，本發明只受附帶權利要求范圍中所指出的限制。
權利要求
1.一種均勻的多層結構，其特征在于，它包括多個基底層，它限定層面并具有表面；多個金屬層，它配置在所述多個基底層的所述表面上；多個接地層，它包括用多個第一導體相連的所述多個金屬層的第一子集；和至少一個耦合器，它包括多個耦合器片段，其中所述多個耦合器片段包括用多個第二導體相連的所述多個金屬層的第二子集，以及所述多個耦合器片段中的至少兩個位于不同的層面上。
2.如權利要求1所述的均勻多層結構，其特征在于，所述多個基底層包括聚四氟乙烯混合物。
3.如權利要求1所述的均勻多層結構，其特征在于，所述多個第一導體和所述多個第二導體包括通孔。
4.如權利要求1所述的均勻多層結構，其特征在于，所述多個第二導體包括板線傳輸線。
5.如權利要求1所述的均勻多層結構，其特征在于，所述至少一個耦合器的工作頻率在大約0.5GHz到大約6.0GHz之間。
6.如權利要求1所述的均勻多層結構，其特征在于，所述至少一個耦合器是寬帶耦合器。
7.如權利要求6所述的均勻多層結構，其特征在于，所述寬帶耦合器為不均勻耦合結構。
8.如權利要求6所述的均勻多層結構，其特征在于，所述寬帶耦合器是Cappucci耦合器。
9.一種耦合器的制造方法，其特征在于，包括以下步驟制造多個基底層；蝕刻至少五個金屬層，包括第一金屬層、第二金屬層、第三金屬層、第四金屬層、和第五金屬層，它們配置在所述多個基底層的至少一個子集上，其中所述第二金屬層是耦合器片段的一部分，且位于所述第一金屬層和第三金屬層之間，所述第三金屬層位于所述所述第二金屬層和所述第四金屬層之間，所述第四金屬層是耦合器另一片段的一部分，且位于所述第三金屬層和所述第五金屬層之間；將所述第三金屬層與所述第一金屬層和所述第五金屬層連接，以形成接地層；和將所述第二金屬層和所述第四金屬層連接，以形成耦合器。
10.如權利要求9所述的耦合器制造方法，其特征在于，所述多個基底層包括聚四氟乙烯混合物。
11.如權利要求9所述的耦合器制造方法，其特征在于，通孔用于連接所述至少五個金屬層中的至少兩個。
12.如權利要求9所述的耦合器制造方法，其特征在于，板線傳輸線用于連接所述至少五個金屬層中的至少兩個。
13.如權利要求9所述的耦合器制造方法，其特征在于，所述耦合器的工作頻率在大約0.5GHz到大約6.0GHz之間。
14.如權利要求9所述的耦合器制造方法，其特征在于，所述耦合器是寬帶耦合器。
15.如權利要求14所述的耦合器制造方法，其特征在于，所述寬帶耦合器是不均勻的耦合結構。
16.如權利要求14所述的耦合器制造方法，其特征在于，所述寬帶耦合器是Cappucci耦合器。
17.一種均勻多層結構，其特征在于，它包括限定層面和表面的基底裝置；配置在所述表面上，以限定多個導電層的金屬層裝置；包括所述多個導電層的第一子集的接地裝置；用于連接所述接地裝置的第一導電裝置；和耦合器裝置，它包括多個耦合器片段裝置，其中所述多個耦合器片段裝置包括所述多個導電層的第二子集，以及所述多個耦合器片段裝置中的至少兩個位于不同的層面上，用于連接所述耦合器片段裝置的第二導電裝置。
18.如權利要求17所述的均勻多層結構，其特征在于，所述基底裝置包括聚四氟乙烯混合物。
19.如權利要求17所述的均勻多層結構，其特征在于，所述第一導電裝置和所述第二導電裝置包括通孔裝置。
20.如權利要求17所述的均勻多層結構，其特征在于，所述第二導電裝置包括板線傳輸線裝置。
21.如權利要求17所述的均勻多層結構，其特征在于，所述耦合器裝置的工作頻率在大約0.5GHz到大約6.0GHz之間。
22.如權利要求17所述的均勻多層結構，其特征在于，所述耦合器裝置是寬帶耦合器。
23.如權利要求22所述的均勻多層結構，其特征在于，所述寬帶耦合器為不均勻耦合結構。
24.如權利要求22所述的均勻多層結構，其特征在于，所述寬帶耦合器是Cappucci耦合器。
全文摘要
本發明以均勻、多層結構的微波集成電路形式,提供了多層、垂直連接帶狀線結構的微波耦合器(200),這種耦合器具有被層間接地層(232、262、282)分隔的多組帶狀線層,其中多于一組的層具有耦合帶狀線片段。雖然可以獲得其它頻率,但典型的實現在大約0.5到6GHz的頻率上工作。
文檔編號H01P11/00GK1369119SQ00808695
公開日2002年9月11日 申請日期2000年6月8日 優先權日1999年6月11日
發明者J·J·洛戈塞蒂 申請人:慕里麥克工業股份有限公司