專利名稱：Dram單元裝置及其制造方法
技術領域：
本發明涉及一種DRAM單元裝置，即具有動態自由選擇存取的、位線埋在襯底中的存儲單元裝置，及用于其制造的一種方法。
當今幾乎僅采用包括一個晶體管和一個電容器的所謂的單晶體管存儲單元作為DRAM單元裝置的存儲單元。存儲單元的信息以電荷形式存儲在電容器上。電容器與晶體管連接，使得在經字線控制晶體管時可以經位線讀出電容器的電荷。
一般謀求生成具有高存儲密度的DRAM單元裝置。
在US 5 497 017中說明了包括單晶體管存儲單元的一種DRAM單元裝置。每個存儲單元的位置需求可以為4F2，在此F是在所應用的工藝技術中可制作的最小結構尺寸。在硅襯底中刻蝕互相平行分布的溝槽用于生成位線。淀積不填滿溝槽的一個薄的絕緣層。用鎢充填溝槽用于生成位線。分別在每個溝槽的一個側壁上除去絕緣層，使得在側面部分地暴露出位線。通過外延生成垂直晶體管的源/漏區和溝道區。在此晶體管的下源/漏區在側面界靠到位線上。字線橫對位線和在溝槽中分布，這些溝槽布置在互相相鄰晶體管之間。
作為本發明基礎的問題在于提供一種DRAM單元裝置，此DRAM單元裝置的存儲單元各具有一個晶體管和一個電容器，此DRAM單元裝置的位線是埋在襯底中的，和此DRAM單元裝置的每個存儲單元的位置需求是4F2，并且同時以與當今技術水準相比為較小的工藝花費可制造的。此外應提供用于制造此DRAM單元裝置的一種方法。
通過具有各有一個晶體管和一個電容器的存儲單元的DRAM單元裝置解決此問題，在此DRAM單元裝置上，襯底具有基本上互相平行分布的溝槽，在這些溝槽中分別布置了一個位線。位線布置在所屬溝槽的下面部分。除了平行于溝槽分布的，布置在溝槽的一個第一側壁上的條形缺口(Aussparung)之外，溝槽的下面部分是用布置在位線和襯底之間的一種絕緣配備的。溝槽側壁的、布置在溝槽的下面部分上的部分和位線的上部的面是用一種其它的絕緣配備的。字線橫對位線分布。除了向下伸到溝槽中的和布置在位線上的外翻邊(Ausstülpung)之外，字線在襯底上延伸。絕緣的結構和字線的外翻邊交替地布置在位線上的溝槽中。存儲單元的晶體管構成為垂直晶體管。晶體管的上源/漏區和下源/漏區布置在溝槽之間。在襯底中布置了其它的絕緣結構，這些絕緣結構將沿溝槽互相相鄰晶體管的上源/漏區互相分開。晶體管的上源/漏區與存儲單元的電容器連接。
字線的外翻邊起晶體管的柵電極的作用。
此外，通過用于制造具有存儲單元的DRAM單元裝置的一種方法解決此問題，這些存儲單元各具有一個晶體管和一個電容器，在此方法中在襯底上生成一種絕緣層。在襯底中生成基本上互相平行分布的溝槽。除了平行于溝槽分布的，布置在溝槽第一側壁上的條形缺口之外，溝槽的下面部分是用一種絕緣配備的。在溝槽的下面部分中分別生成一個位線。溝槽側壁的、布置在溝槽下面部分上的部分和位線是用另一絕緣配備的。安放導電材料，使得充填溝槽。生成覆蓋導電材料的一個保護層。如此結構化導電材料和保護層，使得生成由保護層覆蓋的字線，這些字線橫對位線分布和具有向下伸到溝槽中的外翻邊。淀積絕緣材料并與絕緣層一起對保護層和對襯底選擇性地反刻蝕，直至暴露出襯底時為止，以至于在溝槽中生成布置在字線外翻邊之間的和在位線上的絕緣結構。對絕緣結構選擇性地刻蝕襯底，使得在字線之間和在溝槽之間生成凹痕(Vertiefung)。在溝槽之間和在凹痕之間，在襯底中生成存儲單元晶體管的上源/漏區。在上源/漏區下在襯底中生成晶體管的下源/漏區，這些下源/漏區分別界靠到缺口之一上。在凹痕中生成其它的絕緣結構。生成存儲單元的電容器，將這些電容器分別與上源/漏區之一連接。在溝槽的第一側壁上字線起晶體管的柵電極的作用，并且其它的絕緣體起柵極電介層的作用。
為了生成晶體管的源/漏區外延是不必要的，這意味著工藝簡化。
對字線和對溝槽自對準地生成上源/漏區，下源/漏區，絕緣結構和其它的絕緣結構，使得DRAM單元裝置可以具有高存儲密度，即每個存儲單元的小的位置需求。如果用其條互相平行分布的一個條形掩模生成溝槽，并且借助其條互相平行和橫對溝槽分布的一個其它的條形掩模結構化字線，并且這些條具有F的寬度和相距F的間距，則一個存儲單元的位置需求可以為4F2，在此F是在所采用工藝技術中可制造的最小結構尺寸。
為了避免浮體(Floating-Body)效應，如果晶體管的下源/漏區布置在溝槽和一個相鄰溝槽之間和與此相鄰的溝槽保持距離，則是有利的。在此情況下晶體管的布置在下源/漏區和上源/漏區之間的溝道區是與襯底的絕大部分電氣連接的。
為了生成這樣的下源/漏區，位線界靠到缺口上的至少一部分可以由摻雜多晶硅組成。在熱處理工藝時，摻雜物從位線擴散入襯底中，并且在那里形成一個摻雜區，此摻雜區布置在溝槽和相鄰溝槽之間，界靠到缺口上，并且與相鄰溝槽保持距離。這個熱處理工藝，例如可以用于生成柵極電介層的熱氧化。
摻雜區的、布置在上源/漏區下的部分，起下源/漏區的作用。
通過凹痕可以結構化摻雜區，使得從摻雜區中生成沿溝槽互相相鄰晶體管的下源/漏區，這些晶體管是互相分開的。在此情況下，在缺口范圍內沿溝槽互相相鄰晶體管的下源/漏區和其它的絕緣結構，交替地界靠到位線上。
另可選擇地、通過襯底的下摻雜層的結構化，生成下源/漏區。通過生成溝槽來進行結構化。為了互相分開沿溝槽互相相鄰晶體管的下源/漏區，在此情況下，也可以如此生成凹痕，使得它們比絕緣體的缺口較深地延伸。
通過襯底的上摻雜層的結構化，可以生成上源/漏區。通過凹痕和溝槽的生成進行結構化。因此凹痕至少是如此深，使得它們斷開上摻雜層。
也可以通過注入生成上源/漏區。例如在溝槽生成之后進行注入。通過凹痕的生成進行沿位線互相相鄰晶體管的上源/漏區的互相分開。
經一種導電的結構可以進行電容器與上源/漏區的連接。為此用一絕緣層覆蓋晶體管的上源/漏區。字線在絕緣層上分布。上源/漏區到絕緣層上的投影如此覆蓋字線到絕緣層上的投影，使得它們在字線投影兩個側面的那一側面上延伸，使得上源/漏區的兩個部分的投影界靠到字線的投影上，并且不重疊字線的投影。上源/漏區因而在橫對字線的方向上具有比字線較大的尺寸。字線的側壁是用絕緣的側墻配備的。字線的背向上源/漏區的上表面是用絕緣的保護層配備的。導電的結構覆蓋保護層和側墻，并且重疊源/漏區的兩個部分。電容器布置在導電結構上。
針對字線可以自對準地生成導電結構，并且導電結構不放大存儲單元的位置需求。例如，在凹痕的生成之前，通過絕緣材料的淀積和反刻蝕生成側墻。在絕緣結構生成之后，以這樣的厚度淀積導電材料，使得不填滿字線之間的間隙。生成一個掩模，此掩模覆蓋導電材料的、布置在字線之上部分的水平表面。對掩模選擇性地刻蝕導電材料和襯底。因而，去除導電材料的、布置在字線之間的部分。在此，從導電材料中形成導電結構，和在襯底中生成凹痕。
可以自對準地生成掩模，使得不放大存儲單元的位置需求。
生成掩模的一種可能性在于，非保形地淀積絕緣材料，使得導電材料的、布置在字線之上部分的、水平表面上的絕緣材料是最厚的。由絕緣材料生成掩模，此時反刻蝕絕緣材料，直到暴露出導電材料的、布置在字線之間的部分時為止。在此情況下，除了導電材料的、布置在字線之上部分的水平表面之外，掩模也覆蓋導電材料的垂直于此分布的面。
生成掩模的一種其它可能性在于，首先在淀積含有摻雜多晶硅的導電材料之后，淀積和反刻蝕一種輔助材料，直到部分地暴露出導電材料的側面時為止。隨后實施熱氧化，使得在導電材料的、暴露出的部分上生成掩模。隨后除去輔助材料。
為了提高位線的導電能力，可以將此位線部分地由金屬組成。除了鉬或鉭之外，如果襯底由硅組成的話，鎢是特別適合的，因為硅和鎢具有近似相同的熱膨脹系數，以至于避免機械應力和在溫度變化時由此產生的失效。
為了防止從位線的金屬中和從襯底的硅中，或如果已安排了的話，從位線的多晶硅中，由于擴散而形成具有較小導電能力的一種金屬硅化物，在金屬和硅或多晶硅之間安排一種擴散阻擋層是有利的。例如位線的下面部分由金屬組成。在其上布置了含氮的擴散阻擋層。在擴散阻擋層上布置了界靠到缺口上的多晶硅。
為了避免基于字線邊棱上的高電場的泄漏電流，在生成字線之后實施熱氧化是有利的，以至于在字線邊棱上加厚其它絕緣的由字線覆蓋的部分。
為了提高字線的導電能力，字線可以由兩部分組成。字線的包括外翻邊的下面部分，尤其由摻雜的多晶硅組成。字線的、布置在第一部分上的第二部分，例如可以由像硅化鎢那樣的金屬硅化物組成。字線也可以由摻雜的多晶硅，由布置在其上的，例如含氮的擴散阻擋層，和由布置在其上的例如鎢金屬組成。
絕緣層，絕緣體，其它的絕緣，絕緣的結構，其它的絕緣結構和掩模，例如由SiO2或由氮化硅組成。然而其它的絕緣材料也在本發明的范圍之內。
對于保護層和側墻適用同一內容。如果絕緣層例如由SiO2組成的話，保護層則尤其由氮化硅組成，以便使選擇性的刻蝕成為可能。
襯底可以由適合于晶體管的一種另外的材料代替由硅組成。例如襯底可以含有GaAs。
以下借助附圖詳述本發明的實施例。
圖1展示在已生成一個第一絕緣層，由氮化硅制的一個層，一個第二絕緣層，溝槽和一種絕緣體之后，通過襯底的截面圖。
圖2展示在已生成位線和第一摻雜區之后，來自圖1中的截面圖。
圖3a展示在已生成一種其它的絕緣，第二摻雜區，字線，一個保護層和側墻之后，來自圖2中的截面圖。
圖3b展示在來自圖3a中的工藝步驟之后，通過襯底的平行于來自圖3a中截面圖的截面圖。
圖3c展示在來自圖3a中的工藝步驟之后，通過襯底的垂直于來自圖3a中截面圖的截面圖。
圖3d展示在來自圖3a中的工藝步驟之后，通過襯底的平行于來自圖3c中截面圖的截面圖。
圖3e展示對襯底的俯視圖，在此俯視圖中表示了第一絕緣層，位線，絕緣，其它的絕緣，字線和側墻。
圖4a展示在已生成絕緣結構，一個掩模，凹痕，導電結構，其它的絕緣結構，上源/漏區，溝道區和下源/漏區之后，來自圖3a中的截面圖。
圖4b展示在來自圖4a中的工藝步驟之后，來自圖3b中的截面圖。
圖4c展示在來自圖4a中的工藝步驟之后，來自圖3c中的截面圖。
圖4d展示在來自圖4a中的工藝步驟之后，來自圖3d中的截面圖。
圖5展示在已生成存儲節點，導電的側墻和一個電容器板之后，來自圖4d中的截面圖。
這些圖是不符合比例的。
在實施例中安排了由單晶硅制的襯底1。
在襯底1的一個表面上以約20nm的厚度淀積SiO2，使得生成一個第一絕緣層I1。以約50nm的厚度淀積氮化硅，用于生成由氮化硅N制的層。以約200nm的厚度淀積SiO2用于生成一個第二絕緣層I2(請參閱圖1)。
借助一個條形的第一光刻膠掩模結構化第二絕緣層I2，由氮化硅N制的層和第一絕緣層I1，使得部分地暴露出襯底1，光刻膠掩模的條約100nm寬和具有相距約100nm的間距。然后除去第一光刻膠掩模。例如用HBr刻蝕襯底1約500nm深，使得生成溝槽G(請參閱圖1)。結構化的第二絕緣層I2在此起掩模的作用。
實施熱氧化，用于生成約10nm厚的絕緣I3。絕緣I3覆蓋溝槽G的側壁和底面(請參閱圖1)。
隨后以約50nm的厚度淀積就地摻雜的多晶硅。化學機械拋光，直到除去第二絕緣層I2時為止。隨后將多晶硅反刻蝕約400nm深。
借助其條不覆蓋溝槽G的第一側壁的一種條形的第二光刻膠掩模(未示出)，除去絕緣I3的暴露出的部分(請參閱圖2)。例如HF適合于作為刻蝕劑。由氮化硅N制的層保護第一絕緣層I1的部分。
隨后以約50nm的厚度淀積其它的就地摻雜的多晶硅，并且通過化學機械拋光反磨削，直到暴露出由氮化硅N制的層時為止。
通過用n摻雜離子注入，在襯底1中生成條形的第一摻雜區D1，這些第一摻雜區D1布置在溝槽G之間，并且界靠到襯底1的表面上(請參閱圖2)。第一摻雜區D1約20nm厚。
隨后反刻蝕多晶硅約330nm深。溝槽G中的摻雜多晶硅形成布置在溝槽G下面部分中的位線B。在溝槽G的下面部分中絕緣I3分別具有在第一側壁上的一個條形的缺口，在此缺口上位線B界靠到襯底1上(請參閱圖2)。
實施熱氧化用于除去刻蝕殘余物，并且隨后通過濕法刻蝕除去由此生成的SiO2。除去由氮化硅N制的層。
實施熱氧化用于生成另一個絕緣I4。此絕緣I4約5nm厚，并且覆蓋溝槽G側壁的布置在溝槽G下面部分上的部分和位線B的上表面(請參閱圖3a至3e)。熱氧化起熱處理工藝的作用，通過此熱處理工藝摻雜物從位線B擴散到襯底1中，并且在那里形成第二摻雜區D2(請參閱圖3a，3b)。第二摻雜區D2中的每一個都界靠到那個溝槽G上，在這個溝槽G中布置了摻雜物從中擴散的那個位線，用此摻雜物已生成第二摻雜區D2。第二摻雜區D2是布置在此溝槽和一個相鄰的溝槽之間的，界靠到溝槽G的缺口上，并且是與相鄰的溝槽保持距離的。
隨后以約50nm的厚度淀積就地摻雜的多晶硅，使得充填溝槽G。在其上以約80nm的厚度淀積硅化鎢。以約50nm的厚度淀積氮化硅用于生成保護層S(請參閱圖3a至3d)。
借助一個條形的第三光刻膠掩模(未示出)刻蝕氮化硅、硅化鎢和多晶硅，直到暴露出其它絕緣I4的、布置在位線B上的部分時為止，此第三光刻膠掩模的條垂直于第一光刻膠掩模的條分布，約100nm寬，并且具有相距約100nm的間距。從多晶硅和硅化鎢中由此產生垂直于位線B分布的字線W，這些字線W具有向下的外翻邊，這些外翻邊伸到溝槽G中(請參閱圖3a至3e)。
除去第三光刻膠掩模。實施熱氧化，用于減小泄漏電流，使得逐段直到字線W下地加厚其它的絕緣I4。因此在字線W的邊棱范圍內加厚其它的絕緣I4。這種熱氧化，相當于在平面晶體管上的、所謂的再氧化工藝。
以約10nm的厚度淀積和反刻蝕氮化硅，用于生成絕緣的側墻Sp(請參閱圖3a至3e)。側墻Sp覆蓋字線W的側壁以及絕緣I3和其它絕緣I4的部分。
隨后以約50nm的厚度淀積和化學機械拋光SiO2，直到暴露出保護層S時為止。隨后反刻蝕SiO2，直到暴露出襯底1時為止。因此在溝槽中生成絕緣的結構I5，使得在所屬位線B上的每個溝槽G中交替地布置了字線W的外翻邊和絕緣的結構I5(請參閱圖4a至4d)。
隨后以約10nm的厚度淀積就地摻雜的多晶硅。此厚度是如此地微小，以至于不能填滿字線W之間的間隙。
借助相當于第一光刻膠掩模的一個條形的第四光刻膠掩模(未示出)，除去溝槽G上的多晶硅。
除去第四光刻膠掩模。以具有高速率的CVD法淀積SiO2用于生成掩模M，使得在多晶硅的、布置在字線W之上部分的、水平表面上的SiO2，與很下面的位置相比，大致兩倍那么厚地，即約20nm地生長。
隨后將SiO2刻蝕約10nm深，使得暴露出多晶硅的布置在字線W之間的部分。從SiO2中因此生成掩模M(請參閱圖4a至4d)。
例如用HBr對掩模M和絕緣的結構I5選擇性地刻蝕多晶硅和襯底1，使得在字線W之間，也就是在溝槽G之間生成凹痕V(請參閱圖4b和4d)。凹痕V約450nm深，以至于它們比絕緣I3的缺口達到較深的深度。
通過凹痕V從第一摻雜區D1中生成晶體管的上源/漏區S/Do。此外從多晶硅中生成與上源/漏區S/Do連接的導電結構L。由于用第四光刻膠掩模的以前的刻蝕工藝，沿字線W互相相鄰的導電結構L是互相分開的。此外通過凹痕V從第二摻雜區D2中生成晶體管的下源/漏區S/Du(請參閱圖4a和4d)。在溝槽的第一側壁上字線起晶體管柵電極的作用，而其它的絕緣起柵極電介層的作用。襯底1的布置在每個晶體管的上源/漏區S/Do和下源/漏區S/Du之間的部分起晶體管的溝道區Ka的作用。
隨后以約100nm的厚度淀積和通過化學機械拋光平面化SiO2。在凹痕V中因此生成其它的絕緣結構I6(請參閱圖4b和4d)。
通過光刻法暴露出導電結構L(請參閱圖5)。隨后以約500nm的厚度淀積就地摻雜的多晶硅。在其上以約100nm的厚度淀積硅化鎢。通過光刻法從硅化鎢和多晶硅中生成電容器的與導電結構L連接的存儲節點K(請參閱圖5)。
通過導電的側墻Sp’放大存儲節點K的一個表面，通過約20nm厚度的硅化鎢的淀積和隨后的反刻蝕生成這些導電的側墻Sp’。以約6nm的厚度淀積和約1nm深地氧化氮化硅，用于生成電容器電介層KD。以約100nm的厚度淀積氮化鈦用于生成對于電容器為共同的電容器板P(請參閱圖5)。
在實施例中生成具有存儲單元的一種DRAM單元裝置，這些存儲單元分別包括晶體管之一和電容器中的與此連接的一個。
實施例的同樣屬于本發明范圍中的許多變型是可以設想的。因此可以將層，溝槽，結構，凹痕和區的尺寸與各自的要求適配。同一的內容適用于材料的選擇。
權利要求
1.DRAM單元裝置-具有分別有一個垂直晶體管和一個電容器的存儲單元，-在此DRAM單元裝置中，襯底(1)具有在其中分別布置了一個位線(B)的，基本上互相平行分布的溝槽(G)，-在此DRAM單元裝置中，位線(B)是布置在所屬溝槽(G)的一個下面部分中的，-在此DRAM單元裝置中，除了平行于溝槽(G)分布的，布置在溝槽(G)的一個第一側壁上的條形缺口之外，溝槽(G)的下面部分是用布置在位線(B)和襯底(1)之間的一種絕緣(I3)配備的，-在此DRAM單元裝置中，溝槽(G)側壁的布置在溝槽(G)下面部分上的部分和位線(B)的一個上表面是用一種其它絕緣(I4)配備的，-在此DRAM單元裝置中，字線(W)橫對位線(B)分布，-在此DRAM單元裝置中，除了向下伸到溝槽(G)中的和布置在位線(B)上的外翻邊之外，字線(W)在襯底(1)上分布，并且是通過一個絕緣的層(I1)與襯底(1)分開的，-在此DRAM單元裝置中，在溝槽(G)中的位線(B)上交替地布置了字線(W)的外翻邊和絕緣的結構(I5)，-在此DRAM單元裝置中，在溝槽(G)之間和在字線(W)下布置了晶體管的上源/漏區(S/Do)和下源/漏區(S/Du)，-在此DRAM單元裝置中，在襯底(1)中布置了其它的絕緣結構(I6)，這些絕緣結構(I6)互相分開沿溝槽(G)互相相鄰的晶體管的上源/漏區(S/Do)，-在此DRAM單元裝置中，晶體管的上源/漏區(S/Do)是與存儲單元的電容器連接的。
2.按權利要求1的DRAM單元裝置，-在此DRAM單元裝置中，在溝槽(G)和一個相鄰的溝槽(G)之間布置了晶體管的下源/漏區(S/Du)，并且是與相鄰的溝槽(G)保持距離的。
3.按權利要求1或2之一的DRAM單元裝置，-在此DRAM單元裝置中，存儲單元之一的晶體管的上源/漏區(S/Do)是用絕緣層(I1)覆蓋的，-在此DRAM單元裝置中，字線(W)在絕緣層(I1)上分布，-在此DRAM單元裝置中，上源/漏區(S/Do)到絕緣層(I1)上的投影，如此重疊字線(W)到絕緣層(I1)上的投影，使得它是在字線(W)投影的兩個側面的那個側面上延伸的，使得上源/漏區(S/Do)兩個部分的投影界靠到字線(W)的投影上，而不重疊字線(W)的投影，-在此DRAM單元裝置中，字線(W)是用絕緣的側墻(Sp)配備的，-在此DRAM單元裝置中，字線(W)的背向上源/漏區(S/Do)的一個上表面是用一個絕緣的保護層(S)配備的，-其中，導電結構(L)覆蓋保護層(S)和側墻(Sp)，并且重疊上源/漏區(S/Do)的兩個部分，-其中，存儲單元的電容器是布置在導電結構上的。
4.按權利要求1至3之一的DRAM單元裝置，-在此DRAM單元裝置中，其它的絕緣結構(I6)互相分開沿溝槽(G)互相相鄰晶體管的下源/漏區(S/Du)，-在此DRAM單元裝置中，沿溝槽(G)互相相鄰晶體管的下源/漏區(S/Du)和其它的絕緣結構(I6)交替地在缺口的范圍中界靠到位線(B)上。
5.按權利要求1至4之一的DRAM單元裝置，-在此DRAM單元裝置中，在字線(W)的邊棱上其它絕緣(I4)的由字線(W)覆蓋的部分是加粗的。
6.用于制造DRAM單元裝置的方法，-在此方法上，在襯底(1)上生成一個絕緣層(I1)，-在此方法上，在襯底(1)上生成基本上互相平行分布的溝槽(G)，-在此方法上，除了平行于溝槽(G)分布的，布置在溝槽(G)第一側壁上的條形缺口之外，用一種絕緣(I3)配備溝槽(G)的下面部分，-在此方法上，在溝槽(G)的下面部分中分別生成一個位線(B)，-在此方法上，用一種其它的絕緣(I4)配備溝槽(G)側壁的布置在溝槽(G)的下面部分上的部分和位線(B)，-在此方法上，安放導電材料，使得充填溝槽(G)，-在此方法上，生成覆蓋導電材料的一個保護層(S)，-在此方法上，如此結構化導電材料和保護層(S)，使得生成由保護層(S)覆蓋的字線(W)，這些字線(W)橫對位線(B)分布和具有向下伸到溝槽(G)中的外翻邊，-在此方法上，淀積和與絕緣層(S)一起對保護層(S)和對襯底(1)選擇性地反刻蝕絕緣材料，直到暴露出襯底(1)時為止，使得在溝槽(G)中生成絕緣結構(I5)，這些絕緣結構(I5)是布置在字線(W)的外翻邊之間和位線(B)上的，-在此方法上，對絕緣結構(I5)選擇性地刻蝕襯底(1)，使得在字線(W)之間和在溝槽(G)之間生成凹痕(V)，-在此方法上，在襯底(1)中的溝槽(G)之間和凹痕(V)之間生成存儲單元晶體管的上源/漏區(S/Do)-在此方法上，在襯底(1)中在上源/漏區(S/Do)下生成晶體管的下源/漏區(S/Du)，這些下源/漏區(S/Du)是分別界靠到缺口之一上的，-在此方法上，在凹痕(V)中生成其它的絕緣結構(I6)，-在此方法上，生成存儲單的電容器，這些電容器是分別與上源/漏區(S/Do)之一連接的。
7.按權利要求6的方法，-在此方法上，位線(B)的界靠到缺口上的至少一個部分由摻雜的多晶硅組成，-在此方法上，實施一個熱處理工藝，使得摻雜物從位線(B)中擴散入襯底(1)中，并且形成一個摻雜區(D2)，此摻雜區(D2)是布置在位線(B)的布置在其中的溝槽(G)和一個相鄰溝槽(G)之間的，界靠到缺口上，并且是與相鄰溝槽(G)保持距離的。
8.按權利要求6或7的方法，-在此方法上，在生成凹痕(V)之前通過絕緣材料的淀積和反刻蝕生成覆蓋字線(W)側壁的側墻(Sp)，-在此方法上，在生成絕緣結構(I5)之后以這樣的厚度淀積導電材料，使得不填滿字線(W)之間的間隙，-在此方法上，除去導電材料的布置在溝槽(G)上的部分，-在此方法上，生成覆蓋導電材料的布置在字線(W)之上部分的水平表面的掩模(M)，-在此方法上，為了生成凹痕(V)對掩模(M)選擇性地刻蝕導電材料和襯底(1)，使得由導電材料形成界靠到上源/漏區(S/Do)上的導電結構(L)，-在此方法上，在導電結構(L)上生成電容器。
9.按權利要求8的方法，-在此方法上，為了生成掩模(M)非保形地淀積絕緣材料，使得在導電材料的、布置在字線(W)之上部分的水平表面上的絕緣材料是最厚的，-在此方法上，生成由絕緣材料制的掩模(M)，此時反刻蝕絕緣材料，直到暴露出導電材料的、布置在字線(W)之間的部分時為止。
10.按權利要求8的方法，-在此方法上，導電材料含有摻雜的多晶硅，-在此方法上，在淀積導電材料之后，淀積和反刻蝕一種輔助材料，直到暴露出導電材料的側面時為止，-在此方法上，實施熱氧化，使得在導電材料暴露出的部分上生成掩模，-在此方法上，除去輔助材料。
11.按權利要求6至10之一的方法，-在此方法上，如此生成凹痕(V)，使得它們比絕緣(I3)的缺口較深地延伸。
12.按權利要求6至11之一的方法，-在此方法上，在生成字線(W)之后，如此實施熱氧化，使得在字線(W)的邊棱上加厚其它絕緣(I4)的由字線(W)覆蓋的部分。
全文摘要
位線布置在襯底(1)的溝槽下部。字線(W)除了向下伸到溝槽中的和布置在位線上的外翻邊之外,在襯底(1)上分布。晶體管是垂直晶體管,這些垂直晶體管的源/漏區(S/Do)布置在字線(W)下和相鄰溝槽之間。電容器與上源/漏區(S/Do)連接。導電結構(L)可以將上源/漏區(S/Do)與電容器連接,這些導電結構(L)從上面和從側面包圍字線(W),但是與字線(W)絕緣,并且界靠到上源/漏區(S/Do)。
文檔編號H01L21/8242GK1343371SQ00804949
公開日2002年4月3日 申請日期2000年3月10日 優先權日1999年3月12日
發明者J·維勒, B·塞爾, T·施萊澤爾 申請人:因芬尼昂技術股份公司