專利名稱：半導體裝置及其制造方法
技術領域：
本發明涉及一種具有由鐵電體膜或者高介質常數膜等絕緣性金屬氧化物構成的容量絕緣膜的電容元件的半導體裝置及其制造方法。
近年隨著數字技術的發展，在推進處理或者保存大容量數據的傾向中，電子儀器更加高度化，因此在電子儀器中所使用的半導體集成電路裝置的高度集成化以及半導體元件的微細化得到急速發展。
為此，為了實現構成半導體集成電路裝置的動態RAM的高度集成化，作為容量絕緣膜，為替代現在使用的硅氧化物或者硅氮化物，采用鐵電體膜或者高介質常數膜的技術得到廣泛研究和開發。
又，以可以在低電壓動作并且可高速寫入和讀出的非易失性RAM的實用化為目的，有關具有自發分極特性的鐵電體膜的研究和開發也在廣泛地進行。
然而，為實現具有由鐵電體膜或者高介質常數膜等絕緣性金屬氧化物構成的容量絕緣膜的電容元件的半導體裝置的最重要課題是開發不會讓電容元件的特性劣化而可以在CMOS集成電路上集成化的處理過程，其中，防止構成容量絕緣膜的絕緣性金屬氧化物由氫還原而使得電容元件的特性劣化的事態發生又是最重要的課題。
以下，參照圖8說明現有的具有由絕緣性金屬氧化物構成的容量絕緣膜的電容元件的半導體裝置及其制造方法。
如圖8所示，在半導體基板10的表面部上形成元件分離區域11后，在半導體基板10上介入門極絕緣膜12形成門極電極13。然后，以門極電極13作為掩膜在離子注入低濃度的雜質之后，形成覆蓋門極電極13的上面和側面的門極保護絕緣膜14，然后，以門極電極13和門極保護絕緣膜14作為掩膜離子注入高濃度的雜質，形成成為場效應管的源極區域或漏極區域的具有LDD構造的雜質擴散層15。
然后，在橫跨半導體基板10上的整個面上堆積第1保護絕緣膜16之后，在該第1保護絕緣膜16上形成第一導電孔，然后，通過在第1導電孔中埋入導電膜，形成與成為構成存儲單元的第1場效應管的源極區域或漏極區域的雜質擴散層15中的一方連接的第1導電芯柱17。
然后，在第1保護絕緣膜16上，形成由鈦膜、氮化鈦膜、氧化銥膜以及白金膜的積層膜構成、與第1導電芯柱17連接的容量下部電極18以及由絕緣金屬氧化物構成的容量絕緣膜19，之后，在第1保護絕緣膜16上容量下部電極18以及容量絕緣膜19相互之間形成絕緣膜20。
然后在容量絕緣膜19以及絕緣膜20上，形成由白金膜和鈦膜的積層膜構成、橫跨多個容量絕緣膜19并且周緣部在第1保護絕緣膜16上延伸的容量上部電極21。由以上說明的容量下部電極18、容量絕緣膜19以及容量上部電極21構成數據保存用的電容元件，該電容元件和上述的第1場效應管構成存儲單元，同時由多個存儲單元構成存儲單元陣列。
然后，在讓其覆蓋容量上部電極21形成由氮化硅膜或者氮化硼膜構成的氫勢壘膜22之后，橫跨氫勢壘膜22和第1保護絕緣膜16上的整個面上堆積第2保護絕緣膜23。又，氫勢壘膜22具有可以防止氫原子擴散到容量上部電極21的內部到達容量絕緣膜19，讓構成該容量絕緣膜19的絕緣性金屬氧化物還原的事態發生。
然后，在第2保護絕緣膜23上形成第2導電孔27(參照圖9(a))之后，在第2保護絕緣膜16和第2保護絕緣膜23上形成第3導電孔28(參照圖9(b))。然后，在第2保護絕緣膜23上用導電膜填充第2導電孔27和第3導電孔28進行堆積，之后，通過對該絕緣膜模樣化，形成與容量上部電極21連接的第2導電芯柱24、與成為讀出放大器的第2場效應管的雜質擴散層15連接的第3導電芯柱25、以及與第2導電芯柱24和第3導電芯柱25連接的布線層26。
又，在具有由絕緣性金屬氧化物構成的容量絕緣膜19的數據保存用容量元件的半導體存儲裝置中，為了在容量下部電極18上每1比特施加電壓，在各容量下部電極18通過第1導電芯柱17分別與第1場效應管的雜質擴散層15連接，同時為在容量上部電極21上每多個比特施加電壓，容量上部電極21通過第2導電芯柱24、布線層26以及第3導電芯柱25，連接在成為讀出放大器的第2場效應管的雜質擴散層15上。
然而，我們在檢測由上述方法獲得的半導體裝置的電容元件的特性的過程中，發現盡管在容量上部電極21上設置了氫勢壘膜22想防止構成容量絕緣膜19的絕緣性金屬氧化物的還原，絕緣性金屬氧化物還是還原了，結果，電容元件的特性劣化。
在此，對于絕緣性金屬氧化物還原的理由經過各種研究，發現是由以下機理造成了絕緣性金屬氧化物的還原。以下，說明盡管在容量上部電極21上設置了氫勢壘膜22、絕緣性金屬氧化物還是還原了的機理。
如圖9(a)所示、采用第1三極管模樣29在第2保護絕緣膜23上形成第2導電孔27之后、用氧等離子除去第1三極管模樣29的工序、以及如圖9(b)所示、采用第2三極管模樣30在第2保護絕緣膜23以及第1保護絕緣膜16上形成第3導電孔28之后、用氧等離子除去第2三極管模樣30的工序中，如
圖10(a)所示，容量上部電極21通過在氫勢壘膜22上所形成的開口部從第2導電孔27中露出。又，圖10(a)表示在第2保護絕緣膜23上形成第2三極管模樣30的狀態，對于采用第1三極管模樣29在第2保護絕緣膜23上形成第2導電孔27的情況，容量上部電極21通過形成在氫勢壘膜22上的開口部和第1三極管模樣29對向。
為此，在用氧等離子除去第1三極管模樣29或者第2三極管模樣30時，雖然所產生的OH基的大部分可以揮散，但所產生的OH基的一部分與在容量上部電極21的表面上存在的白金的催化反應而被分解，如圖10(b)所示，在容量上部電極21的表面中生成活性氫。又，由于OH基的分解所生成的氧和電阻模樣的碳結合生成CO而揮散。在容量上部電極21的表面中所生成的活性氫，如圖10(c)所示，在容量上部電極22中從氫勢壘膜22的開口部向容量上部電極21的內部擴散到達容量絕緣膜19，讓構成該容量絕緣膜19的絕緣性金屬氧化物還原，使得電容元件的特性劣化。
又，在第2保護絕緣膜23上堆積的導電膜模樣化形成布線層26之后，如果在氫氣環境下對布線層26進行退火處理(熔渣)，如圖11所示，氫原子擴散到第2導電芯柱24以及容量上部電極21的內部到達容量絕緣膜19，讓構成該容量絕緣膜19的絕緣性金屬氧化物還原，使得電容元件的特性劣化。
鑒于上述原因，本發明的目的在于防止構成該容量絕緣膜的絕緣性金屬氧化物還原，使得電容元件的特性劣化的事態發生。
為了達到上述目的，有關本發明的半導體裝置包括在形成了第1場效應管以及第2場效應管的半導體基板上堆積的保護絕緣膜、在保護絕緣膜上由從下依次形成的容量下部電極、由絕緣性金屬氧化物所構成的容量絕緣膜以及容量上部電極所構成的電容元件、與在保護絕緣膜上形成并成為第1場效應管的源極區域或漏極區域的雜質擴散層和容量下部電極直接連接的第1導電芯柱、與在保護絕緣膜上形成并成為第2場效應管的源極區域或漏極區域的雜質擴散層和容量上部電極直接連接的第2導電芯柱。
依據有關本發明的半導體裝置，電容元件的容量上部電極和第2場效應管的雜質擴散層與在保護絕緣膜上形成的第2導電芯柱直接連接，不象現有的那樣，不通過堆積在電容元件上的保護絕緣膜上所形成的布線層連接。因此，沒有必要在電容元件上保護絕緣膜上形成為了與電容元件上的保護絕緣膜上形成的布線層和容量上部電極連接的導電孔，也沒有必要有為形成導電孔的電阻模樣，可以回避在用氧等離子除去電阻模樣時所產生的氫到達容量絕緣膜的事態發生。又，由于在形成為與形成在電容元件上保護絕緣膜上的布線層和第2場效應管的雜質擴散層連接的導電孔時，容量上部電極覆蓋電容元件上的保護絕緣膜，可以回避在用氧等離子除去為形成該導電孔所用的電阻模樣時所產生的氫到達容量絕緣膜的事態發生。進一步，在氫氣環境中對電容元件上的保護絕緣膜上形成的布線層進行熱處理時，由于不與該布線層和容量上部電極連接，可以回避氫氣環境中的氫到達容量絕緣膜。
在有關本發明的半導體裝置中，優選容量絕緣膜形成為和容量下部電極相同形狀，進一步包括在容量下部電極以及容量絕緣膜的側面形成的絕緣性側壁，容量上部電極在容量絕緣膜以及側壁上形成。
這樣，成為容量絕緣膜的絕緣性金屬氧化物在具有平坦形狀的容量下部電極的上側部分中可以良好成膜，使得絕緣性金屬氧化物模的成膜容易。
這種情況下，優選側壁由氧化硅構成。
在有關本發明的半導體裝置中，優選容量下部電極在保護絕緣膜上形成多個，進一步包括在多個容量下部電極相互之間形成的絕緣膜，容量絕緣膜形成為橫跨多個容量下部電極以及絕緣膜。
這樣，成為容量絕緣膜的絕緣性金屬氧化物在具有平坦形狀的多個容量下部電極的以及絕緣膜上形成，使得絕緣性金屬氧化物模的成膜容易。
這種情況下，優選絕緣膜由氧化硅構成。
有關本發明的半導體裝置優選包括完全覆蓋容量上部電極的氫勢壘膜。
這樣，可以確切防止氫原子擴散到容量上部電極的內部到達容量絕緣膜，讓構成該容量絕緣膜的絕緣性金屬氧化物還原的事態發生。
在有關本發明的半導體裝置中，優選第1導電芯柱以及第2導電芯柱由多晶硅或者鎢構成。
在有關本發明的半導體裝置中，優選容量絕緣膜由具有鉍層狀鈣鈦礦構造的鐵電體、鈦酸鉆鉛、鈦酸緦鋇或者五氧化鉭構成。
有關本發明的半導體裝置的制造方法，包括在形成了第1場效應管以及第2場效應管的半導體基板上堆積保護絕緣膜的工序、與在保護絕緣膜上形成與成為第1場效應管的源極區域或漏極區域的雜質擴散層連接的第1導電芯柱、以及與成為第2場效應管的源極區域或漏極區域的雜質擴散層連接的第2導電芯柱的工序、在保護絕緣膜上形成與第1導電芯柱直接連接容量下部電極的工序、在容量下部電極上形成由絕緣性金屬氧化物構成的容量絕緣膜的工序、在容量絕緣膜上形成其周緣部位于保護絕緣膜上并且在周緣部中與第2導電芯柱直接連接的容量上部電極的工序。
依據有關本發明的半導體裝置的制造方法，電容元件的容量上部電極和第2場效應管的雜質擴散層與在保護絕緣膜上形成的第2導電芯柱直接連接，不象現有的那樣，不通過堆積在電容元件上的保護絕緣膜上所形成的布線層連接。因此，沒有必要在電容元件上的保護絕緣膜上形成為了與電容元件上的保護絕緣膜上形成的布線層和容量上部電極連接的導電孔，也沒有必要有為形成導電孔的電阻模樣，可以回避在用氧等離子除去電阻模樣時所產生的氫到達容量絕緣膜的事態發生。又，由于在形成為與形成在電容元件上保護絕緣膜上的布線層和第2場效應管的雜質擴散層連接的導電孔時，容量上部電極覆蓋電容元件上的保護絕緣膜，可以回避在用氧等離子除去為形成該導電孔所用的電阻模樣時所產生的氫到達容量絕緣膜的事態發生。進一步，在氫氣環境中對電容元件上的保護絕緣膜上形成的布線層進行熱處理時，由于不與該布線層和容量上部電極連接，可以回避氫氣環境中的氫到達容量絕緣膜。
在有關本發明的半導體裝置的制造方法中，優選進一步包括形成覆蓋上述容量上部電極的氫勢壘膜的工序。
這樣，可以確切防止氫原子擴散到容量上部電極的內部到達容量絕緣膜，讓構成該容量絕緣膜的絕緣性金屬氧化物還原的事態發生。
在有關本發明的半導體裝置的制造方法中，優選形成容量絕緣膜的工序包含和容量下部電極相同形狀形成容量絕緣膜的工序，在形成容量絕緣膜的工序和形成容量上部電極的工序之間，進一步包括在容量下部電極以及容量絕緣膜的側面形成絕緣性側壁的工序，形成容量上部電極工序包含在容量絕緣膜以及側壁上形成容量上部電極的工序。
這樣，成為容量絕緣膜的絕緣性金屬氧化物膜在具有平坦形狀的容量下部電極的上側部分中可以良好成膜，使得絕緣性金屬氧化物模的成膜容易。
在有關本發明的半導體裝置的制造方法中，優選形成容量下部電極的工序包含在保護絕緣膜上形成多個容量下部電極的工序，在形成容量下部電極的工序和形成容量絕緣膜的工序之間，進一步包括在多個容量下部電極相互之間形成絕緣膜的工序，形成容量絕緣膜的工序包含橫跨多個容量下部電極以及絕緣膜形成容量絕緣膜的工序。
這樣，成為容量絕緣膜的絕緣性金屬氧化物膜在具有平坦形狀的多個容量下部電極以及絕緣膜上形成，使得絕緣性金屬氧化物模的成膜容易。
下面對附圖進行簡單的說明。
圖1為表示有關本發明實施例1的半導體裝置的剖視圖。
圖2(a)和(b)為表示有關本發明實施例1的半導體裝置的制造方法的剖視圖。
圖3(a)和(b)為表示有關本發明實施例1的半導體裝置的制造方法的剖視圖。
圖4為表示有關本發明實施例2的半導體裝置的剖視圖。
圖5(a)和(b)為表示有關本發明實施例2的半導體裝置的制造方法的剖視圖。
圖6為表示有關本發明實施例3的半導體裝置的剖視圖。
圖7(a)和(b)為表示有關本發明實施例3的半導體裝置的制造方法的剖視圖。
圖8為表示現有的半導體裝置的剖視圖。
圖9(a)和(b)為表示現有半導體裝置的制造方法的一工序的剖視圖。
圖9(a)～(c)為表示說明現有半導體裝置及其制造方法的問題點的剖視圖。
圖11為表示說明現有半導體裝置及其制造方法的問題點的剖視圖。
圖中，100-半導體基板、101-元件分離區域、102-門極絕緣膜、103-門極電極、104-門極保護絕緣膜、105-雜質擴散層、106-第1保護絕緣膜、107-第1導電芯柱、108-第2導電芯柱、109-容量下部電極、110A、110B、110C-容量絕緣膜、111-容量上部電極、112-氫勢壘膜、113-第2保護絕緣膜、114-第3導電芯柱、115-布線層、116-側壁、117-絕緣膜、117A-氧化硅膜。
實施例1以下參照圖1說明有關本發明實施例1的半導體裝置。
如圖1所示，在半導體基板100的表面部上形成元件分離區域101、成為第1和第2場效應管的源極區域或漏極區域的雜質擴散層105，同時，在半導體基板100中的一對雜質擴散層105相互之間介入門極絕緣膜102形成門極電極103，在該門極電極103的上面和側面由門極保護絕緣膜104覆蓋。
在橫跨包含門極保護絕緣膜104的半導體基板100的整個面上堆積第1保護絕緣膜106，在該第1保護絕緣膜106上分別形成由鎢或者多晶硅膜構成的、構成存儲單元的第1場效應管的源極區域或漏極區域的雜質擴散層105中的一方連接的第1導電芯柱107、和成為讀出放大器的第2場效應管的源極區域或漏極區域的雜質擴散層105中的一方連接的第2導電芯柱108。
在第1保護絕緣膜106上，形成由鈦膜、氮化鈦膜、氧化銥膜以及白金膜的積層膜構成、與第1導電芯柱107連接的多個容量下部電極109，在該容量下部電極109上，形成了由具有鉍層狀鈣鈦礦構造的SrBi2(Ta1-xNbx)O9所構成的、橫跨多個容量下部電極109并且向多個容量下部電極109的外側延伸的容量絕緣膜110A。
在容量絕緣膜110A上形成由白金膜和鈦膜或者白金膜和氮化鈦膜的積層膜構成的、和第2導電芯柱108連接的容量上部電極111，該容量上部電極111由氮化硅膜或者氮化硼膜構成的氫勢壘膜112所覆蓋。
由以上說明的容量下部電極109、容量絕緣膜110A以及容量上部電極111構成數據保存用的電容元件，該電容元件和上述的第1場效應管構成存儲單元，同時由多個存儲單元構成存儲單元陣列。
在第1保護絕緣膜106上堆積第2保護絕緣膜113，在該第1保護絕緣膜106以及第2保護絕緣膜113上形成與成為上述第2場效應管的源極區域或漏極區域的雜質擴散層105中的另一方連接的第3導電芯柱114，同時在第2保護絕緣膜113上形成與第3導電芯柱114連接的布線層115。又，第3導電芯柱114以及布線層115由從下依次堆積的、鈦膜、氮化鈦膜、鋁膜、氮化鈦膜的積層膜或者鈦膜、氮化鈦膜、鎢膜、鈦膜、氮化鈦膜、鋁膜、氮化鈦膜的積層膜所構成。
以下參照圖2(a)、(b)以及圖3(a)、(b)說明有關實施例1的半導體裝置的制造方法。
首先，如圖2(a)所示，在半導體基板100的表面部上形成元件分離區域101后，在半導體基板100上介入門極絕緣膜102形成門極電極103。然后，以門極電極103作為掩膜在離子注入低濃度的雜質之后，在門極電極103的上面和側面形成門極保護絕緣膜104，然后，以門極電極103和門極保護絕緣膜104作為掩膜離子注入高濃度的雜質，形成成為第1和第2場效應管的源極區域或漏極區域的具有LDD構造的雜質擴散層105。
然后，在橫跨半導體基板100上的整個面上堆積第1保護絕緣膜106之后，在該第1保護絕緣膜106上用干蝕刻形成導電孔，然后，用CVD法橫跨第1保護絕緣膜106的整個面堆積由鎢或者多晶硅膜構成的導電膜，之后，通過用蝕刻或者CMP法將該導電膜中在第1保護絕緣膜106上存在的部分除去，形成與成為構成存儲單元的第1場效應管的源極區域或漏極區域的雜質擴散層105中的一方連接的第1導電芯柱107，同時形成設置在存儲單元陣列的周緣部上的成為讀出放大器的第2場效應管的源極區域或漏極區域的雜質擴散層105中的一方連接的第2導電芯柱108。
然后，用濺射法，在第1保護絕緣膜106的整個面上形成由從下依次堆積的鈦膜、氮化鈦膜、氧化釔膜以及白金膜構成的積層膜，然后，用干蝕刻對該積層膜進行模樣化，如圖2(b)所示，形成與第1導電芯柱107連接的容量下部電極109。
然后，用有機金屬分解法(MOD法)、有機金屬化學的氣相成膜法(MOCVD法)或者濺射法，在容量下部電極109以及第保護絕緣膜106的整個面上堆積由具有鉍層狀鈣鈦礦構造的SrBi2(Ta1-xNbx)O9所構成的100nm～200nm膜厚的鐵電體膜，然后通過對該鐵電體膜進行模樣化，形成橫跨多個容量下部電極109并且向多個容量下部電極109的外側延伸的容量絕緣膜110A。
然后，在容量絕緣膜110A以及第1保護絕緣膜106上整個面，形成從下依次堆積的由白金膜和鈦膜構成的積層膜或者由白金膜和氮化鈦膜構成的積層膜，之后用干蝕刻對該積層膜進行模樣化，如圖3(a)所示，形成與第2導電芯柱108連接的容量上部電極111。
然后，用CVD法或者濺射法，在容量上部電極111以及第1保護絕緣膜106上整個面，堆積氮化硅膜或者氮化硼膜，之后用干蝕刻對該氮化硅膜或者氮化硼膜進行模樣化，形成覆蓋電容元件的氫勢壘膜112。
然后，如圖3(b)所示，在氫勢壘膜112以及第1保護絕緣膜106上整個面，堆積第2保護絕緣膜113。然后，在第2保護絕緣膜113以及第1保護絕緣膜106上形成導電孔，之后，在第2保護絕緣膜113整個面，形成從下依次堆積的、由鈦膜、氮化鈦膜、鋁膜、氮化鈦膜構成的積層膜或者由鈦膜、氮化鈦膜、鎢膜、鈦膜、氮化鈦膜、鋁膜、氮化鈦膜構成的積層膜，然后，通過對該積層膜進行模樣化，形成與成為上述第2場效應管的源極區域和漏極區域的雜質擴散層105中的另一方連接的第3導電芯柱114以及與第3導電芯柱114連接的布線層115。
依據有關實施例1的半導體裝置及其制造方法，構成存儲單元的數據保存用的電容元件的容量上部電極111、第2場效應管的雜質擴散層105與形成在第1保護絕緣膜106上的第2導電芯柱108直接連接，與圖8所示的現有例相比，不通過介入第2導電芯柱24、布線層26以及第3導電芯柱25連接。為此，可以回避，在覆蓋容量下部電極111的氫勢壘膜112沒有形成開口部，在用氧等離子除去為形成第2以及第3導電芯柱24、25所用的電阻模樣的工序中，由于白金的催化反應產生的活性氫擴散到容量上部電極111到達容量絕緣膜110A的事態，以及在對形成在第2保護絕緣膜113上的布線層115在氫環境下進行退火處理的工序中，氫原子擴散到容量上部電極111到達容量絕緣膜110A的事態。因此，構成容量絕緣膜110A的絕緣性金屬氧化物不會由氫還原，可以提高電容元件的特性。實施例2以下參照圖4說明有關本發明實施例2的半導體裝置。
如圖4所示，和實施例1相同，在半導體基板100的表面部上形成元件分離區域101、成為第1和第2場效應管的源極區域或漏極區域的雜質擴散層105，同時，在半導體基板100中的一對雜質擴散層105相互之間介入門極絕緣膜102形成門極電極103，在該門極電極103的上面和側面由門極保護絕緣膜104覆蓋。
又，和實施例1相同，在包含門極保護絕緣膜104的半導體基板100上堆積第1保護絕緣膜106，在該第1保護絕緣膜106上分別形成由鎢或者多晶硅膜構成的、構成存儲單元的第1場效應管的源極區域或漏極區域的雜質擴散層105中的一方連接的第1導電芯柱107、和設置在存儲單元陣列的周緣部上的成為讀出放大器的第2場效應管的源極區域或漏極區域的雜質擴散層105中的一方連接的第2導電芯柱108。
在第1保護絕緣膜106上，形成由鈦膜、氮化鈦膜、氧化銥膜以及白金膜的積層膜構成、與第1導電芯柱107連接的容量下部電極109，在該容量下部電極109上，形成了由具有鉍層狀鈣鈦礦構造的SrBi2(Ta1-xNbx)O9所構成的、和容量下部電極109相同形狀的容量絕緣膜110B。又，在容量下部電極109和容量絕緣膜110B的側面由氧化硅膜構成側壁116所覆蓋。
在容量絕緣膜110B上形成由白金膜和鈦膜或者白金膜和氮化鈦膜的積層膜構成的、橫跨多個容量下部電極109以及容量絕緣膜110B并且向多個容量下部電極109以及容量絕緣膜110B的外側延伸的同時和第2導電芯柱108連接的容量上部電極111，該容量上部電極111由氮化硅膜或者氮化硼膜構成的氫勢壘膜112所覆蓋。
由以上說明的容量下部電極109、容量絕緣膜110B以及容量上部電極111構成數據保存用的電容元件，該電容元件和上述的第1場效應管構成存儲單元，同時由多個存儲單元構成存儲單元陣列。
和實施例1相同，在第1保護絕緣膜106上堆積第2保護絕緣膜113，在這些第1保護絕緣膜106以及第2保護絕緣膜113上形成與成為上述第2場效應管的源極區域或漏極區域的雜質擴散層105中的另一方連接的第3導電芯柱114，同時在第2保護絕緣膜113上形成與第3導電芯柱114連接的布線層115。又，第3導電芯柱114以及布線層115由從下依次堆積的、鈦膜、氮化鈦膜、鋁膜、氮化鈦膜的積層膜或者鈦膜、氮化鈦膜、鎢膜、鈦膜、氮化鈦膜、鋁膜、氮化鈦膜的積層膜所構成。
以下參照圖5(a)、(b)說明有關實施例2的半導體裝置的制造方法。
首先，如圖5(a)所示，和實施例1相同，在半導體基板100的表面部上形成元件分離區域101后，在半導體基板100上介入門極絕緣膜102形成門極電極103以及門極保護絕緣膜104，然后，形成成為第1和第2場效應管的源極區域或漏極區域的具有LDD構造的雜質擴散層105。然后，在橫跨半導體基板100上的整個面上堆積第1保護絕緣膜106之后，在該第1保護絕緣膜106上形成與成為構成存儲單元的第1場效應管的源極區域或漏極區域的雜質擴散層105中的一方連接的第1導電芯柱107，同時形成成為讀出放大器的第2場效應管的源極區域或漏極區域的雜質擴散層105中的一方連接的第2導電芯柱108。
然后，用濺射法，在第1保護絕緣膜106的整個面上形成由從下依次堆積的鈦膜、氮化鈦膜、氧化釔膜以及白金膜構成的積層膜。然后，在該積層膜上，用有機金屬分解法、有機金屬化學的氣相成膜法或者濺射法，堆積由具有鉍層狀鈣鈦礦構造的SrBi2(Ta1-xNbx)O9所構成的100nm～200nm膜厚的鐵電體膜，然后用干蝕刻對積層膜以及鐵電體膜進行模樣化，形成由積層膜構成的容量下部電極109以及由鐵電體構成的容量絕緣膜110B。
然后，在容量下部電極109以及容量絕緣膜110B的整個面上堆積具有300nm膜厚的氧化硅膜108，然后對該氧化硅膜108進行各向異性干蝕刻，如圖5(b)所示，在容量下部電極109以及容量絕緣膜110B的側面形成側壁116。
然后，和實施例1相同，在容量絕緣膜110B以及第1保護絕緣膜106上，形成從下依次堆積的由白金膜和鈦膜構成的積層膜或者由白金膜和氮化鈦膜構成的積層膜，之后用干蝕刻對該積層膜進行模樣化，形成與第2導電芯柱108連接的容量上部電極111(參照圖4)，然后形成覆蓋容量上部電極111的氫勢壘膜112(參照圖4)。
然后，在氫勢壘膜112以及第1保護絕緣膜106上，堆積第2保護絕緣膜113，然后，在第2保護絕緣膜113以及第1保護絕緣膜106上形成成為上述第2場效應管的源極區域或者漏極區域的雜質擴散層105中的另一方連接的第3導電芯柱114(參照圖4)，同時在第2保護絕緣膜113上形成與第3導電芯柱114連接的布線層115(參照圖4)。
依據有關實施例2的半導體裝置及其制造方法，構成存儲單元的數據保存用的電容元件的容量上部電極111、第2場效應管的雜質擴散層105與形成在第1保護絕緣膜106上的第2導電芯柱108直接連接，在覆蓋容量下部電極111的氫勢壘膜112沒有形成開口部，可以回避由于白金的催化反應產生的活性氫擴散到容量上部電極111到達容量絕緣膜110A的事態，因此，構成容量絕緣膜110A的絕緣性金屬氧化物不會由氫還原，可以提高電容元件的特性。
特別是，依據實施例2，由于是在成為容量下部電極109的積層膜上堆積成為容量絕緣膜110B的鐵電體膜，即由于實在平坦的積層膜上堆積鐵電體膜，使得鐵電體膜的成膜變得容易。實施例3以下參照圖6說明有關本發明實施例3的半導體裝置。
如圖6所示，和實施例1相同，在半導體基板100的表面部上形成元件分離區域101、成為第1和第2場效應管的源極區域或漏極區域的雜質擴散層105，同時，在半導體基板100中的一對雜質擴散層105相互之間介入門極絕緣膜102形成門極電極103，在該門極電極103的上面和側面由門極保護絕緣膜104覆蓋。
又，和實施例1相同，在包含門極保護絕緣膜104的半導體基板100上堆積第1保護絕緣膜106，在該第1保護絕緣膜106上分別形成由鎢或者多晶硅膜構成的、構成存儲單元的第1場效應管的源極區域或漏極區域的雜質擴散層105中的一方連接的第1導電芯柱107、和設置在存儲單元陣列的周緣部上的成為讀出放大器的第2場效應管的源極區域或漏極區域的雜質擴散層105中的一方連接的第2導電芯柱108。
在第1保護絕緣膜106上，形成由鈦膜、氮化鈦膜、氧化銥膜以及白金膜的積層膜構成、并與第1導電芯柱107連接的容量下部電極109，在第1保護絕緣膜106中的容量下部電極109相互之間形成由氧化硅膜構成的絕緣膜117。
在多個容量下部電極109以及絕緣膜117上，形成了由具有鉍層狀鈣鈦礦構造的SrBi2(Ta1-xNbx)O9所構成的、橫跨多個容量下部電極109并且向多個容量下部電極109的外側延伸的容量絕緣膜110C。
在容量絕緣膜110C上形成由白金膜和鈦膜或者白金膜和氮化鈦膜的積層膜構成的、向容量絕緣膜110C的外側延伸同時和第2導電芯柱108連接的容量上部電極111，該容量上部電極111由氮化硅膜或者氮化硼膜構成的氫勢壘膜112所覆蓋。
由以上說明的容量下部電極109、容量絕緣膜110C以及容量上部電極111構成數據保存用的電容元件，該電容元件和上述的第1場效應管構成存儲單元，同時由多個存儲單元構成存儲單元陣列。
和實施例1相同，在第1保護絕緣膜106上堆積第2保護絕緣膜113，在這些第1保護絕緣膜106以及第2保護絕緣膜113上形成與成為上述第2場效應管的源極區域或漏極區域的雜質擴散層105中的另一方連接的第3導電芯柱114，同時在第2保護絕緣膜113上形成與第3導電芯柱114連接的布線層115。又，第3導電芯柱114以及布線層115由從下依次堆積的、鈦膜、氮化鈦膜、鋁膜、氮化鈦膜的積層膜或者鈦膜、氮化鈦膜、鎢膜、鈦膜、氮化鈦膜、鋁膜、氮化鈦膜的積層膜所構成。
以下參照圖7(a)、(b)說明有關實施例3的半導體裝置的制造方法。
首先，如圖7(a)所示，和實施例1相同，在半導體基板100的表面部上形成元件分離區域101后，在半導體基板100上介入門極絕緣膜102形成門極電極103以及門極保護絕緣膜104，然后，形成成為第1和第2場效應管的源極區域或漏極區域的具有LDD構造的雜質擴散層105。然后，在橫跨半導體基板100上的整個面上堆積第1保護絕緣膜106之后，在該第1保護絕緣膜106上形成與成為構成存儲單元的第1場效應管的源極區域或漏極區域的雜質擴散層105中的一方連接的第1導電芯柱107，同時形成成為讀出放大器的第2場效應管的源極區域或漏極區域的雜質擴散層105中的一方連接的第2導電芯柱108。
然后，用濺射法，在第1保護絕緣膜106的整個面上形成由從下依次堆積的鈦膜、氮化鈦膜、氧化釔膜以及白金膜構成的積層膜，然后，通過用干蝕刻對該積層膜進行模樣化，形成容量下部電極109。
然后，在容量下部電極109的整個面上堆積具有300nm膜厚的氧化硅膜117A，然后對該氧化硅膜117A實施CMP，通過除去在氧化硅膜117A中在容量下部電極109上存在的部分，如圖7(b)所示，在第1保護絕緣膜106中容量下部電極109相互之間形成由氧化硅膜117A構成的絕緣膜117。
然后，用有機金屬分解法、有機金屬化學的氣相成膜法或者濺射法，在多個容量下部電極109以及絕緣膜117上，堆積由具有鉍層狀鈣鈦礦構造的SrBi2(Ta1-xNbx)O9所構成的100nm～200nm膜厚的鐵電體膜，然后用干蝕刻對鐵電體膜進行模樣化，形成向多個容量下部電極109的外側延伸的容量絕緣膜110C。
然后，和實施例1相同，在容量絕緣膜110C以及第1保護絕緣膜106上，形成從下依次堆積的由白金膜和鈦膜構成的積層膜或者由白金膜和氮化鈦膜構成的積層膜，之后用干蝕刻對該積層膜進行模樣化，形成與第2導電芯柱108連接的容量上部電極111(參照圖6)，然后形成覆蓋容量上部電極111的氫勢壘膜112(參照圖6)。
然后，在氫勢壘膜112以及第1保護絕緣膜106上，堆積第2保護絕緣膜113，然后，在第2保護絕緣膜113以及第1保護絕緣膜106上形成成為上述第2場效應管的源極區域或者漏極區域的雜質擴散層105中的另一方連接的第3導電芯柱114(參照圖6)，同時在第2保護絕緣膜113上形成與第3導電芯柱114連接的布線層115(參照圖6)。
依據有關實施例3的半導體裝置及其制造方法，構成存儲單元的數據保存用的電容元件的容量上部電極111、第2場效應管的雜質擴散層105與形成在第1保護絕緣膜106上的第2導電芯柱108直接連接，在覆蓋容量下部電極111的氫勢壘膜112沒有形成開口部，可以回避由于白金的催化反應產生的活性氫以及對布線層115在氫氣環境中進行退火處理的氫原子擴散到容量上部電極111到達容量絕緣膜110A的事態。因此，由于容量絕緣膜110A不會由氫還原，可以提高電容元件的特性。
特別是，依據實施例3，由于是在表面平坦的多個容量下部電極109以及絕緣膜117上堆積由容量絕緣膜110C構成的鐵電體膜，使得鐵電體膜的成膜變得容易。
又，在實施例1-3中，容量絕緣膜110A、110B、110C雖然是由SrBi2(Ta1-xNbx)O9所構成，也可以由具有其他組成的有鉍層狀鈣鈦礦構造的鐵電體膜所構成，也可以由鈦酸鈷鉛、鈦酸緦鋇或者五氧化鉭等高介質常數膜所構成。
又，在實施例1-3中，容量上部電極111雖然是由從下依次堆積的由白金膜和鈦膜構成的積層膜或者由白金膜和氮化鈦膜構成的積層膜形成，但并不限定于此，也可以包含白金膜、釔膜、釕膜、銠膜或者這些積層膜。
又，在實施例1-3中，容量下部電極109雖然是由從下依次堆積的鈦膜、氮化鈦膜、氧化釔膜以及白金膜構成的積層膜形成，但并不限定于此，也可以包含白金膜、釔膜、釕膜、銠膜或者這些積層膜。
依據有關本發明的半導體裝置及其制造方法，可以回避用氧等離子除去電阻模樣時產生的氫氣到達容量絕緣膜的事態發生，同時可以回避在氫氣環境中對形成在電容元件上的保護絕緣膜上的布線層進行熱處理時氫氣環境中的氫到達容量絕緣膜的事態發生，因此，可以防止構成容量絕緣膜的絕緣性金屬氧化物的還原，可以提高電容元件的特性。
權利要求
1.一種半導體裝置，其特征是包括在形成了第1場效應管以及第2場效應管的半導體基板上堆積的保護絕緣膜、在所述保護絕緣膜上由從下依次形成的容量下部電極、由絕緣性金屬氧化物所構成的容量絕緣膜以及容量上部電極所構成的電容元件、與在所述保護絕緣膜上形成并且成為所述第1場效應管的源極區域或漏極區域的雜質擴散層和所述容量下部電極直接連接的第1導電芯柱、與在所述保護絕緣膜上形成并且成為所述第2場效應管的源極區域或漏極區域的雜質擴散層和所述容量上部電極直接連接的第2導電芯柱。
2.根據權利要求1所述的半導體裝置，其特征是所述容量絕緣膜形成為和所述容量下部電極相同形狀，進一步包括在所述容量下部電極以及容量絕緣膜的側面所形成的絕緣性側壁，所述容量上部電極在所述容量絕緣膜以及側壁上形成。
3.根據權利要求2所述的半導體裝置，其特征是所述側壁由氧化硅構成。
4.根據權利要求1所述的半導體裝置，其特征是所述容量下部電極在所述保護絕緣膜上形成多個，進一步包括在所述多個容量下部電極相互之間形成的絕緣膜，所述容量絕緣膜形成為橫跨所述多個容量下部電極以及所述絕緣膜。
5.根據權利要求4所述的半導體裝置，其特征是所述絕緣膜由氧化硅構成。
6.根據權利要求1所述的半導體裝置，其特征是進一步包括完全覆蓋所述容量上部電極的氫勢壘膜。
7.根據權利要求1所述的半導體裝置，其特征是所述第1導電芯柱以及第2導電芯柱由多晶硅或者鎢構成。
8.根據權利要求1所述的半導體裝置，其特征是所述容量絕緣膜由具有鉍層狀鈣鈦礦構造的鐵電體、鈦酸鈷鉛、鈦酸緦鋇或者五氧化鉭構成。
9.一種半導體裝置的制造方法，其特征是包括在形成了第1場效應管以及第2場效應管的半導體基板上堆積保護絕緣膜的工序、與在所述保護絕緣膜上形成與成為第1場效應管的源極區域或漏極區域的雜質擴散層連接的第1導電芯柱、以及與成為第2場效應管的源極區域或漏極區域的雜質擴散層連接的第2導電芯柱的工序、在所述保護絕緣膜上形成與所述第1導電芯柱直接連接容量下部電極的工序、在所述容量下部電極上形成由絕緣性金屬氧化物構成的容量絕緣膜的工序、在所述容量絕緣膜上形成其周緣部位于所述保護絕緣膜上并且在所述周緣部中與所述第2導電芯柱直接連接的容量上部電極的工序。
10.根據權利要求9所述的半導體裝置的制造方法，其特征是進一步包括形成覆蓋所述容量上部電極的氫勢壘膜的工序。
11.根據權利要求9所述的半導體裝置的制造方法，其特征是形成所述容量絕緣膜的工序包含和所述容量下部電極相同形狀形成所述容量絕緣膜的工序，在形成所述容量絕緣膜的工序和形成所述容量上部電極的工序之間，進一步包括在所述容量下部電極以及容量絕緣膜的側面形成絕緣性側壁的工序，形成所述容量上部電極工序包含在所述容量絕緣膜以及側壁上形成所述容量上部電極的工序。
12.根據權利要求9所述的半導體裝置的制造方法，其特征是形成所述容量下部電極的工序包含在所述保護絕緣膜上形成多個容量下部電極的工序，在形成所述容量下部電極的工序和形成所述容量絕緣膜的工序之間，進一步包括在所述多個容量下部電極相互之間形成絕緣膜的工序，形成所述容量絕緣膜的工序包含橫跨所述多個容量下部電極以及絕緣膜形成所述容量絕緣膜的工序。
全文摘要
半導體裝置及制法是在形成在半導體基板上的第1和第2場效應管上堆積第1保護絕緣膜,在該第1保護絕緣膜形成容量下部電極、由絕緣性金屬氧化膜構成容量絕緣膜以及容量上部電極構成的電容元件。容量下部電極和第1場效應管的雜質擴散層與形成在第1保護絕緣膜上的第1導電芯柱連接,容量上部電極和第2場效應管的雜質擴散層與形成在第1保護絕緣膜上的第2導電芯柱連接。該裝置能防止容量絕緣膜的還原和電容元件的特性變化。
文檔編號H01L27/108GK1275808SQ0010625
公開日2000年12月6日 申請日期2000年5月19日 優先權日1999年5月26日
發明者長野能久, 上本康裕 申請人:松下電子工業株式會社