一種用于高速dram中的電平轉換器的制造方法
【技術領域】
[0001]本實用新型涉及一種用于高速DRAM中的電平轉換器。
【背景技術】
[0002]在DRAM中，為了省電，內部電路一般工作在較低的電壓，比如1.lv，而DRAM接口數據電壓比較高，比如1.8v。在DRAM中，一個很關鍵的模塊就是電平轉換器(Level-shifter)，由它負責把數據從內部電壓(比如1.1v)提升到接口電壓(比如1.8v)。傳統的電平轉換器Level-shifter上升延時與下降延時差別很大，這也是制約DRAM產品速度的一個主要瓶頸。如圖1所示，這種結構的電平轉換器Level-Shifter將會導致上升延時和下降延時嚴重失配。當輸入信號ls_in由低變高(上升沿)時，首先η型MOS管(η0)導通，信號ls_out_n變低，然后P型MOS管pi導通，信號ls_out變高，因為輸出信號ls_out的驅動能力比較弱。所以輸入信號ls_in由低變高(上升沿)時，上升沿經過2個MOS管(n0和pi)傳到輸出信號ls_out。當輸入信號ls_in由高變低時(下降沿)，首先通過反相器invO，ls_in_n變高，然后η型MOS管(nl)導通，輸出信號ls_out變低，所以下降沿經過I個反相器invO，和I個MOS管傳到ls_out。由于反相器(invO)的延時比pi的延時小很多，所以導致下降沿延時比上升沿延時快很多，從而導致電平轉換器level-shiter輸出的占空比(duty-cycle)嚴重變形，從而影響DRAM的速度。因為電平轉換器Level-Shifter的輸出信號ls_out驅動能力不強，所以需要再經過兩個驅動能力遞增的反相器(invl和inv2)用來增加輸出的驅動能力。
【發明內容】
[0003]為了解決現有的用于DRAM中的電平轉換器上升延時與下降延時差別很大，制約DRAM速度的技術問題，本實用新型提供一種用于高速DRAM中的電平轉換器。
[0004]本實用新型的技術解決方案:
[0005]一種用于高速DRAM中的電平轉換器，包括第一電平轉換單元，所述第一電平轉換單元包括P型MOS管ρ10、ρ型MOS管pll、n型MOS管η10、η型MOS管nil、反相器invlO、反相器invl I以及反相器invl2，輸入信號ls_in輸入至η型MOS管η10的柵端，輸入信號ls_in經過反相器invlO輸出反相輸入信號ls_in_n，反相輸入信號ls_in_n輸入至η型MOS管nil的柵端，η型MOS管η10的漏端與η型MOS管nil的漏端均接地，η型MOS管η10的源端、P型MOS管plO的漏端、P型MOS管pll的柵端連接，P型MOS管ρ10的源端和p型MOS管pll的源端均接電源，P型MOS管pll的漏端、p型MOS管p 10的柵端以及η型MOS管nil的源端均連接于A點，反相器invl I和反相器invl2依次連接，A點與反相器invl I的輸入端連接，反相器invl2的輸出端輸出輸出信號out_l ；
[0006]其特殊之處在于:還包括第二電平轉換單元以及反相器inv21，包括P型MOS管p20、p型MOS管p21、n型MOS管n20、n型MOS管n21以及反相器inv20，反相輸入信號ls_in_n輸入至η型MOS管η20的柵端，反相輸入信號ls_in_n經過反相器inv20輸出反相輸入信號ls_in_d，反相輸入信號ls_in_d輸入至η型MOS管n21的柵端，η型MOS管η20的漏端與η型MOS管n21的漏端均接地，η型MOS管η20的源端、ρ型MOS管ρ20的漏端、ρ型MOS管p21的柵端連接，ρ型MOS管p20的源端和ρ型MOS管p21的源端均接電源，ρ型MOS管Ρ21的漏端、ρ型MOS管ρ20的柵端以及η型MOS管n21的源端均連接于點，A'點與反相器inv21的輸入端連接，反相器inv22的輸出端輸出輸出信號out_2，輸出信號out_l與輸出信號out_2匯合后形成輸出信號out。
[0007]還包括金屬電阻rl和金屬電阻r2，輸出信號out_l輸入至金屬電阻rl的一端，輸出信號out_2輸入至金屬電阻r2的一端，金屬電阻rl的另一端和金屬電阻r2的另一端連接形成輸出信號out。
[0008]本實用新型所具有的優點:
[0009]本實用新型兩個相同電平轉換單元(LSI，LS2)，對于LSl來說，ls_out_l的上升延時比下降延時大，經過2個反相器(invll，invl2)后，out_l的上升延時依然比下降延時大很多。對于LS2來說，ls_out_n_2的上升延時比下降延時大，經過I個反相器inv21后，out_2的下降延時比上升延時大很多。信號out_l和out_2通過金屬電阻rl和r2接到一起，通過跳過調整rl和r2的電阻值可以使信號out的上升沿延時和下降沿延時完全匹配。
【附圖說明】
[0010]圖1為傳統的電平轉換器的結構示意圖；
[0011]圖2為本實用新型的用于高速DRAM中的電平轉換器的結構示意圖。
【具體實施方式】
[0012]一種用于高速DRAM中的電平轉換器，包括第一電平轉換單元LSl和第二電平轉換單元LS2，第一電平轉換單元包括ρ型MOS管ρ10、ρ型MOS管pll、n型MOS管η10、η型MOS管nil、反相器invlO、反相器invll以及反相器invl2，輸入信號ls_in輸入至η型MOS管nlO的柵端，輸入信號ls_in經過反相器invlO輸出反相輸入信號ls_in_n，反相輸入信號ls_in_n輸入至η型MOS管nil的柵端，η型MOS管nlO的漏端與η型MOS管nil的漏端均接地，η型MOS管nlO的源端、ρ型MOS管ρ10的漏端、ρ型MOS管pll的柵端連接，ρ型MOS管plO的源端和ρ型MOS管pll的源端均接電源，ρ型MOS管pll的漏端、ρ型MOS管PlO的柵端以及η型MOS管nil的源端均連接于A點，反相器invll和反相器invl2依次連接，A點與反相器invll的輸入端連接，反相器invl2的輸出端輸出輸出信號out_l ;第二電平轉換單元包括ρ型MOS管ρ20、ρ型MOS管ρ21、η型MOS管η20、η型MOS管η21、反相器inv20以及反相器inv21，反相輸入信號ls_in_n輸入至η型MOS管n20的柵端，反相輸入信號ls_in_n經過反相器inv20輸出反相輸入信號ls_in_d，反相輸入信號ls_in_d輸入至η型MOS管n21的柵端，η型MOS管η20的漏端與η型MOS管n21的漏端均接地，η型MOS管η20的源端、ρ型MOS管ρ20的漏端、ρ型MOS管p21的柵端連接，ρ型MOS管ρ20的源端和P型MOS管p21的源端均接電源，ρ型MOS管p21的漏端、ρ型MOS管ρ20的柵端以及η型MOS管n21的源端均連接于A '點，點與反相器inv21的輸入端連接，反相器inv22的輸出輸出信號out_2，輸出信號out_l與輸出信號out_2匯合后形成輸出信號out。還包括金屬電阻rl和金屬電阻r2，輸出信號out_l輸入至金屬電阻rl的一端，輸出信號out_2輸入至金屬電阻r2的一端，金屬電阻rl的另一端和金屬電阻r2的另一端連接形成輸出信號 OUto
[0013]在本實用新型的方案中，采用兩個相同的Level-Shifter(LSl和LS2)。對于LSl來說，ls_out_l的上升延時比下降延時大，經過2個反相器(invll和invl2)后，out_l的上升延時依然比下降延時大很多。對于LS2來說，ls_out_n_2的上升延時比下降延時大，經過I個反相器inv21后，out_2的下降延時比上升延時大很多。信號out_l和out_2通過金屬電阻rl和r2接到一起，通過跳過調整rl和r2的電阻值可以使信號out的上升沿延時和下降沿延時完全匹配。
【主權項】
1.一種用于高速DRAM中的電平轉換器，包括第一電平轉換單元，所述第一電平轉換單元包括P型MOS管ρ10、ρ型MOS管pll、η型MOS管η10、η型MOS管nil、反相器invlO、反相器invll以及反相器invl2，輸入信號ls_in輸入至η型MOS管nlO的柵端，輸入信號ls_in經過反相器invlO輸出反相輸入信號ls_in_n，反相輸入信號ls_in_n輸入至η型MOS管nil的柵端，η型MOS管nlO的漏端與η型MOS管nil的漏端均接地，η型MOS管nlO的源端、P型MOS管plO的漏端、P型MOS管pll的柵端連接，p型MOS管ρ10的源端和p型MOS管pll的源端均接電源，P型MOS管pll的漏端、p型MOS管p 10的柵端以及η型MOS管nil的源端均連接于A點，反相器invll和反相器invl2依次連接，A點與反相器invll的輸入端連接，反相器invl2的輸出端輸出輸出信號out_l ； 其特征在于:還包括第二電平轉換單元以及反相器inv21，包括P型MOS管p20、p型MOS管p21、n型MOS管n20、n型MOS管n21以及反相器inv20，反相輸入信號ls_in_n輸入至η型MOS管η20的柵端，反相輸入信號ls_in_n經過反相器inv20輸出反相輸入信號ls_in_d，反相輸入信號ls_in_d輸入至η型MOS管n21的柵端，η型MOS管η20的漏端與η型MOS管n21的漏端均接地，η型MOS管η20的源端、ρ型MOS管ρ20的漏端、ρ型MOS管p21的柵端連接，ρ型MOS管p20的源端和ρ型MOS管p21的源端均接電源，ρ型MOS管p21的漏端、P型MOS管p20的柵端以及η型MOS管n21的源端均連接于A' W點與反相器inv21的輸入端連接，反相器inv22的輸出端輸出輸出信號out_2，輸出信號out_l與輸出信號out_2匯合后形成輸出信號out。
2.根據權利要求1所述的用于高速DRAM中的電平轉換器，其特征在于:還包括金屬電阻rl和金屬電阻r2，輸出信號out_l輸入至金屬電阻rl的一端，輸出信號out_2輸入至金屬電阻r2的一端，金屬電阻rl的另一端和金屬電阻r2的另一端連接形成輸出信號out。
【專利摘要】本實用新型涉及一種用于高速DRAM中的電平轉換器，利用兩個相同的電平轉換器以及反相器inv21。解決了現有的用于DRAM中的電平轉換器上升延時與下降延時差別很大，制約DRAM速度的技術問題，本實用新型能夠使信號out的上升沿延時和下降沿延時完全匹配。
【IPC分類】G11C11-4063, H03K19-0175
【公開號】CN204332375
【申請號】CN201420814498
【發明人】劉海飛
【申請人】西安華芯半導體有限公司
【公開日】2015年5月13日
【申請日】2014年12月18日