感測放大器驅動器件及包括其的半導體器件的制作方法

感測放大器驅動器件及包括其的半導體器件的制作方法
【專利摘要】一種感測放大器驅動器件，可以包括感測放大器驅動塊，被配置以對應于上拉驅動信號而在后過驅動操作時段期間供應后過驅動電壓給耦接到感測放大器的上拉電源線，后過驅動電壓被供應給感測放大器。感測放大器驅動器件可以包括驅動信號發生塊，被配置以將由電壓修整信號設定的參考電壓與電源電壓的電平相比較，并產生用于控制是否執行后過驅動操作的上拉驅動信號。
【專利說明】感測放大器驅動器件及包括其的半導體器件
[0001]相關申請的交叉引用
[0002]本申請要求于2015年3月27日向韓國知識產權局提交的申請號為10-2015-0043256的韓國專利申請的優先權，其全部公開內容通過引用整體合并于此。
技術領域
[0003]各種實施例總體而言關聯一種感測放大器驅動器件及包括該感測放大器驅動器件的半導體器件。更具體地，各種實施例關聯一種用于改善半導體器件的后過驅動(postoverdriving)操作特性的技術。
【背景技術】
[0004]正在開發半導體存儲器件以增加半導體存儲器件的集成度和操作速度。為了增加半導體存儲器件的操作速度，已經開發了同步存儲器件。該同步存儲器件能夠同步于時鐘信號而操作。同步存儲器件從存儲芯片的外部接收時鐘信號。
[0005]例如，在單時鐘循環期間，單數據速率(SDR)同步存儲器件通過單數據引腳輸入以及輸出數據。在單數據速率同步存儲器件中，數據的輸入和輸出同步于時鐘信號的上升沿。
[0006]然而，單數據速率同步存儲器件在與需要高速操作的系統一起操作的方面存在困難。相應地，雙數據速率(DDR)同步存儲器件同步于時鐘信號的上升沿和下降沿而通過每個數據輸入/輸出引腳來連續地輸入以及輸出數據。
[0007]照此，在不增加時鐘信號的頻率的情況下，實現了相比于傳統單數據速率同步存儲器件至少兩倍寬的帶寬，從而可以實現高速操作。
[0008]在半導體存儲器件之中，動態隨機存取存儲器(DRAM)是代表性的易失性存儲器。動態隨機存取存儲器的存儲單元是由單元晶體管和單元電容器構建的。
[0009]單元晶體管起著控制對單元電容器的訪問的功能。單元電容器儲存與數據相對應的電荷。也即，根據單元電容器中儲存的電荷量，可以確定是高電平數據還是低電平數據。
[0010]如果在半導體存儲器件中激活字線，則在位線與取反位線之間出現電荷共享，然后感測放大器操作。感測放大器通過持續預定脈沖時段使用外部電壓VDD來初始執行過驅動操作以使得位線或取反位線可以快速到達目標電壓電平。
[0011]就此而言，隨著半導體存儲器件的電源電壓逐漸降低，內核電壓(VCORE)也降低。基于這個事實，隨著DRAM的單元的電荷量降低，DRAM的刷新特性和tWR(在施加寫入命令的時間點之后可以在此期間施加預充電命令的時間)特性可能劣化。
[0012]為了應對這個問題，執行后過驅動(POD)操作。在POD操作中，單元的充電電壓僅在電荷被轉移到單元的時段的最后部分期間瞬間增加。然而，根據系統而外部電壓可以是高電壓或低電壓。因此，在無論電源電壓的電平是什么都執行POD操作的情況下，可能不能執行有效的感測操作。
[0013]換言之，如果電源電壓高，則由于位線對極度過沖，而引起不必要的電流消耗。相反地，如果電源電壓低，則位線或取反位線可能不能快速地到達目標電壓電平，從而可能不能保證半導體存儲器件的穩定的速度。

【發明內容】

[0014]根據一個實施例，可以提供感測放大器驅動器件。該感測放大器驅動器件可以包括感測放大器驅動塊，被配置以對應于上拉驅動信號而在后過驅動操作時段期間供應后過驅動電壓給耦接到感測放大器的上拉電源線，所述后過驅動電壓被供應給感測放大器。該感測放大器驅動器件可以包括驅動信號發生塊，被配置以將由電壓修整信號設定的參考電壓與電源電壓的電平相比較，以及產生用于控制是否執行后過驅動操作的上拉驅動信號。
[0015]根據一個實施例，可以提供半導體器件。該半導體器件可以包括感測放大器，被配置以根據施加到上拉電源線和下拉電源線的電壓而感測數據并將其放大。該半導體器件可以包括感測放大器驅動器件，被配置以將由電壓修整信號設定的參考電壓與電源電壓的電平相比較。該感測放大器驅動器件可以被配置以產生用于控制是否執行后過驅動操作的上拉驅動信號。該感測放大器驅動器件可以被配置以在后過驅動操作時段期間對應于上拉驅動信號而選擇性地供應后過驅動電壓給上拉電源線。
【附圖說明】
[0016]圖1是圖示根據一個實施例的半導體器件的例示的配置圖。
[0017]圖2是圖示圖1中圖示的驅動信號發生塊的例示的電路圖。
[0018]圖3是圖示圖1中圖示的感測放大器驅動塊的例示的電路圖。
[0019]圖4是用于圖3中圖示的感測放大器驅動塊的操作波形圖的例示。
[0020]圖5是圖示圖2中圖示的后過驅動控制單元的例示的詳細配置圖。
[0021]圖6是用于圖5中圖示的后過驅動控制單元的操作波形圖的例示。
[0022]圖7是圖示圖2中圖示的后過驅動控制單元的例示的配置圖。
[0023]圖8是用于圖7中圖示的后過驅動控制單元的操作波形圖的例示。
[0024]圖9圖示使用以上根據各種實施例關聯圖1到圖8描述的感測放大驅動器件和/或半導體器件的系統的示例的框圖。
【具體實施方式】
[0025]在下文中，將在下面參照附圖而通過實施例的各種例子來描述感測放大器驅動器件及包括該感測放大器驅動器件的半導體器件。
[0026]各種實施例可以針對通過對應于電源電壓的電平而控制后過驅動操作以降低不必要的功率消耗。
[0027]根據各種實施例，通過以這種在電源電壓的電平是高電壓電平的情況下不執行后過驅動操作的方式來控制后過驅動操作，提供了優勢:可以改善數據保持時間特性以及可以降低不必要的功率消耗。
[0028]圖1是圖示根據一個實施例的半導體器件的例示的配置圖。
[0029]對應于電壓電平而將在根據一個實施例的半導體器件中儲存的數據識別為高電平⑶或低電平(L)，并表示為“I”或“O”。根據電壓電平和電流幅值而不同地識別數據值。在二進制數據的情況下，將高電平定義為高電壓，而將低電平定義為比高電平低的低電壓。
[0030]參見圖1，根據一個實施例的半導體器件可以包括驅動信號發生塊100、感測放大器驅動塊200、感測放大器300和存儲單元400。在一個實施例中，可以將驅動信號發生塊100和感測放大器驅動塊200集體稱作“感測放大器驅動器件”。
[0031]驅動信號發生塊100可以產生多個上拉驅動信號SAPl到SAP3以及下拉驅動信號SAN。上拉驅動信號SAPl到SAP3以及下拉驅動信號SAN可以由驅動信號發生塊100對應于電源電壓VDD、電壓修整信號VTR頂、頻率修整信號FTR頂和時鐘CLK而產生。可以根據激活信號、預充電信號、電源電壓VDD、電壓修整信號VTR頂、頻率修整信號FTR頂和時鐘CLK來將多個上拉驅動信號SAPl到SAP3以及下拉驅動單元SAN在相應的預定時段內使能。激活信號可以是從施加激活命令的時間點開始的預定時間之后被使能到低電平的信號。
[0032]感測放大器驅動塊200根據上拉驅動信號SAPl、SAP2和SAP3以及下拉驅動信號SAN而供應電源給與感測放大器300耦接的上拉電源線RT0。感測放大器驅動塊200根據上拉驅動信號SAP1、SAP2和SAP3以及下拉驅動信號SAN而供應電源給與感測放大器300耦接的下拉電源線SB。感測放大器驅動塊200控制過驅動操作和后過驅動(POD)操作。
[0033]感測放大器驅動塊200響應于上拉驅動信號SAPl到SAP3而將上拉電源線RTO驅動到電源電壓VDD(第一上拉電壓)的電平、內核電壓VCORE(第二上拉電壓)的電平以及比電源電壓VDD高的后過驅動電壓VDD_P0D(第三上拉電壓)的電平。
[0034]在一個實施例中，驅動信號發生塊100可以對應于電源電壓VDD而選擇性地控制是否使能控制后過驅動電壓VDD_P0D的上拉驅動信號SAP3。例如，在其中電源電壓VDD像高電壓電平一樣足夠高的例子中，驅動信號發生塊100禁止上拉驅動信號SAP3，從而不將后過驅動電壓VDD_P0D供應給上拉電源線RT0。
[0035]感測放大器驅動塊200響應于下拉驅動信號SAN而將下拉驅動電源線SB驅動到地電壓VSS的電平。感測放大器驅動塊200響應于預充電信號BLEQ而將上拉電源線RTO和下拉電源線SB預充電到平衡電壓VBLEQ的電平。
[0036]感測放大器300根據施加到上拉電源線RTO和下拉電源線SB的驅動電源而操作。這樣的感測放大器300感測并放大通過位線對BL和BLB而從存儲單元400施加的數據，以及將放大的數據輸出給感測線。
[0037]當字線WL使能時，存儲單元400可以將從位線對BL和BLB施加的數據儲存或通過位線對BL和BLB而將儲存的數據輸出到感測放大器300。
[0038]存儲單元400的單位單元可以包括一個開關元件T和一個電容器C。開關元件T耦接在位線BL和電容器C之間，以及根據字線WL而選擇性地執行開關操作。電容器C耦接在單元極板電壓端子與開關元件T之間，并儲存數據。如果字線WL使能，則開關元件T導通，而將從位線BL施加的數據儲存在電容器C中。
[0039]在一個具有上述的配置的實施例中，在激活模式中，將內核電壓VCORE供應給上拉電源線RTO而將地電壓VSS供應給下拉電源線SB。相反地，在過驅動模式中，對于預定初始時段，將比內核電壓VCORE高的電源電壓VDD供應給上拉電源線RT0。在后過驅動模式中，對于預定的最后時段，將比電源電壓VDD高的后過驅動電壓VDD_P0D供應給上拉電源線RTO0
[0040]在一個實施例中，在預充電模式中禁止存儲單元400之后，將具有位線預充電電壓的電平的平衡電壓VBLEQ供應給上拉電源線RTO和下拉電源線SB。
[0041]根據一個實施例的半導體器件可以在位線對BL和BLB的演變時段期間執行過驅動操作以增加tRCD (RAS到CAS延遲時間)。在根據一個實施例的半導體器件中，感測放大器驅動器件在禁止字線WL之前(在禁止存儲單元400的時間點之前)的后過驅動時段期間執行后過驅動操作。后過驅動時段可以定義為在預充電時段之前禁止存儲單元400的字線WL之前的預定時段。
[0042]例如，假定高電平數據儲存在存儲單元400中，而感測放大器300將高電平數據放大并將放大的數據傳送給存儲單元400。通過具有比電源電壓VDD高的電平的后過驅動電壓VDD_P0D以及地電壓VSS而將數據傳送給存儲單元400直到剛要禁止存儲單元400之前。因此，在存儲單元400被禁止的狀態中的數據保持時間增加。
[0043]在寫入模式中，存儲單元400使能，通過感測線而將寫入數據傳送到位線對BL和BLB。感測放大器300感測并放大位線對BL和BLB的寫入數據，以及將放大的寫入數據傳送給存儲單元400。
[0044]例如，假定高電平的寫入數據被傳送給存儲單元400 ο感測放大器300通過內核電壓VCORE而將寫入數據傳送給存儲單元400。
[0045]其后，通過具有比電源電壓VDD高的電平的后過驅動電壓VDD_P0D和地電壓VSS而將數據傳送給存儲單元400直到在預充電模式中剛要禁止存儲單元之前。基于這個事實，時間tWR(施加寫入命令的時間點之后可以在此期間施加預充電命令的時間)可以縮短。具體地，在存儲單元400被禁止的情況下增加了保持數據的時間。
[0046]存儲單元400被使能的事實表示單元晶體管T通過經由字線WL傳送的控制電壓而導通且單元電容器C以及正極位線BL電耦接。同樣，存儲單元400被禁止的事實表示單元晶體管T關斷。
[0047]半導體器件可以通過激活命令、預充電命令、寫入命令等而進入對應的操作模式。總體而言，從施加命令信號的時間點開始的預定時間之后基本上進入對應的操作模式。
[0048]而且，在半導體器件中，隨著在激活命令和預充電命令之間施加寫入命令或讀取命令，可以執行數據寫入操作或數據讀取操作。
[0049]圖2是圖示圖1中圖示的驅動信號發生塊100的例示的電路圖。
[0050]驅動信號發生塊100可以包括過驅動驅動信號發生單元110、電源驅動信號發生單元120和后過驅動(POD)驅動信號發生單元130。驅動信號發生塊100可以包括POD控制單元140、組合單元160和驅動信號發生單元170。
[0051]過驅動驅動信號發生單元110可以對應于感測放大器激活信號而產生用于控制過驅動操作的上拉驅動信號SAP1。電源驅動信號發生單元120可以對應于感測放大器激活信號而產生用于控制正常操作的上拉驅動信號SAP2。POD驅動信號發生單元130可以對應于感測放大器激活信號而產生用于控制后過驅動操作的驅動信號SAP3_PRE。驅動信號發生單元170可以對應于感測放大器激活信號而產生用于控制正常操作的下拉驅動信號SAN。
[0052]POD控制單元140可以對應于電源電壓VDD、電壓修整信號VTR頂、頻率修整信號FTRIM和時鐘CLK而輸出POD控制信號P0D_0FF。這樣的POD控制單元140感測電源電壓VDD的電平，以及在高電壓電平的例子中將用于中斷POD操作的POD控制信號P0D_0FF使會K。
[0053]組合單元160組合驅動信號SAP3_PRE和POD控制信號P0D_0FF，以及選擇性地使能上拉驅動信號SAP3。在其中驅動信號SAP3_PRE以及POD控制信號P0D_0FF的反相信號中的至少任意一個是低電平的例子中組合單元160禁止上拉驅動信號SAP3。
[0054]這樣的組合單元160可以包括(例如但不限于):反相器IVl和“與門”AND1。與門ANDl對驅動信號SAP3_PRE以及POD控制信號P0D_0FF的反相信號執行與邏輯函數。POD控制信號P0D_0FF的反相信號是在反相器IVl接收POD控制信號P0D_0FF、將POD控制信號P0D_0FF反相、以及將POD控制信號P0D_0FF的反相信號輸出之后產生的。
[0055]圖3是圖示圖1中圖示的感測放大器驅動塊200的例示的電路圖。
[0056]感測放大器驅動塊200可以包括預充電驅動單元210、上拉驅動單元220到240，以及下拉驅動單元250。
[0057]在預充電模式中時，預充電驅動單元210可以根據預充電信號BLEQ而供應平衡電壓VBLEQ給上拉電源線RTO和下拉電源線SB。這樣的預充電驅動單元210可以包括(例如但不限于)多個NMOS晶體管NI到N3。NMOS晶體管NI到N3的柵極端子可以共同耦接。
[0058]NMOS晶體管NI可以耦接在平衡電壓VBLEQ的施加端子和上拉電源線RTO之間。NMOS晶體管N2可以耦接在平衡電壓VBLEQ的施加端子和下拉電源線SB之間。NMOS晶體管N3可以耦接在上拉電源線RTO和下拉電源線SB之間。
[0059]在過驅動時段期間，當上拉驅動信號SAPl使能時，上拉驅動單元220將電源電壓VDD (是過驅動電壓)供應給上拉電源線RT0。這樣的上拉驅動單元220可以包括(例如但不限于)NMOS晶體管N4。NMOS晶體管N4可以耦接在電源電壓VDD的施加端子和上拉電源線RTO之間，以及可以通過其柵極端子而施加上拉驅動信號SAPl。
[0060]在激活時段期間，當上拉驅動信號SAP2使能時，上拉驅動單元230供應內核電壓VCORE給上拉電源線RT0。這樣的上拉驅動單元230可以包括(例如但不限于)NM0S晶體管N5。NMOS晶體管N5可以耦接在內核電壓VCORE和上拉電源線RTO的施加端子之間，以及可以通過其柵極端子而施加上拉驅動信號SAP2。
[0061]在后過驅動時段期間，當上拉驅動信號SAP3使能時，上拉驅動單元240供應POD電壓VDD_P0D給上拉電源線RT0。這樣的上拉驅動單元240可以包括(例如但不限于)NMOS晶體管N6。NMOS晶體管N6可以耦接在POD電壓VDD_P0D的施加端子和上拉電源線RTO之間，以及可以通過其柵極端子而施加上拉驅動信號SAP3。
[0062]在激活時段期間，當下拉驅動信號SAN使能時，下拉驅動單元250供應地電壓VSS給下拉電源線SB。這樣的下拉驅動單元250可以包括(例如，但不限于)NMOS晶體管N7。NNOS晶體管N7可以耦接在地電壓VSS的施加端子和下拉電源線SB之間，以及可以通過其柵極端子而施加下拉驅動信號SAN。
[0063]圖4是用于圖3中圖示的感測放大器驅動塊200的操作波形圖的例示。
[0064]在過驅動操作模式中，如果上拉驅動信號SAPl使能，則上拉驅動單元220操作。在過驅動操作時段期間，電源電壓VDD施加到上拉電源線RT0。
[0065]在正常激活操作模式中，如果上拉驅動信號SAP2使能，則上拉驅動單元230操作。在正常操作時段期間，內核電壓VCORE施加到上拉電源線RT0。
[0066]在后過驅動操作模式中，如果上拉驅動信號SAP3使能，則上拉驅動單元240操作。在POD操作時段期間，比電源電壓VDD高的POD電壓施加到上拉電源線RT0。
[0067]圖5是圖示圖2中圖示的后過驅動控制單元140的例示的配置圖。
[0068]后過驅動控制單元140可以包括參考電壓發生部141、電源噪聲去除部142和電壓比較部146。
[0069]參考電壓發生部141對應于電源電壓VDD和電壓修整信號VTR頂而將參考電壓VREFDD輸出給電壓比較部146。參考電壓發生部141可以通過電壓修整信號VTR頂[η:1]而在特定范圍之內修整參考電壓VREFDD的電平。例如，參考電壓發生部141可以通過來自外部的電壓修整信號VTR頂[η:1]而改變參考電壓VREFDD以將用于施加POD的電源電壓VDD設定為最優值。
[0070]電源噪聲去除部142對應于電源電壓VDD、頻率修整信號FTR頂和時鐘CLK而將濾波電源電壓VDD_LPF以及更新信號UPDATE輸出給電壓比較部146。
[0071]這樣的電源噪聲去除部142可以包括低通濾波器143、分頻器144和更新器145。
[0072]低通濾波器143去除來自電源電壓VDD的電平的噪聲，以及產生濾波電源電壓VDD_LPF0例如，低通濾波器143從電源電壓VDD去除突變特性，并將電源電壓VDD減緩到緩變的電壓波形。低通濾波器143可以通過頻率修整信號FTR頂[η:1]而在特定范圍之內修整濾波電源電壓VDD_LPF的時變(time-d印endent change)特性(頻率特性)。頻率修整信號FTR頂[η:1]可以是用于確定電源噪聲去除部142的頻率特性的信號。
[0073]分頻器144將時鐘CLK分頻，并將分頻時鐘CLK_DIV輸出給更新器145。在其中濾波電源電壓VDD_LPF的時變是快速的例子中，可以通過控制分頻時鐘CLK_DIV而將時鐘頻率控制為快速。相反地，在其中濾波電源電壓VDD_LPF的時變是緩慢的例子中，可以通過控制分頻時鐘CLK_DIV而將時鐘頻率控制為緩慢，從而可以降低功率消耗。
[0074]分頻器144可以通過頻率修整信號FTR頂[η:1]而在特定的范圍內修整分頻時鐘CLK_DIV。例如，分頻器144可以通過來自外部的頻率修整信號FTR頂[η:1]而改變分頻時鐘CLK_DIV的頻率以將用于施加POD的時鐘CLK設定為最優值。
[0075]更新器145同步于分頻時鐘CLK_DIV而將用于控制電壓比較部146的更新信號UPDATE輸出給電壓比較部146。例如，更新器145產生用于更新是否執行POD操作的更新信號UPDATE作為脈沖信號，以及將產生的脈沖信號輸出給電壓比較部146。
[0076]電壓比較部146將參考電壓VREFDD與濾波電源電壓VDD_LPF相比較并鎖存，以及輸出POD控制信號P0D_0FF。電壓比較部146僅在其中更新信號UPDATE是高電平的時段期間更新是否執行POD操作，從而不執行不必要的更新操作。
[0077]例如，在其中濾波電源電壓VDD_LPF是比參考電壓VREFDD高的電平的例子中，電壓比較部146使能POD控制信號P0D_0FF。相反地，在其中濾波電源電壓VDD_LPF是比參考電壓VREFDD低的電平的例子中，電壓比較部146禁止POD控制信號P0D_0FF。電壓比較部146同步于更新信號UPDATE的時鐘而控制POD信號P0D_0FF的輸出。
[0078]下面將參照圖6的操作波形圖來描述圖5中的具有上述配置的過驅動控制單元140。
[0079]參考電壓發生部141對應于電源電壓VDD而產生參考電壓VREFDD，以及將參考電壓VREFDD輸出給電壓比較部146。低通濾波器143去除來自電源電壓VDD的噪聲，以及將濾波電源電壓VDD_LPF輸出給電壓比較部146。
[0080]分頻器144將時鐘CLK分頻，產生具有特定循環的分頻時鐘CLK_DIV，以及將分頻時鐘CLK_DIV輸出給更新器145。分頻器144可以通過以4個時鐘為單位或以8個時鐘為單位而將時鐘CLK分頻來輸出分頻時鐘CLK_DIV，而不具體限定分頻單位。更新器145產生從分頻時鐘CLK_DIV轉變到高電平的時間點開始在特定時段內被使能到高電平的脈沖信號作為更新信號UPDATE。
[0081]在其中更新信號UPADATE是高電平的脈沖時段期間，電壓比較部146將參考電壓VREFDD與濾波電源電壓VDD_LPF相比較，并控制POD控制信號P0D_0FF的使能狀態。電壓比較部146鎖存POD控制信號P0D_0FF直到另一個更新信號UPDATE被使能到高電平。
[0082]例如，在其中更新信號UPDATE是高電平的脈沖時段期間，在其中濾波電源電壓VDD_LPF是比參考電壓VREFDD高的電平的例子中，電壓比較部146將POD控制信號P0D_0FF輸出為高電平。在其中濾波電源電壓VDD_LPF是比參考電壓VREFDD高的電平的例子中，由于其意味著電源電壓VDD上升到了目標高電壓電平，故沒有必要執行后過驅動(POD)操作。
[0083]在其中POD控制信號P0D_0FF是高電平的例子中，反相器IVl的輸出變成低電平。然后，無論驅動信號SAP3_PRE的電平是什么，組合單元160都禁止上拉驅動信號SAP3。在這個例子中，上拉驅動單元240被關斷，且即便在后過驅動(POD)時段期間也不供應POD電壓VDD_P0D給上拉電源線RT0。根據這個事實，在其中電源電壓VDD的電平足夠高的狀態中不執行后過驅動(POD)操作，由此可能降低不必要的功率消耗。
[0084]圖7是圖示圖2中圖示的后過驅動控制單元140_1的示例的配置圖。
[0085]后過驅動控制單元140_1可以包括參考電壓發生部147、分壓器148和電壓比較部149。后過驅動控制單元140_1可以包括更新器150和低通濾波器151。圖5中的低通濾波器143在一個實施例中通常可以由電阻器和電容器實現。配置為電容器和電阻器的低通濾波器143占據較大的面積。為了降低由配置為電容器和電阻器的低通濾波器所占據的面積，可以在一個實施例中使用數字低通濾波器。例如，如圖7中圖示的低通濾波器151可以在一個實施例中數字地實現。
[0086]參考電壓發生部147對應于電源電壓VDD和電壓修整信號VTR頂而將參考電壓VREFDD輸出給電壓比較部149。參考電壓發生部147可以通過電壓修整信號VTR頂[η:1]而在特定的范圍之內修整參考電壓VREFDD的電平。例如，參考電壓發生部147可以通過來自外部的電壓修整信號VTR頂[η:1]來改變參考電壓VREFDD以將用于施加POD的電源電壓VDD設定為最優值。分壓器148將電源電壓VDD分壓，并將分電壓VDD_DIV輸出給電壓比較部 149。
[0087]電壓比較部149將參考電壓VREFDD與分電壓VDD_DIV相比較，并輸出控制信號P0D_0FF_PRE。電壓比較部149僅在其中更新信號UPDATE是高電平的時段期間更新是否執行POD操作，從而不執行不必要的更新操作。
[0088]例如，在其中分電壓VDD_DIV是高于參考電壓VREFDD的電平的例子中，電壓比較部149可以使能控制信號P0D_0FF_PRE。相反地，在其中分電壓VDD_DIV是低于參考電壓VREFDD的電平的例子中，電壓比較部149可以禁止控制信號P0D_0FF_PRE。電壓比較部149同步于更新信號UPDATE的時鐘而控制控制信號P0D_0FF_PRE的輸出。
[0089]更新器150將更新信號UPDATE輸出給電壓比較部149。更新器150可以同步于時鐘CLK而輸出用于控制電壓比較部149的更新信號UPDATE。例如，更新器150產生用于更新是否執行POD操作的更新信號UPDATE作為脈沖信號，以及將產生的脈沖信號輸出給電壓比較部149。
[0090]低通濾波器151可以去除來自控制信號P0D_0FF_PRE的噪聲，以及產生濾波POD控制信號P0D_0FF。低通濾波器151可以通過頻率修整信號FTR頂[η:1]來在特定范圍之內修整POD控制信號P0D_0FF的電平。例如，低通濾波器151可以通過來自外部的頻率修整信號FTRIM[n:1]來改變POD控制信號P0D_0FF的頻率以將用于施加POD的時鐘CLK設定為最優值。
[0091]下面將參照圖8中的操作波形圖來描述用于圖7中的具有上述配置的后過驅動控制單元140_1的操作過程的例子。
[0092]參考電壓發生部147對應于電源電壓VDD而產生參考電壓VREFDD，以及將參考電壓VREFDD輸出給電壓比較部149。分壓器148將電源電壓VDD分壓，以及將分電壓VDD_DIV輸出給電壓比較部149。
[0093]更新器150產生從時鐘CLK轉變到高電平的時間點開始在特定時段內被使能到高電平的脈沖信號作為更新信號UPDATE，以及將更新信號UPDATE輸出給電壓比較部149。
[0094]電壓比較部149在其中更新信號UPDATE是高電平的脈沖時段期間將參考電壓VREFDD與分電壓VDD_DIV相比較，以及將控制信號P0D_0FF_PRE輸出給低通濾波器151。
[0095]例如，在其中更新信號UPDATE是高電平的脈沖時段期間，在其中分電壓VDD_DIV是高于參考電壓VREFDD的電平的例子中，電壓比較部149將控制信號P0D_0FF_PRE輸出為高電平。電壓比較部149鎖存控制信號P0D_0FF_PRE直到另一個更新信號UPDATE被使能到高電平。在其中分電壓VDD_DIV是比參考電壓VREFDD高的電平的例子中，由于其意味著電源電壓VDD上升到目標高電壓電平，故沒有必要執行后過驅動(POD)操作。
[0096]相反地，在其中更新信號UPDATE是高電平的脈沖時段期間，在其中分電壓VDD_DIV是低于參考電壓VREFDD的電平的例子中，電壓比較部149將控制信號P0D_0FF_PRE輸出為低電平。在其中分電壓VDD_DIV是比參考電壓VREFDD低的電平的例子中，由于其意味著電源電壓VDD是低電壓電平，故有必要執行后過驅動(POD)操作。
[0097]低通濾波器151去除來自控制信號P0D_0FF_PRE的噪聲，以及輸出濾波POD控制信號P0D_0FF。在一個實施例中，低通濾波器151可以通過數字地濾波控制信號P0D_0FF_PRE來控制POD控制信號P0D_0FF的邏輯態。而且，在其中低通濾波器151作為數字濾波器而實現的例子中，可以減小濾波器的面積。
[0098]例如，通過累加在N個時鐘循環期間控制信號P0D_0FF_PRE的邏輯態為“ I ”的數目(例如，N = 4，然而，N可以是任意大于O的整數)，可以控制POD控制信號P0D_0FF的邏輯態。如果控制信號P0D_0FF_PRE的邏輯態“I”的數目大于N/2，則將POD控制信號P0D_0FF輸出為高電平。相反地，如果控制信號P0D_0FF_PRE的邏輯態“I”的數目小于或等于N/2，則將POD控制信號P0D_0FF輸出為低電平。
[0099]在圖8中的時序圖中，由于控制信號P0D_0FF_PRE的邏輯態“ I ”的數目是“3”且大于N/2 (例如，N = 4，然而，N可以是任意大于O的整數)，則可以將POD控制信號P0D_0FF輸出為高電平，從而不執行后過驅動操作。
[0100]換言之，在其中濾波POD控制信號P0D_0FF是高電平的例子中，反相器IVl的輸出變成低電平。然后，無論驅動信號SAP3_PRE的電平是什么，組合單元160都禁止上拉驅動信號SAP3。在這個例子中，上拉驅動單元240被關斷，且即便在后過驅動(POD)時段期間也不供應POD電壓VDD_P0D給上拉電源線RT0。根據這個事實，在其中電源電壓VDD的電平足夠高的狀態中，不執行后過驅動操作，由此可能降低不必要的功率消耗。
[0101]上面討論的(參見圖1至8)半導體器件和/或感測放大器驅動器件在存儲器件、處理器和計算系統的設計中尤其有用。例如，參見圖9，圖示了使用根據各種實施例的半導體器件和/或感測放大器驅動器件的系統的框圖，并總體上由附圖標記1000指定。系統1000可以包括一個或更多個處理器(即處理機)或中央處理單元(CPU) 1100。處理器(即CPU) 1100可以單獨使用或與其他處理器(即CPU)組合使用。雖然將主要用單數來提及處理器(即CPU)1100，本領域技術人員將理解，可以實施具有任意數目的物理處理器或邏輯處理器(即CPU)的系統。
[0102]芯片組1150可以可操作地耦接到處理器(即CPU) IlOOo芯片組1150是用于處理器(即CPU)與系統1000的其他部件之間的信號的通信路徑。系統的其他部件可以包括存儲控制器1200、輸入/輸出(I/O)總線1250和盤驅動器控制器1300。依賴于系統的配置，若干不同信號中的任意一個可以經由芯片組1150而傳送，而本領域技術人員將明白，貫穿系統1000的信號的路徑可以輕松調整而不改變系統的基本性質。
[0103]如上所述，存儲控制器1200可以可操作地耦接到芯片組1150。存儲控制器1200可以包括如上面參照圖1到圖8所討論的半導體器件和/或感測放大器驅動器件中的至少一個。因此，存儲控制器1200可以經由芯片組1150而接收由處理器(即CPU) 1100提供的請求。在可選實施例中，存儲控制器1200可以集成在芯片組1150中。存儲控制器1200可以可操作地耦接到一個或更多個存儲器件1350。在一個實施例中，存儲器件1350可以包括如上面關聯于圖1到圖8所討論的半導體器件和/或感測放大器驅動器件中的至少一個，存儲器件1350可以包括用于限定多個存儲單元的多個字線和多個位線。存儲器件1350可以是若干工業標準存儲器類型中的任意一種，所述若干工業標準存儲器類型包括但不限于:單列直插存儲器模塊(SIMM)和雙列直插存儲器模塊(DIMM)。而且，存儲器件1350可以通過同時儲存指令和數據來輔助外部數據儲存設備的安全移除。
[0104]芯片組1150也可以耦接到I/O總線1250。I/O總線1250可以充當從芯片組1150到I/O設備1410、1420和1430的信號的通信路徑。I/O設備1410、1420和1430可以包括(例如，但不限于):鼠標1410、視頻顯示器1420或鍵盤1430。I/O總線1250可以使用若干通信協議中的任意一種來與I/O設備1410、1420和1430通信。在一個實施例中，I/O總線1250可以集成在芯片組1150中。
[0105]盤驅動器控制器1300可以可操作地耦接到芯片組1150。盤驅動器控制器1300可以充當芯片組1150和一個內部盤驅動器1450或更多個內部盤驅動器1450之間的通信路徑。內部盤驅動器1450可以通過同時儲存指令和數據來輔助外部數據儲存設備的斷開。盤驅動器控制器1300和內部盤驅動器1450可以使用幾乎任意類型的通信協議來相互通信或與芯片組1150通信，所述通信協議包括(例如，但不限于)上面關于I/O總線1250而提到的所有通信協議。
[0106]重要的是要注意，上面關聯于圖9描述的系統1000僅是使用如上面關聯于圖1到圖8所討論的半導體器件和/或感測放大器驅動器件的系統的一個例子。在可選實施例如移動電話或數字相機中，部件可能與圖9中圖示的實施例不同。
[0107]已經描述了各種實施例。作為參考，可以例示包括額外的不直接關聯描述的技術主旨的構件的實施例以進一步描述構思。再者，用于指示信號的激活狀態的高態有效配置或低態有效配置以及電路可以根據實施例而變化。晶體管的配置可以隨著場合的需求而變化以實現相同的功能。例如，PMOS晶體管和NMOS晶體管的配置可以相互取代，以及隨著場合的需求，可以使用各種晶體管。由于這些電路的變化具有大量數目的例子且可以由本領域技術人員輕松地推斷出，故本文中將省略對其的列舉。
[0108]雖然上面已經描述了各種實施例，但對于本領域技術人員將理解，描述的實施例僅作為示例。相應地，本文中描述的感測放大器驅動器件以及包括該感測放大器驅動器件的半導體器件不應局限于描述的實施例。
[0109]通過以上實施例可以看出，本申請提供了以下的技術方案。
[0110]技術方案1.一種感測放大器驅動器件，包括:
[0111]感測放大器驅動塊，被配置以對應于上拉驅動信號而在后過驅動操作時段期間將后過驅動電壓供應給耦接到感測放大器的上拉電源線，所述后過驅動電壓被供應給所述感測放大器；以及
[0112]驅動信號發生塊，被配置以將由電壓修整信號設定的參考電壓與電源電壓的電平相比較，并產生用于控制是否執行后過驅動操作的所述上拉驅動信號。
[0113]技術方案2.根據技術方案I所述的感測放大器驅動器件，其中，所述驅動信號發生塊包括:
[0114]后過驅動驅動信號發生單元，被配置以產生用于控制所述后過驅動操作的驅動信號;
[0115]后過驅動控制單元，被配置以將所述電源電壓的電平與所述參考電壓相比較，并產生用于控制是否執行所述后過驅動操作的后過驅動控制信號；以及
[0116]組合單元，被配置以組合所述驅動信號和所述后過驅動控制信號，并輸出所述上拉驅動信號。
[0117]技術方案3.根據技術方案2所述的感測放大器驅動器件，其中，所述后過驅動控制單元包括:
[0118]參考電壓發生部，被配置以根據所述電壓修整信號而修整所述電源電壓，并產生所述參考電壓；
[0119]電源噪聲去除部，被配置以通過將所述電源電壓濾波而產生濾波電源電壓，并對應于時鐘而輸出用于更新所述后過驅動操作的更新信號；以及
[0120]電壓比較部，被配置以在所述更新信號被使能時將所述參考電壓與所述濾波電源電壓相比較，并輸出所述后過驅動控制信號。
[0121]技術方案4.根據技術方案3所述的感測放大器驅動器件，其中，所述電源噪聲去除部包括:
[0122]低通濾波器，被配置以將所述電源電壓濾波，并輸出所述濾波電源電壓；
[0123]分頻器，被配置以將所述時鐘分頻，并產生分頻時鐘；以及
[0124]更新器，被配置以對應于所述分頻時鐘而輸出具有特定脈沖時段的所述更新信號。
[0125]技術方案5.根據技術方案4所述的感測放大器驅動器件，其中，所述更新信號是在從所述分頻時鐘轉變到高電平的時間點開始的所述特定脈沖時段期間被使能到高電平的信號。
[0126]技術方案6.根據技術方案4所述的感測放大器驅動器件，
[0127]其中，所述低通濾波器根據頻率修整信號而修整所述濾波電源電壓的時變特性，以及
[0128]其中，所述分頻器根據所述頻率修整信號而修整所述分頻時鐘的時變特性。
[0129]技術方案7.根據技術方案3所述的感測放大器驅動器件，其中，在所述更新信號的使能時段期間，當所述濾波電源電壓比所述參考電壓高時，所述電壓比較部鎖存并輸出所述后過驅動控制信號為高電平。
[0130]技術方案8.根據技術方案2所述的感測放大器驅動器件，其中，所述后過驅動控制單元包括:
[0131]參考電壓發生部，被配置以根據所述電壓修整信號來修整所述電源電壓，并產生所述參考電壓；
[0132]分壓器，被配置以將所述電源電壓分壓，并輸出分電壓；
[0133]更新器，被配置以對應于時鐘而輸出具有特定脈沖時段的更新信號；
[0134]電壓比較部，被配置以在所述更新信號被使能時將所述參考電壓與所述分電壓相比較，并輸出控制信號；以及
[0135]低通濾波器，被配置以將所述控制信號濾波，并輸出所述后過驅動控制信號，其中，所述低通濾波器根據頻率修整信號而修整所述后過驅動控制信號的電平。
[0136]技術方案9.根據技術方案8所述的感測放大器驅動器件，其中，所述更新信號是在從所述時鐘轉變到高電平的時間點開始的所述特定脈沖時段期間被使能到高電平的信號。
[0137]技術方案10.根據技術方案8所述的感測放大器驅動器件，
[0138]其中，所述低通濾波器通過累加N個時鐘循環期間所述控制信號的邏輯態“ I ”的數目而控制所述后過驅動控制信號的邏輯態，
[0139]其中，N是大于O的整數。
[0140]技術方案11.根據技術方案10所述的感測放大器驅動器件，
[0141 ] 其中，當所述控制信號的邏輯態“ I ”的數目大于N/2時，所述低通濾波器將后過驅動控制信號輸出為高電平，
[0142]其中，N/2是將時鐘循環的數目除以2后的值，以及
[0143]其中，當所述控制信號的邏輯態“ I ”的數目小于或等于N/2時，所述低通濾波器將所述后過驅動控制信號輸出為低電平。
[0144]技術方案12.根據技術方案2所述的感測放大器驅動器件，其中，當所述后過驅動控制信號的反相信號與所述驅動信號中的至少任意一個是低電平時，所述組合單元將所述上拉驅動信號輸出為低電平。
[0145]技術方案13.根據技術方案I所述的感測放大器驅動器件，其中，所述后過驅動電壓具有比所述電源電壓高的電平。
[0146]技術方案14.根據技術方案I所述的感測放大器驅動器件，
[0147]其中，所述感測放大器驅動塊包括由所述上拉驅動信號驅動的上拉驅動單元，以及將所述后過驅動電壓供應給所述上拉電源線，以及
[0148]其中，當所述電源電壓的電平高于所述參考電壓時，禁止所述上拉驅動信號，且中斷所述后過驅動電壓的供應。
[0149]技術方案15.根據技術方案I所述的感測放大器驅動器件，其中，所述感測放大器驅動塊還包括:
[0150]預充電驅動單元，被配置以預充電所述感測放大器的所述上拉電源線和下拉電源線；
[0151]第一上拉驅動單元，被配置以在過驅動時段期間對應于第一上拉驅動信號而將所述電源電壓供應給所述上拉電源線；
[0152]第二上拉驅動單元，被配置以在正常操作時段期間對應于第二上拉驅動信號而將內核電壓供應給所述上拉電源線；以及
[0153]下拉驅動單元，被配置以對應于下拉驅動信號而將地電壓供應給所述下拉電源線。
[0154]技術方案16.根據技術方案2所述的感測放大器驅動器件，其中，所述驅動信號發生塊還包括:
[0155]電源驅動信號發生單元，被配置以產生用于控制正常操作的另一個上拉驅動信號;
[0156]后過驅動驅動信號發生單元，被配置以產生用于控制所述后過驅動操作的驅動信號；以及
[0157]驅動信號發生單元，被配置以產生用于控制所述正常操作的下拉驅動信號。
[0158]技術方案17.—種半導體器件，包括:
[0159]感測放大器，被配置以根據施加到上拉電源線和下拉電源線的電壓來感測和放大數據；以及
[0160]感測放大器驅動器件，被配置以:將由電壓修整信號設定的參考電壓與電源電壓的電平相比較，產生用于控制是否執行后過驅動操作的上拉驅動信號，以及對應于所述上拉驅動信號而在后過驅動操作時段期間選擇性地將后過驅動電壓供應給所述上拉電源線。
[0161]技術方案18.根據技術方案17所述的半導體器件，其中，在所述感測放大器驅動器件中，當所述電源電壓的電平高于所述參考電壓時，禁止所述上拉驅動信號，且中斷所述后過驅動電壓的供應。
[0162]技術方案19.根據技術方案18所述的半導體器件，其中，所述感測放大器驅動器件包括:
[0163]參考電壓發生部，被配置以根據所述電壓修整信號來修整所述電源電壓，并產生所述參考電壓；
[0164]低通濾波器，被配置以將所述電源電壓濾波，并輸出濾波電源電壓；
[0165]分頻器，被配置以將時鐘分頻，并產生分頻時鐘；
[0166]更新器，被配置以對應于所述分頻時鐘而輸出具有特定脈沖時段的更新信號；以及
[0167]電壓比較部，被配置以當所述更新信號被使能時將所述參考電壓與所述濾波電源電壓相比較，并輸出用于控制所述上拉驅動信號的后過驅動控制信號。
[0168]技術方案20.根據技術方案18所述的半導體器件，其中，所述感測放大器驅動器件包括:
[0169]參考電壓發生部，被配置以根據所述電壓修整信號來修整所述電源電壓，并產生所述參考電壓；
[0170]分壓器，被配置以將所述電源電壓分壓，并輸出分電壓；
[0171]更新器，被配置以對應于時鐘而輸出具有特定脈沖時段的更新信號；
[0172]電壓比較部，被配置以在所述更新信號被使能時將所述參考電壓與所述分電壓相比較，并輸出控制信號；以及
[0173]低通濾波器，被配置以將所述控制信號濾波，并輸出用于控制所述上拉驅動信號的后過驅動控制信號。
【主權項】
1.一種感測放大器驅動器件，包括:感測放大器驅動塊，被配置以對應于上拉驅動信號而在后過驅動操作時段期間將后過 驅動電壓供應給耦接到感測放大器的上拉電源線，所述后過驅動電壓被供應給所述感測放 大器；以及驅動信號發生塊，被配置以將由電壓修整信號設定的參考電壓與電源電壓的電平相比 較，并產生用于控制是否執行后過驅動操作的所述上拉驅動信號。2.根據權利要求1所述的感測放大器驅動器件，其中，所述驅動信號發生塊包括: 后過驅動驅動信號發生單元，被配置以產生用于控制所述后過驅動操作的驅動信號； 后過驅動控制單元，被配置以將所述電源電壓的電平與所述參考電壓相比較，并產生用于控制是否執行所述后過驅動操作的后過驅動控制信號；以及組合單元，被配置以組合所述驅動信號和所述后過驅動控制信號，并輸出所述上拉驅 動信號。3.根據權利要求2所述的感測放大器驅動器件，其中，所述后過驅動控制單元包括:參考電壓發生部，被配置以根據所述電壓修整信號而修整所述電源電壓，并產生所述參考電壓；電源噪聲去除部，被配置以通過將所述電源電壓濾波而產生濾波電源電壓，并對應于 時鐘而輸出用于更新所述后過驅動操作的更新信號；以及電壓比較部，被配置以在所述更新信號被使能時將所述參考電壓與所述濾波電源電壓 相比較，并輸出所述后過驅動控制信號。4.根據權利要求3所述的感測放大器驅動器件，其中，所述電源噪聲去除部包括:低通濾波器，被配置以將所述電源電壓濾波，并輸出所述濾波電源電壓；分頻器，被配置以將所述時鐘分頻，并產生分頻時鐘；以及更新器，被配置以對應于所述分頻時鐘而輸出具有特定脈沖時段的所述更新信號。5.根據權利要求4所述的感測放大器驅動器件，其中，所述更新信號是在從所述分頻 時鐘轉變到高電平的時間點開始的所述特定脈沖時段期間被使能到高電平的信號。6.根據權利要求4所述的感測放大器驅動器件，其中，所述低通濾波器根據頻率修整信號而修整所述濾波電源電壓的時變特性，以及 其中，所述分頻器根據所述頻率修整信號而修整所述分頻時鐘的時變特性。7.根據權利要求3所述的感測放大器驅動器件，其中，在所述更新信號的使能時段期 間，當所述濾波電源電壓比所述參考電壓高時，所述電壓比較部鎖存并輸出所述后過驅動 控制信號為高電平。8.根據權利要求2所述的感測放大器驅動器件，其中，所述后過驅動控制單元包括:參考電壓發生部，被配置以根據所述電壓修整信號來修整所述電源電壓，并產生所述參考電壓；分壓器，被配置以將所述電源電壓分壓，并輸出分電壓；更新器，被配置以對應于時鐘而輸出具有特定脈沖時段的更新信號；電壓比較部，被配置以在所述更新信號被使能時將所述參考電壓與所述分電壓相比 較，并輸出控制信號；以及低通濾波器，被配置以將所述控制信號濾波，并輸出所述后過驅動控制信號，其中，所述低通濾波器根據頻率修整信號而修整所述后過驅動控制信號的電平。9.根據權利要求8所述的感測放大器驅動器件，其中，所述更新信號是在從所述時鐘轉變到高電平的時間點開始的所述特定脈沖時段期間被使能到高電平的信號。10.一種半導體器件，包括: 感測放大器，被配置以根據施加到上拉電源線和下拉電源線的電壓來感測和放大數據；以及 感測放大器驅動器件，被配置以:將由電壓修整信號設定的參考電壓與電源電壓的電平相比較，產生用于控制是否執行后過驅動操作的上拉驅動信號，以及對應于所述上拉驅動信號而在后過驅動操作時段期間選擇性地將后過驅動電壓供應給所述上拉電源線。
【文檔編號】G11C11/4063GK106024053SQ201510446019
【公開日】2016年10月12日
【申請日】2015年7月27日
【發明人】宋浚踴, 孫鐘浩
【申請人】愛思開海力士有限公司