輸出狀態失敗信號的半導體存儲器件及其操作方法

輸出狀態失敗信號的半導體存儲器件及其操作方法
【專利摘要】在操作半導體存儲器件的方法中，接收編程命令，并通過施加編程脈沖到字線來執行編程操作以增大要被編程的存儲單元的閾值電壓。通過施加驗證電壓到字線來從選中存儲單元讀取頁數據，并基于頁數據來判定與編程通過相對應的存儲單元的數目是否大于確定數目。基于判定結果來輸出狀態失敗信號。
【專利說明】
輸出狀態失敗信號的半導體存儲器件及其操作方法[0001]相關申請的交叉引用[0002]本申請要求于2015年3月31日提交的申請號為10-2015-0045328的韓國專利申 請的優先權，其全部公開內容通過引用整體合并于此。
技術領域
[0003]本發明的實施例涉及一種電子器件，更具體地，涉及一種半導體存儲器件及其操作方法。【背景技術】
[0004]半導體存儲器件使用諸如硅(Si)、鍺(Ge)、砷化鎵(GaAs)或磷化銦(InP)的半導體。半導體存儲器件通常分類為易失性存儲器件和非易失性存儲器件。
[0005]在無恒定電源的情況下，易失性存儲器件不能夠保持其數據。易失性存儲器的示例包括靜態隨機存取存儲器(SRAM)、動態RAM (DRAM)和同步DRAM (SDRAM)等。即使在無恒定電源的情況下，非易失性存儲器件仍能夠保持其數據。非易失性存儲器的示例包括只讀存儲器(ROM)、可編程ROM (PR0M)、電可編程ROM (EPROM)、電可擦除可編程ROM (EEPR0M)、快閃存儲器、相變RAM (PRAM)、磁性RAM (MRAM)、電阻式RAM (RRAM)和鐵電RAM (FRAM)等。快閃存儲器通常分類為或非(N0R)型快閃存儲器和與非(NAND)型快閃存儲器。
【發明內容】

[0006]實施例提供一種具有改善的可靠性的半導體存儲器件以及包括其的存儲系統。
[0007]—個實施例包括一種操作半導體存儲器件的方法，該方法包括:接收編程命令； 通過施加編程脈沖到字線來執行編程操作以增大選中存儲單元之中要被編程的存儲單元的閾值電壓；通過施加驗證電壓到該字線來從選中存儲單元讀取頁數據；基于頁數據來第一次判定選中存儲單元之中與編程通過相對應的存儲單元的數目是否大于確定數目；以及基于第一判定結果來輸出狀態失敗信號。
[0008]當選中存儲單元之中與編程通過相對應的存儲單元的數目大于確定數目時，可以執行輸出狀態失敗信號。
[0009]該方法還可以包括:當與編程通過相對應的存儲單元的數目小于或等于確定數目時，再次執行編程操作。
[0010]該方法還可以包括:在再次執行編程操作之后，通過施加驗證電壓到該字線來從選中存儲單元讀取第二頁數據；基于第二頁數據來第二次判定與編程通過相對應的存儲單元的數目是否大于或等于臨界值；以及基于第二判定結果來輸出編程完成信號。
[0011]當基于第二頁數據而選中存儲單元之中與編程通過相對應的存儲單元的數目大于或等于臨界值時，可以執行輸出編程完成信號。
[0012]可以重復再次執行編程操作、讀取第二頁數據以及第二次判定，直到基于第二頁數據的與編程通過相對應的存儲單元的數目大于或等于臨界值。
[0013]確定數目可以小于臨界值。
[0014]第一次判定可以包括:基于頁數據來產生通過/失敗位，通過/失敗位表示選中存儲單元中的每個是否對應于編程通過。
[0015]第一次判定還可以包括:根據通過/失敗位之中具有第一邏輯值的數據位的數目是否大于確定數目來使能感測信號。
[0016]輸出狀態失敗信號可以包括:根據感測信號來輸出狀態失敗信號。
[0017]根據本發明的另一個方面，提供一種操作半導體存儲器件的方法，該方法包括:接收編程命令；通過施加編程脈沖到字線來執行編程操作以增大選中存儲單元之中要被編程的存儲單元的閾值電壓；通過施加驗證電壓到該字線來讀取選中存儲單元；判定選中存儲單元之中具有比驗證電壓高的閾值電壓的存儲單元的數目是否大于確定數目；以及基于判定結果來輸出狀態失敗信號。
[0018]根據本發明的一個方面，提供一種半導體存儲器件，該半導體存儲器件包括:多個存儲單元，連接到多個字線；以及外圍電路，適用于響應于編程命令而通過施加編程脈沖到多個字線之中的一個字線來對選中存儲單元執行編程操作，以及通過施加驗證電壓到該字線來從選中存儲單元讀取頁數據，其中，外圍電路基于頁數據來判定選中存儲單元之中與編程通過相對應的存儲單元的數目是否大于確定數目，并基于判定結果來輸出狀態失敗信號。
[0019]根據本發明，能夠提供具有改善的可靠性的半導體存儲器件及包括其的存儲系統。【附圖說明】
[0020]現在將在下文中參照附圖來更完整地描述實施例。然而，本發明可以以不同的形式來實施，而不應當被解釋為局限于本文中陳述的實施例。相反地，提供這些實施例使得本公開將徹底且完全，且這些實施例將把本發明的范圍完整地傳達給本領域技術人員。
[0021]在附圖中，可能為了清楚而夸大了尺寸。需要理解的是，當一個元件被稱作在兩個元件“之間”時，該元件可以僅為兩個元件之間的元件，或者也可以存在一個或更多個中間元件。自始至終相同的附圖標記都指代相同的元件。
[0022]圖1是圖示根據本發明的一個實施例的半導體存儲器件的框圖。
[0023]圖2是圖示圖1中的存儲單元陣列的框圖。
[0024]圖3是圖示具有最低有效位(LSB)和最高有效位(MSB)的存儲單元的閾值電壓分布的示圖。
[0025]圖4是圖示對根據本發明的一個實施例的半導體存儲器件編程的方法的流程圖。
[0026]圖5是圖示圖4中的步驟S150的流程圖。
[0027]圖6是圖示圖1中的頁緩沖器以及與其對應的輸出晶體管和第一控制晶體管的框圖。
[0028]圖7是圖示圖1中的檢測器的實施例的電路圖。
[0029]圖8是圖示包括圖1中的半導體存儲器件的存儲系統的框圖。
[0030]圖9是圖示圖8中的存儲系統的應用示例的框圖。
[0031]圖10是圖示包括參照圖9而描述的存儲系統的計算系統的框圖。
【具體實施方式】
[0032]在下面的【具體實施方式】中，已經僅示出了本發明的幾個實施例。如本領域技術人員將認識到的，在不脫離本發明的精神或范圍的情況下，可以以各種方法來修改描述的實施例。因此，附圖和描述將被認作本質上是說明性的而非限制性的。
[0033]在說明書中，當一個元件被稱作“連接”或“耦接”到另一個元件時，該元件可以直接連接或耦接到另一個元件或者可以以介于它們之間的一個或更多個中間元件來間接地連接或耦接到另一個元件。此外，當元件被稱作“包括”部件時，這表示可以存在又一個元件。
[0034]圖1是圖示根據本發明的一個實施例的半導體存儲器件50的框圖。圖2是圖示圖1中的存儲單元陣列100的框圖。
[0035]參見圖1，半導體存儲器件50可以包括存儲單元陣列100和外圍電路110。
[0036]存儲單元陣列100可以包括多個存儲塊BLKl到BLKz。多個存儲塊BLKl到BLKz可以通過行線RL來連接到地址解碼器120以及通過位線BLl到BLm來連接到讀寫電路140。多個存儲塊BLKl到BLKz中的每個可以包括多個存儲單元。在一個實施例中，多個存儲單元可以為非易失性存儲單元。
[0037]參見圖2，第一存儲塊BLKl到第z存儲塊BLKz可以共同地連接到第一位線BLl到第m位線BLm。在圖2中，為了方便，圖示了第一存儲塊BLKl中包括的元件，而省略了其他存儲塊BLK2到BLKz中的每個中包括的元件。將理解的是其他存儲塊BLK2到BLKz中的每個可以與第一存儲塊BLKl相同。
[0038]存儲塊BLKl可以包括多個單元串CS1_1到CSl_m。第一單元串CS1_1到第m單元串CSl_m可以分別連接到第一位線BLl到第m位線BLm。
[0039]多個第一單元串CS1_1到第m單元串CSl_m中的每個可以包括漏極選擇晶體管DST、串聯地連接的多個存儲單元MCl到MCn以及源極選擇晶體管SST。漏極選擇晶體管DST可以連接到漏極選擇線DSLl。第一存儲單元MCl到第η存儲單元MCn可以連接到第一字線WLl到第η字線WLn。源極選擇晶體管SST可以連接到源極選擇線SSLl。漏極選擇晶體管DST的漏極可以連接到對應的位線。第一單元串CS1_1到第m單元串CSl_m中的漏極選擇晶體管可以連接到第一位線BLl到第m位線BLm。源極選擇晶體管SST的源極可以連接到公共源極線CSL。在一個實施例中，公共源極線CSL可以共同地連接到第一存儲塊BLKl到第z存儲塊BLKz。
[0040]漏極選擇線DSLl、第一字線WLl到第η字線WLn以及源極選擇線SSLl可以被包括在圖1的行線RL中。可以通過地址解碼器120來控制漏極選擇線DSL1、第一字線WLl到第η字線WLn以及源極選擇線SSLl。可以通過控制邏輯160來控制公共源極線CSL。可以通過讀寫電路140來控制第一位線BLl到第m位線BLm。
[0041]重新參見圖1，外圍電路110可以包括地址解碼器120、電壓發生器130、讀寫電路140、數據輸入/輸出電路150、控制邏輯160和檢測器170。
[0042]地址解碼器120可以通過行線RL來連接到存儲單元陣列100。地址解碼器120可以響應于控制邏輯160的控制來操作。
[0043]地址解碼器120通過控制邏輯160來接收地址ADDR。可以以字線為單位來執行對半導體存儲器件50的編程。當執行編程時，地址ADDR可以包括塊地址和行地址。
[0044]地址解碼器120可以將接收到的地址ADDR中的塊地址解碼。地址解碼器120可以根據解碼的塊地址來選擇存儲塊BLK1到BLKz之中的一個存儲塊。
[0045]地址解碼器120可以將接收到的地址ADDR中的行地址解碼。地址解碼器120可以通過根據解碼的行地址而將從電壓發生器130接收到的電壓施加到行線RL來選擇選中存儲塊中的一個字線。在編程操作期間，地址解碼器120可以施加編程脈沖到選中字線，并施加比編程脈沖低的通過脈沖到未選字線。在編程驗證操作期間，地址解碼器120可以施加驗證電壓到選中字線，并施加比驗證電壓高的驗證通過電壓到未選字線。
[0046]在一個實施例中，地址解碼器120可以包括地址緩沖器、塊解碼器和行解碼器等。
[0047]電壓發生器130可以通過使用被供應到半導體存儲器件50的外部電源電壓來產生多個電壓。電壓發生器130可以響應于控制邏輯160的控制來操作。
[0048]在一個實施例中，電壓發生器130可以通過調節外部電源電壓來產生內部電源電壓。由電壓發生器130產生的內部電源電壓可以用作半導體存儲器件50的操作電壓。
[0049]在一個實施例中，電壓發生器130可以通過使用外部電源電壓和內部電源電壓來產生多個電壓。例如，電壓發生器130可以包括接收內部電源電壓的多個栗電容器。電壓發生器130可以響應于控制邏輯160的控制而通過選擇性地激活多個栗電容器來產生多個電壓。可以通過地址解碼器120來將產生的電壓施加到字線。在編程操作期間，電壓發生器130可以產生高電壓編程脈沖以及比編程脈沖低的通過脈沖。在編程驗證操作期間，電壓發生器130可以產生驗證電壓以及比驗證電壓高的驗證通過電壓。
[0050]讀寫電路140可以包括第一頁緩沖器PB1到第m頁緩沖器PBm。第一頁緩沖器PB1 到第m頁緩沖器PBm可以通過相應的第一位線BL1到第m位線BLm來連接到存儲單元陣列 100。第一頁緩沖器PB1到第m頁緩沖器PBm可以響應于控制邏輯160的控制來操作。[0051 ]第一頁緩沖器PB1到第m頁緩沖器PBm可以與數據輸入/輸出電路150通信數據。在編程操作期間，第一頁緩沖器PB1到第m頁緩沖器PBm可以通過數據輸入/輸出電路150 和數據線DL來接收要被儲存的數據DATA。當編程脈沖被施加到選中字線時，第一頁緩沖器PB1到第m頁緩沖器PBm可以通過位線BL1到BLm來將要被儲存的數據DATA傳送到選中存儲單元。連接到被施加了編程許可電壓(例如，接地電壓)的位線的存儲單元可以具有增大的閾值電壓。連接到被施加了編程禁止電壓(例如，電源電壓)的位線的存儲單元的閾值電壓可以被維持。在編程驗證操作期間，第一頁緩沖器PB1到第m頁緩沖器PBm可以通過位線BL1到BLm來從選中存儲單元讀取頁數據。
[0052]在一個實施例中，讀寫電路140可以包括列選擇電路。
[0053]數據輸入/輸出電路150可以通過數據線DL來連接到第一頁緩沖器PB1到第m 頁緩沖器PBm。數據輸入/輸出電路150可以響應于控制邏輯160的控制來操作。在編程操作期間，數據輸入/輸出電路150從外部控制器(未示出)接收要被儲存的數據DATA。
[0054]控制邏輯160可以連接到地址解碼器120、電壓發生器130、讀寫電路140、數據輸入/輸出電路150和檢測器170。控制邏輯160可以從外部控制器接收命令CMD和地址 ADD。控制邏輯160可以響應于命令CMD來控制地址解碼器120、電壓發生器130、讀寫電路 140、數據輸入/輸出電路150和檢測器170。控制邏輯160可以將地址ADDR傳送到地址解碼器120。
[0055]檢測器170可以連接到讀寫電路140和控制邏輯160。檢測器170可以響應于控制邏輯160的控制來操作。
[0056]根據本發明的實施例，當接收到表示編程的命令CMD(在下文中被稱作編程命令)時，外圍電路110可以對選中存儲單元執行一個或更多個編程操作。隨后，外圍電路110可以判定選中存儲單元之中與編程通過相對應的存儲單元的數目是否大于確定數目。根據判定結果，外圍電路110可以輸出狀態失敗信號SF而不以遞增步長脈沖程序(ISPP)方式來重新執行編程操作。
[0057]在執行一個或更多個編程操作之后，可以執行編程驗證操作。在編程驗證操作期間，從選中存儲單元讀取的頁數據可以被儲存在第一頁緩沖器PBl到第m頁緩沖器PBm中。第一頁緩沖器PBl到第m頁緩沖器PBm可以響應于控制邏輯160的控制來產生通過/失敗位，通過/失敗位表示頁數據的數據位是否與要被儲存的數據DATA的數據位相同。通過/失敗位表示選中存儲單元是否達到期望的電壓狀態。產生的通過/失敗位可以被傳送到檢測器170。
[0058]當通過/失敗位之中與編程通過相對應的數據位的數目大于確定數目時，檢測器170可以使能感測信號DS。當通過/失敗位之中與編程通過相對應的數據位的數目小于或等于確定數目時，檢測器170可以禁止感測信號DS。
[0059]當感測信號DS被使能時，控制邏輯160輸出狀態失敗信號SF而不再次執行編程操作。半導體存儲器件50可以終止與編程命令CMD相對應的編程操作。外部控制器可以基于狀態失敗信號SF而知道要被儲存的數據DATA未被儲存在半導體存儲器件50中。隨后，外部控制器可以控制半導體存儲器件50來將要被儲存的數據DATA編程在其他存儲單元中。
[0060]圖3是圖示具有最低有效位(LSB)和最高有效位(MSB)的存儲單元的閾值電壓分布的示圖。在圖3中，橫軸代表閾值電壓，而縱軸代表存儲單元的數目。
[0061]參見圖3，在編程操作之前選中存儲單元具有擦除狀態E。例如，與擦除狀態E相對應的電壓范圍可以低于接地電壓。在一個實施例中，可以定義為處于擦除狀態E中的存儲單元儲存邏輯值“I”。
[0062]在LSB編程操作期間，可以根據要被儲存的數據DATA來將處于擦除狀態E的存儲單兀編程為具有擦除狀態E或下編程狀態(LP)。
[0063]在編程操作期間，要被編程為下編程狀態LP的存儲單元的閾值電壓增大，然后在編程驗證操作期間，可以判定要被編程的存儲單元的閾值電壓是否高于第一驗證電壓Vvfl0在要被編程的存儲單元之中，具有比第一驗證電壓Vvfl高的閾值電壓的存儲單元對應于編程通過。在要被編程的存儲單元之中，具有低于或等于第一驗證電壓Vvfl的閾值電壓的存儲單元對應于編程失敗。如果存在與編程失敗相對應的存儲單元，則可以再次執行編程操作。可以重復編程操作和驗證操作直到不再有編程失敗的存儲單元。即，可以重復關于下編程狀態LP的編程操作和關于第一驗證電壓Vvfl的驗證操作，由此執行LSB編程操作。
[0064]在LSB編程操作期間，在每個存儲單元中可以儲存一個數據位，使得在選中存儲單元中可以儲存一個LSB頁LSBP。在一個實施例中，可以定義為處于擦除狀態E的存儲單元儲存邏輯值“1”，以及處于下編程狀態LP的存儲單元儲存邏輯值“O”。
[0065]在LSB編程操作之后，可以執行MSB編程操作。根據要被儲存的數據DATA，可以將處于擦除狀態E和下編程狀態LP的存儲單元編程為具有擦除狀態E以及第一上編程狀態 UP1到第三上編程狀態UP3。例如，可以將處于擦除狀態E的存儲單元編程為具有擦除狀態 E和第一上編程狀態UP1中的一個，以及可以將處于下編程狀態LP中的存儲單元編程為具有第二上編程狀態UP2和第三上編程狀態UP3中的一個。出于此目的，可以施加擦除狀態 E與下編程狀態LP之間的電壓到選中字線，使得可以讀取LSB頁LSBP中的數據，以及可以參照讀取的數據和要被儲存的數據DATA來執行MSB編程操作。可以重復執行編程操作以及使用第二驗證電壓Vrf2到第四驗證電壓Vrf4的驗證操作，由此執行MSB編程操作。
[0066]相應地，可以將MSB頁MSBP額外地儲存在選中存儲單元中。在每個存儲單元中可以儲存兩個數據位，使得可以在選中存儲單元中定義LSB頁LSBP和MSB頁MSBP。
[0067]在一個實施例中，擦除狀態E可以對應于數據“ 11”，第一上編程狀態UP1可以對應于數據“01”，第二上編程狀態UP2可以對應于數據“00”，以及第三上編程狀態UP3可以對應于數據“10”。即，擦除狀態E以及第一上編程狀態UP1到第三上編程狀態UP3中的最低有效位LSB可以分別被定義為“ 1”、“ 1”、“0”和“0”，以及擦除狀態E以及第一上編程狀態 UP1到第三上編程狀態UP3中的最高有效位MSB可以分別被定義為“ 1”、“0”、“0”和“ 1”。
[0068]假定在對存儲單元執行LSB編程操作之后，命令對同一存儲單元的LSB的編程操作。即，在LSB編程操作之后可以接收編程命令CMD、表示同一同存儲單元的LSB頁的地址 ADDR以及要被儲存的數據DATA。盡管選中存儲單元根據之前的LSB編程操作而已經具有擦除狀態E和下編程狀態LP，但半導體存儲器件50仍可以執行LSB編程操作。即，對同一存儲單元可以重復執行LSB編程。在這種情形下，已經被儲存在選中存儲單元中的LSB頁 LSBP的數據可能被破壞。當根據錯誤校正碼(其可以對讀取的數據執行)來讀取且解碼被重復LSB編程的選中存儲單元中的數據時，可以檢測對數據的破壞。因此，可以降低半導體存儲器件50的可靠性。
[0069]假定在對存儲單元執行MSB編程操作之后，命令對同一存儲單元的MSB編程操作。 即使選中存儲單元根據之前的MSB編程操作而已經具有擦除狀態E和第一上編程狀態UP1 到第三上編程狀態UP3，但半導體存儲器件50仍可以執行MSB編程操作。在這種情形下，已經儲存在選中存儲單元中的LSB頁LSBP和MSB頁MSBP可能被破壞。
[0070]圖4是圖示對根據本發明的一個實施例的半導體存儲器件50編程的方法的流程圖。
[0071]參見圖1和圖4,在步驟S110處，可以接收編程命令CMD。可以接收編程命令CMD、 表示選中存儲單元的地址ADDR以及要被儲存的數據DATA。要被儲存的數據DATA可以被儲存在第一頁緩沖器PB1到第m頁緩沖器PBm中。
[0072]在步驟S120處，可以執行編程操作。地址解碼器120可以施加編程脈沖到選中字線。第一頁緩沖器PB1到第m頁緩沖器PBm可以根據要被儲存的數據DATA來將第一位線 BL1到第m位線BLm中的每個偏置為編程許可電壓(例如，接地電壓)或編程禁止電壓(例如，電源電壓)。連接到被施加了編程許可電壓的位線的存儲單元的閾值電壓可以增大。連接到被施加了編程禁止電壓的位線的存儲單元的閾值電壓可以被維持。
[0073]在步驟S130處，可以執行一個或更多個編程驗證操作。地址解碼器120可以施加驗證電壓到選中字線。第一頁緩沖器PB1到第m頁緩沖器PBm可以從經由第一位線BL1到第m位線BLm而選中的存儲單元讀取頁數據。第一頁緩沖器PBl到第m頁緩沖器PBm可以檢測選中存儲單元的閾值電壓是否高于驗證電壓，并基于檢測結果來儲存頁數據。
[0074]每個頁緩沖器可以基于讀取的頁數據中的數據位來判定存儲單元是否具有期望的電壓狀態，并基于判定結果來產生通過/失敗位。通過/失敗位可以表示存儲單元對應于編程通過和編程失敗中的哪一個。
[0075]在LSB編程操作期間，第一頁緩沖器PBl到第m頁緩沖器PBm可以判定頁數據中的每位是否與要被儲存的數據DATA中的對應位相同，并基于判定結果來產生通過/失敗位。例如，當頁數據的第一位與要被儲存的數據DATA的對應位相同時，可以產生表示編程通過的通過/失敗位。當頁數據的第一位與要被儲存的數據DATA的對應位不同時，可以產生表示編程失敗的通過/失敗位。表示編程通過的通過/失敗位可以具有例如邏輯值“I”。表示編程失敗的通過/失敗位可以具有例如邏輯值“O”。
[0076]在MSB編程操作期間，要理解的是在步驟S130處可以執行多個編程驗證操作。可以通過使用第二驗證電壓Vvf2到第四驗證電壓Vvf4來對選中存儲單元執行驗證操作。每個頁緩沖器可以基于根據編程驗證操作而讀取的頁數據的數據位來判定存儲單元是否具有期望的電壓狀態，并基于判定結果來產生通過/失敗位。
[0077]在產生的通過/失敗位之中，表示編程通過的通過/失敗位的數目可以代表選中存儲單元之中與編程通過相對應的存儲單元的數目。
[0078]步驟S120和S130可以被包括在一個編程循環中。
[0079]在步驟S140處，可以判定當前執行的編程循環是否是第一編程循環。可以基于判定結果而執行步驟S150或S170。
[0080]在步驟S150處，可以判定與編程通過相對應的選中存儲單元的數目是否大于確定數目。
[0081]檢測器170可以從第一頁緩沖器PBl到第m頁緩沖器PBm接收通過/失敗位，并將通過/失敗位之中表示編程通過的數據位的數目與確定數目相比較。在一個實施例中，檢測器170可以對通過/失敗位之中的具有邏輯值“I”的數據位計數，并將計數值與確定數目相比較。作為另一個實施例，檢測器170可以包括模擬電路，將具有邏輯值“I”的數據位反映到比較阻抗，并將比較阻抗與對應于確定數目的阻抗相比較。
[0082]可以預先設置確定數目。在一個實施例中，可以將元信息儲存在存儲單元陣列100的特定區域中，以及可以在半導體存儲器件50的上電期間將元信息加載到控制邏輯160。可以根據加載的元信息來指定確定數目。
[0083]可以根據要被儲存的數據DATA的特性來改變確定數目。要被儲存的數據DATA可以是隨機數據，因此，假定為要被儲存的數據DATA之中的具有邏輯值“I”的數據位的數目類似于要被儲存的數據DATA之中的具有邏輯值“O”的數據位的數目。在這種情形下，當執行LSB編程操作時，要被維持在擦除狀態E的存儲單元的數目可以類似于要被編程為下編程狀態LP的存儲單元的數目。在初始的編程脈沖被施加之后，要被編程為下編程狀態LP的存儲單元中的大多數不具有充分增大的閾值電壓，因此可以對應于編程失敗。無論編程脈沖的施加如何，要被維持為擦除狀態E的存儲單元都可以對應于編程通過。這可以意為大約所有選中存儲單元中的一半對應于編程通過，而其他存儲單元對應于編程失敗。在這種情形下，確定數目可以被定義為選中存儲單元的數目的一半與特定預期的和。作為示例，當一個字線的編程數目(NOP)為4時，選中存儲單元的數目可以為連接到該一個字線的總的存儲單元的1/4,而確定數目可以被定義為連接到該一個字線的總的存儲單元的1/8與特定預期的和。作為另一個示例，當一個字線的編程數目(N0P)為1時，選中存儲單元的數目可以等于連接到該一個字線的總的存儲單元的數目，而確定數目可以被定義為連接到該一個字線的總的存儲單元的一半與特定預期的和。
[0084]還假定為擦除狀態E與第一上編程狀態UP1到第三上編程狀態UP3的存儲單元的數目是類似的。在MSB編程操作期間，在施加初始的編程脈沖之后，要被編程為第一上編程狀態UP1到第三上編程狀態UP3的存儲單元中的大多數不具有充分增大的閾值電壓，因此可以對應于編程失敗。無論編程脈沖的施加如何，要被維持為擦除狀態E的存儲單元都可以對應于編程通過。這可以意為與大約所有選中存儲單元的1/4相對應的存儲單元對應于編程通過，而其他存儲單元對應于編程失敗。在這種情形下，確定數目可以被定義為選中存儲單元的數目的1/4與特定預期的和。
[0085]當初始的編程操作之后與編程通過相對應的選中存儲單元的數目大于確定數目時，選中存儲單元可以已經被編程。當與編程通過相對應的選中存儲單元的數目大于確定數目時，可以執行步驟S160。當與編程通過相對應的選中存儲單元的數目小于或等于確定數目時，可以執行步驟S170。
[0086]在步驟S160處，可以輸出狀態失敗信號SF而不執行任何編程操作。
[0087]在步驟S170處，控制邏輯160可以設置電壓發生器130以增大編程脈沖的電平。 隨后，可以再次執行步驟S120。在再次執行步驟S120時，可以使用增大的編程脈沖來執行編程操作。
[0088]在步驟S180處，可以判定與編程通過相對應的選中存儲單元的數目是否大于或等于臨界值。檢測器170可以從第一頁緩沖器PB1到第m頁緩沖器PBm接收通過/失敗位， 并將通過/失敗位之中表示編程通過的數據位的數目與臨界值相比較。
[0089]臨界值可以大于確定數目。臨界值可以等于或類似于選中存儲單元的數目。假定為臨界值為選中存儲單元的數目。當與編程通過相對應的選中存儲單元的數目等于臨界值時，所有選中存儲單元都可以具有期望的電壓狀態。
[0090]在步驟S190處，當與編程通過相對應的選中存儲單元的數目小于臨界值時，控制邏輯160可以設置電壓發生器130以增大編程脈沖的電平。隨后，可以再次執行步驟S120。
[0091]在步驟S200處，當與編程通過相對應的選中存儲單元的數目大于或等于臨界值時，控制邏輯160可以輸出編程完成信號。
[0092]根據本發明的實施例，當接收到編程命令CMD時，可以判定在初始的編程操作之后與編程通過相對應的選中存儲單元的數目是否大于確定數目。根據判定結果，可以輸出狀態失敗信號SF而不執行任何后續的編程操作。因此，控制半導體存儲器件50的外部控制器(未示出)可以知道編程命令已經被重復地提供給選中頁。
[0093]圖5是圖示圖4中的步驟S150的實施例的流程圖。
[0094]參見圖5,在步驟S210處，可以判定具有第一邏輯值的通過/失敗位的數目是否大于確定數目。具有第一邏輯值的通過/失敗位的數目可以代表與編程通過相對應的選中存儲單元的數目。當具有第一邏輯值的通過/失敗位的數目大于確定數目時，可以執行步驟S220。當具有第一邏輯值的通過/失敗位的數目小于或等于確定數目時，可以執行步驟S230o
[0095]在步驟S220處，可以使能感測信號DS。控制邏輯160可以響應于使能的感測信號DS來輸出狀態失敗信號SF。在步驟S230處，可以禁止感測信號DS。當感測信號DS被禁止時，可以再次執行對選中存儲單元的編程。
[0096]圖6是圖示圖1中的頁緩沖器PBl到PBm中的任意一個頁緩沖器PBl以及與其相對應的第一輸出晶體管OTl和第一控制晶體管CTl的框圖。
[0097]參見圖6，第一頁緩沖器PBl可以包括預充電電路210、位線選擇晶體管ST、感測電路220和輸入/輸出電路230。
[0098]預充電電路210連接到第一位線BL1。在編程驗證操作期間，預充電電路210可以響應于控制邏輯160的控制來將預充電電壓Vprc傳送到第一位線BLl。在一個實施例中，預充電電路210可以包括響應于控制邏輯160的控制而操作的開關元件。
[0099]位線選擇晶體管ST可以連接在第一位線BLl與感測電路220之間。位線選擇晶體管ST可以響應于來自控制邏輯160的感測信號SES來將第一位線BLl與感測電路220彼此電連接。
[0100]感測電路220可以通過位線選擇晶體管ST來連接到第一位線BLl。感測電路220可以包括多個鎖存器LATl到LAT3和比較器221。當位線選擇晶體管ST在編程驗證操作期間導通時，感測電路220可以感測第一位線BLl的電壓或電流，并將對應的數據儲存在第一鎖存器LATl中。
[0101]第二鎖存器LAT2可以儲存表示對應的存儲單元根據編程而要具有的電壓狀態的數據位。第二鎖存器LAT2可以儲存要被儲存在對應的單元中的數據位(其在要被儲存的數據DATA中)ο
[0102]比較器221可以基于儲存在第一鎖存器LATl和第二鎖存器LAT2中的數據位來判定對應的存儲單元是否具有期望的電壓狀態，以及基于判定結果來產生通過/失敗位。例如，比較器221可以通過將儲存在第一鎖存器LATl中的數據位與儲存在第二鎖存器LAT2中的數據位相比較來產生通過/失敗位。產生的通過/失敗位可以被儲存在第三鎖存器LAT3 中。
[0103]輸入/輸出電路230可以連接到感測電路220。輸入/輸出電路230可以響應于控制邏輯160的控制來將第一鎖存器LATl中的數據輸出到數據線DL。
[0104]可以提供第一輸出晶體管OTl和第一控制晶體管CTl給第一頁緩沖器PB1。晶體管OTl和CTl可以串聯地連接在第一線LI與參考節點之間。第一輸出晶體管OTl的柵極可以連接到第三鎖存器LAT3中的第一鎖存器節點QMl。第一控制晶體管CTl的柵極可以連接到控制信號VS。可以從控制邏輯160提供控制信號VS。
[0105]第一晶體管OTl可以根據被鎖存到第一鎖存器節點QMl的數據來導通。例如，當邏輯值“ I ”被儲存在第一鎖存器節點QMl中時，第一輸出晶體管OTl可以導通。當控制信號VS被使能使得第一控制晶體管CTl導通時，第一線LI可以電連接到參考節點。即，當控制信號VS被使能時，第一線LI可以根據第一鎖存器節點QMl中的數據而電連接到參考節點。
[0106]與第一頁緩沖器PBl相似，輸出晶體管和控制晶體管可以被提供給第二頁緩沖器PB2到第m頁緩沖器PBm中的每個。輸出晶體管和控制晶體管可以組成反射器(reflector)。這將參考圖7來詳細描述。
[0107]圖7是圖示圖1中的檢測器170的實施例的電路圖。
[0108]參見圖1和圖7，檢測器170可以包括反射器310、電流鏡320和電流傳感器330。
[0109]反射器310可以包括第一輸出晶體管OTl到第m輸出晶體管OTm以及第一控制晶體管CTl到第m控制晶體管CTm。第一輸出晶體管OTl到第m輸出晶體管OTm可以連接到第一鎖存器節點QMl到第m鎖存器節點QMm。第一鎖存器節點QMl到第m鎖存器節點QMm可以分別對應于第一頁緩沖器PBl到第m頁緩沖器PBm中的第三鎖存器LAT3的節點。第一輸出晶體管OTl到第m輸出晶體管OTm可以分別根據儲存在第一鎖存器節點QMl到第m鎖存器節點QMm中的通過/失敗位來導通。
[0110]第一控制晶體管CTl到第m控制晶體管CTm的柵極可以連接到控制信號VS。當控制信號VS被使能時，第一控制晶體管CTl到第m控制晶體管CTm可以導通。
[0111]第一線LI可以通過反射器310來連接到參考節點。第一線LI可以通過電流鏡320來連接到電源電壓VCC。當控制信號VS被使能時，可以根據鎖存器節點QMl到QMm的通過/失敗位來確定反射器310的阻抗。當控制信號VS被使能時，可以根據反射器310的阻抗來確定流經第一線LI的感測電流SI。當控制信號VS被使能時，反射器310可以根據鎖存器節點QMl到QMm的通過/失敗位來提供感測電流SI。
[0112]電流鏡320可以包括第一 PMOS晶體管PTl和第二 PMOS晶體管PT2以及第一晶體管Tl和第二晶體管T2。第一 PMOS晶體管PTl可以連接在電源電壓VCC與第一節點NI之間。第一節點NI可以連接到第一線LI。第一 PMOS晶體管PTl的柵極可以連接到第二 PMOS晶體管PT2的柵極，且還連接到第一節點NI ( S卩，第一 PMOS晶體管PTl的漏極)。第二 PMOS晶體管PT2可以連接在電源電壓VCC與第二節點N2之間。第二 PMOS晶體管PT2的柵極可以連接到第一 PMOS晶體管PTl的柵極。
[0113]第一晶體管Tl和第二晶體管T2可以串聯地連接在第二節點N2與參考節點之間。第一晶體管Tl可以響應于控制信號VS而導通。第二晶體管T2可以響應于控制信號VCCl而導通。
[0114]根據以上描述的配置，感測電流SI可以被反射為反射電流RI。可以根據第一晶體管Tl和第二晶體管T2的阻抗值來確定第二節點N2的電壓。
[0115]可以通過感測反射電流RI的量來判定具有邏輯值“ I ”的通過/失敗位的數目是否小于確定數目。反射電流RI可以被傳送到電流傳感器330。電流傳感器330感測反射電流RI的量，由此產生感測信號DS。
[0116]圖8是圖示包括圖1中的半導體存儲器件50的存儲系統1000的框圖。
[0117]參見圖8，存儲系統1000可以包括半導體存儲器件50和控制器1200。
[0118]半導體存儲器件50可以如參照圖1而描述的來配置和操作。在下文中，將省略重復的描述。
[0119]控制器1200可以連接到主機Host和半導體存儲器件50。控制器1200可以響應于來自主機Host的請求來訪問半導體存儲器件50。例如，控制器1200可以控制半導體存儲器件50的讀取操作、寫入操作、擦除操作和后臺操作。控制器1200可以在半導體存儲器件50與主機Host之間提供接口。控制器1200可以驅動用于控制半導體存儲器件50的固件。
[0120]控制器1200可以包括隨機存取存儲器(RAM) 1210、處理單元1220、主機接口 1230、存儲器接口 1240和錯誤校正塊1250。
[0121]RAM 1210可以用作處理單元1220的操作存儲器、半導體存儲器件50與主機Host之間的高速緩沖存儲器以及半導體存儲器件50與主機Host之間的緩沖存儲器中的一種或更多種。
[0122]處理單元1220可以控制控制器1100的常規操作。
[0123]處理單元1220可以將從主機Host接收到的數據隨機化(randomize)。例如，處理單元1220可以通過使用隨機種子來將從主機Host接收到的數據隨機化。可以將被隨機化的數據作為要儲存的數據DATA提供給半導體存儲器件50以將其編程到存儲單元陣列100。
[0124]處理單元1220可以在讀取操作期間將從半導體存儲器件50接收到的數據去隨機化(de-randomize)。例如，處理單元1220可以通過使用去隨機種子來將從半導體存儲器件50接收到的數據去隨機化。可以將被去隨機化的數據輸出到主機Host。
[0125]在一個實施例中，處理單元1220可以通過驅動軟件或固件來執行隨機化操作和去隨機化操作。
[0126]主機接口 1230可以包括用于在主機Host與控制器1200之間交換數據的協議。在一個實施例中，控制器1200可以通過各種接口協議(諸如通用串行總線(USB)協議、多媒體卡(MMC)協議、外圍部件互連(PCI)協議、PC1-快速(PC1-E)協議、高級技術附件(ATA)協議、串行ATA協議、并行ATA協議、小型計算機小接口(SCSI)協議、增強型小盤接口(ESDI)協議、集成驅動電路(IDE)協議以及私人協議)中的一種或更多種來與主機通信。
[0127]存儲器接口 1240可以與半導體存儲器件50接口。例如，存儲器接口 1240可以包括與非接口或者或非接口。
[0128]錯誤校正塊1250可以通過使用錯誤校正碼來檢測并校正從半導體存儲器件50接收到的數據中的錯誤。
[0129]可以將控制器1200和半導體存儲器件50集成在一個半導體器件中。在一個實施例中，可以將控制器1200和半導體存儲器件50集成在一個半導體器件中以構成存儲卡。例如，可以將控制器1200和半導體存儲器件50集成在一個半導體器件中以構成存儲卡(諸如PC卡(個人計算機存儲卡國際協會，PCMCIA)、緊湊式快閃存儲(CF)卡、智能媒體卡(SM或SMC)、記憶棒、多媒體卡(MMC、RS-MMC或微型MMC)、SD卡(SD、迷你SD、微型SD或SDHC)或通用快閃儲存器(UFS))。
[0130]可以將控制器1200和半導體存儲器件50集成在一個半導體器件中以構成半導體驅動或固態驅動(SSD)。半導體驅動SSD可以包括被配置用來將數據儲存在半導體存儲器中的儲存設備。當存儲系統1000用作半導體驅動SSD時，連接到存儲系統1000的主機Host的操作速度能夠得到顯著地提升。
[0131]作為另一個示例，存儲系統1000可以被提供為電子設備(諸如計算機、超移動PC(UMPC)、工作站、網絡本、個人數字助手(PDA)、便攜式計算機、網絡板、無線電話、移動電話、智能電話、電子書、便攜式多媒體播放器(PMP)、便攜式游戲機、導航系統、黑匣子、數字相機、三維電視、數字錄音機、數字音頻播放器、數字圖像記錄儀、數字圖像播放器、數字錄像機、數字視頻播放器、能夠在無線環境中收發信息的設備、構成家庭網絡的各種電子設備中的一種、構成計算機網絡的各種電子設備中的一種、構成遠程信息處理網絡的各種電子設備中的一種、RFID設備或構成計算系統的各種組件中的一種)的各種部件中的一種。
[0132]在一個實施例中，可以以各種形式來封裝半導體存儲器件50或存儲系統1000。例如，可以以諸如層疊式封裝(PoP)、球柵陣列(BGA)、芯片級封裝(CSP)、塑料引線芯片載體(PLCC)、塑料雙列直插封裝(ΗΠΡ)、華夫包式裸片、晶片形式裸片、板上芯片(COB)、陶瓷雙列直插封裝(CERDIP)、塑料度量四扁平封裝(MQFP)、薄型四方扁平封裝(TQFP)^jWFB集成電路(SOIC)、收縮型小外形封裝(SSOP)、薄型小外形封裝(TSOP)、薄型四方扁平封裝(TQFP)、系統內封裝(SIP)、多芯片封裝(MCP)、晶片級制造封裝(WFP)和芯片級處理層疊封裝(WSP)的方式來封裝半導體存儲器件50或存儲系統1000。
[0133]圖9是圖示圖8中的存儲系統1000的應用示例2000的框圖。
[0134]參見圖9，存儲系統2000可以包括半導體存儲器件2100和控制器2200。半導體存儲器件2100可以包括多個半導體存儲芯片。多個半導體存儲芯片可以被劃分為多個組。
[0135]在圖9中，圖示為多個組通過第一通道CHl到第k通道CHk來與控制器2200通信。每個半導體存儲芯片可以與參照圖1而描述的半導體存儲器件50相似地配置和操作。
[0136]每個組可以通過一個公用通道來與控制器2200通信。控制器2200可以與參照圖8而描述的控制器1200類似地配置。控制器2200可以通過多個通道CHl到CHk來控制半導體存儲器件2100的多個存儲芯片。
[0137]在圖9中，已經圖示為多個半導體存儲芯片可以連接到一個通道。然而，將理解為可以修改存儲系統2000使得一個半導體存儲芯片可以連接到一個通道。
[0138]圖10是圖示包括參照圖9而描述的存儲系統2000的計算系統3000的框圖。
[0139]參見圖10，計算系統3000可以包括中央處理單元3100、隨機存取存儲器(RAM) 3200、用戶接口 3300、電源3400、系統總線3500和存儲系統2000。
[0140]存儲系統2000可以通過系統總線3500來電連接到中央處理單元3100、RAM 3200、用戶接口 3300和電源3400。通過用戶接口 3300而供應的數據或被中央處理單元3100處理過的數據可以被儲存在存儲系統2000中。
[0141]在圖10中，圖示為半導體存儲器件2100可以通過控制器2200來連接到系統總線3500。然而，半導體存儲器件2100可以直接連接到系統總線3500。在這種情形下，可以由中央處理單元3100和RAM 3200來執行控制器2200的功能。
[0142]在圖10中，圖示為可以提供參照圖9而描述的存儲系統2000。然而，可以用參照圖8而描述的存儲系統1000來替代存儲系統2000。在一個實施例中，計算系統3000可以包括參照圖8而描述的存儲系統1000和參照圖9而描述的存儲系統2000兩者。
[0143]根據本發明的實施例，能夠防止對選中存儲單元重復執行編程。因此，能夠提供具有改善的穩定性的半導體存儲器件。
[0144]在本文中已經公開了實施例，盡管使用了特定術語，但它們僅在一般意義和描述性的意義上使用和理解，而不用于限制本發明的范圍。在一些示例中，對于本領域技術人員將明顯的是在本申請的提交中，除非另外表明，否則關于特定實施例而描述的特征、特性和/或元件可以單獨使用或者結合關于其他實施例而描述的特征、特性和/或元件來使用。相應地，本領域技術人員將理解，在不脫離在所附權利要求書中陳述的本發明的精神和范圍的情況下，可以在形式上和細節上做出各種修改。
[0145]通過以上實施例可以看出，本申請提供了以下的技術方案。
[0146]技術方案1.一種操作半導體存儲器件的方法，所述方法包括:
[0147]接收編程命令；
[0148]通過施加編程脈沖到字線來執行編程操作以增大要被編程的存儲單元的閾值電壓；
[0149]通過施加驗證電壓到所述字線來從選中存儲單元讀取頁數據；
[0150]基于頁數據來第一次判定與編程通過相對應的存儲單元的數目是否大于確定數目；以及
[0151]基于第一判定結果來輸出狀態失敗信號。
[0152]技術方案2.如技術方案I所述的方法，其中，當與編程通過相對應的存儲單元的數目大于確定數目時，執行輸出狀態失敗信號。
[0153]技術方案3.如技術方案I所述的方法，還包括:當與編程通過相對應的存儲單元的數目小于或等于確定數目時，再次執行編程操作。
[0154]技術方案4.如技術方案3所述的方法，還包括:
[0155]在再次執行編程操作之后，通過施加驗證電壓到所述字線來從選中存儲單元讀取第二頁數據；
[0156]基于第二頁數據來第二次判定與編程通過相對應的存儲單元的數目是否大于或等于臨界值；以及
[0157]基于第二判定結果來輸出編程完成信號。
[0158]技術方案5.如技術方案4所述的方法，其中，當基于第二頁數據的與編程通過相對應的存儲單元的數目大于或等于臨界值時，執行輸出編程完成信號。
[0159]技術方案6.如技術方案4所述的方法，其中，重復再次執行編程操作、讀取第二頁數據以及第二次判定，直到基于第二頁數據的與編程通過相對應的存儲單元的數目大于或等于臨界值。
[0160]技術方案7.如技術方案4所述的方法，其中，確定數目小于臨界值。
[0161]技術方案8.如技術方案I所述的方法，其中，第一次判定包括:基于頁數據來產生通過/失敗位，所述通過/失敗位表示選中存儲單元中的每個是否對應于編程通過。
[0162]技術方案9.如技術方案8所述的方法，其中，第一次判定還包括:根據通過/失敗位之中具有第一邏輯值的數據位的數目是否大于確定數目來使能感測信號。
[0163]技術方案10.如技術方案9所述的方法，其中，輸出狀態失敗信號包括:根據感測信號來輸出狀態失敗信號。
[0164]技術方案11.一種操作半導體存儲器件的方法，所述方法包括:
[0165]接收編程命令；
[0166]通過施加編程脈沖到字線來執行編程操作以增大要被編程的存儲單元的閾值電壓；
[0167]通過施加驗證電壓到所述字線來讀取選中存儲單元；
[0168]判定具有比驗證電壓高的閾值電壓的存儲單元的數目是否大于確定數目；以及
[0169]基于判定結果來輸出狀態失敗信號。
[0170]技術方案12.如技術方案11所述的方法，其中，當具有比驗證電壓高的閾值電壓的存儲單元的數目大于確定數目時，執行輸出狀態失敗信號。
[0171]技術方案13.如技術方案11所述的方法，還包括:當具有比驗證電壓高的閾值電壓的存儲單元的數目小于或等于確定數目時，重復執行和讀取。
[0172]技術方案14.一種半導體存儲器件，包括:
[0173]多個存儲單元，連接到多個字線；以及
[0174]外圍電路，適用于響應于編程命令而通過施加編程脈沖到一個字線來對選中存儲單元執行編程操作，以及通過施加驗證電壓到所述字線來從選中存儲單元讀取頁數據，
[0175]其中，外圍電路基于頁數據來判定與編程通過相對應的存儲單元的數目是否大于確定數目，并基于判定結果來輸出狀態失敗信號。
[0176]技術方案15.如技術方案14所述的半導體存儲器件，其中，當與編程通過相對應的存儲單元的數目大于確定數目時，外圍電路輸出狀態失敗信號。
[0177]技術方案16.如技術方案14所述的半導體存儲器件，其中，當與編程通過相對應的存儲單元的數目小于或等于確定數目時，外圍電路還重復執行和讀取。
[0178]技術方案17.如技術方案14所述的半導體存儲器件，其中，外圍電路通過基于頁數據而產生的通過/失敗位來判定與編程通過相對應的存儲單元的數目是否大于確定數目，其中，通過/失敗位表示選中存儲單元中的每個是否對應于編程通過。
[0179]技術方案18.如技術方案17所述的半導體存儲器件，其中，外圍電路還包括:檢測器，適用于根據通過/失敗位之中具有第一邏輯值的數據位的數目是否大于確定數目來使能感測信號。
[0180]技術方案19.如技術方案18所述的半導體存儲器件，其中，外圍電路還包括:控制邏輯，適用于根據感測信號來輸出狀態失敗信號。
【主權項】
1.一種操作半導體存儲器件的方法，所述方法包括: 接收編程命令； 通過施加編程脈沖到字線來執行編程操作以增大要被編程的存儲單元的閾值電壓； 通過施加驗證電壓到所述字線來從選中存儲單元讀取頁數據； 基于頁數據來第一次判定與編程通過相對應的存儲單元的數目是否大于確定數目；以及 基于第一判定結果來輸出狀態失敗信號。2.如權利要求1所述的方法，其中，當與編程通過相對應的存儲單元的數目大于確定數目時，執行輸出狀態失敗信號。3.如權利要求1所述的方法，還包括:當與編程通過相對應的存儲單元的數目小于或等于確定數目時，再次執行編程操作。4.如權利要求3所述的方法，還包括: 在再次執行編程操作之后，通過施加驗證電壓到所述字線來從選中存儲單元讀取第二頁數據； 基于第二頁數據來第二次判定與編程通過相對應的存儲單元的數目是否大于或等于臨界值；以及 基于第二判定結果來輸出編程完成信號。5.如權利要求4所述的方法，其中，當基于第二頁數據的與編程通過相對應的存儲單元的數目大于或等于臨界值時，執行輸出編程完成信號。6.如權利要求4所述的方法，其中，重復再次執行編程操作、讀取第二頁數據以及第二次判定，直到基于第二頁數據的與編程通過相對應的存儲單元的數目大于或等于臨界值。7.如權利要求4所述的方法，其中，確定數目小于臨界值。8.如權利要求1所述的方法，其中，第一次判定包括:基于頁數據來產生通過/失敗位，所述通過/失敗位表示選中存儲單元中的每個是否對應于編程通過。9.一種操作半導體存儲器件的方法，所述方法包括: 接收編程命令； 通過施加編程脈沖到字線來執行編程操作以增大要被編程的存儲單元的閾值電壓； 通過施加驗證電壓到所述字線來讀取選中存儲單元； 判定具有比驗證電壓高的閾值電壓的存儲單元的數目是否大于確定數目；以及 基于判定結果來輸出狀態失敗信號。10.一種半導體存儲器件，包括: 多個存儲單元，連接到多個字線；以及 外圍電路，適用于響應于編程命令而通過施加編程脈沖到一個字線來對選中存儲單元執行編程操作，以及通過施加驗證電壓到所述字線來從選中存儲單元讀取頁數據， 其中，外圍電路基于頁數據來判定與編程通過相對應的存儲單元的數目是否大于確定數目，并基于判定結果來輸出狀態失敗信號。
【文檔編號】G11C7/22GK106024050SQ201510627038
【公開日】2016年10月12日
【申請日】2015年9月28日
【發明人】梁贊祐
【申請人】愛思開海力士有限公司