一種超低寫功耗的靜態(tài)隨機(jī)存儲器及其寫操作的控制方法
【專利摘要】本發(fā)明涉及一種超低寫功耗的靜態(tài)隨機(jī)存儲器及其寫操作的控制方法，通過將傳統(tǒng)的6管存儲單元的訪問管由NMOS晶體管改為PMOS晶體管，并將原來的NMOS下拉管源端所接的地端改為由寫字線反WWL_N控制的NMOS電流源的虛地端，將傳統(tǒng)的6管存儲單元改造成電壓型靈敏放大器；并在寫數(shù)據(jù)通路中加入靈敏放大器作為寫數(shù)據(jù)緩存。在寫操作時(shí)，本發(fā)明先將寫數(shù)據(jù)寫到靈敏放大器中緩存起來，再通過靈敏放大器的放大線對位線放電，并利用存儲單元自身的放大能力，只需要很小的位線電壓差，即可完成對存儲單元的寫操作，節(jié)省了寫操作所消耗的位線翻轉(zhuǎn)功耗。與傳統(tǒng)的位線全擺幅寫操作相比，單次寫操作所消耗的位線翻轉(zhuǎn)功耗下降了4.2倍。
【專利說明】
一種超低寫功耗的靜態(tài)隨機(jī)存儲器及其寫操作的控制方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及靜態(tài)隨機(jī)存儲器設(shè)計(jì)領(lǐng)域，特別涉及一種超低寫功耗的靜態(tài)隨機(jī)存儲器。
【背景技術(shù)】
[0002]靜態(tài)隨機(jī)存儲器作為集成電路中的重要的存儲元件，由于其高性能，高可靠性，低功耗等優(yōu)點(diǎn)被廣泛的應(yīng)用于高性能計(jì)算器系統(tǒng)(CPU)，片上系統(tǒng)(SOC)，手持設(shè)備等計(jì)算領(lǐng)域。根據(jù)國際半導(dǎo)體技術(shù)藍(lán)圖1TRS的估計(jì)，到2016年，嵌入式的靜態(tài)隨機(jī)存儲器面積占到整個(gè)計(jì)算器系統(tǒng)(CPU)，片上系統(tǒng)(SOC)面積的90%。其消耗的功耗占到片上整個(gè)計(jì)算器系統(tǒng)(CPU)，片上系統(tǒng)(SOC)的40 %，其中動態(tài)功耗占到大約14 %。對于靜態(tài)隨機(jī)存儲器的寫操作，通常位線需要全擺幅操作，相比于讀操作時(shí)位線只需要放電很小的電壓差，由靈敏放大器小電壓差放大至全擺幅而言，寫操作消耗的功耗更大。
[0003]如說明書附圖2，圖2為傳統(tǒng)的靜態(tài)隨機(jī)存儲器寫數(shù)據(jù)通路電路設(shè)計(jì)原理圖。該寫數(shù)據(jù)通路包括多個(gè)6管存儲單元，位線預(yù)充電與均衡器，寫驅(qū)動器。
[0004]多個(gè)6管存儲單元共用位線BL和位線反BL_N。假設(shè)位線BL和位線反BL_rO:的負(fù)載電容分別為CBL和CBL_N。
[0005]多個(gè)6管存儲單元通過位線BL和位線反BL_N連接位線預(yù)充電與均衡器，寫驅(qū)動器；
[0006]位線預(yù)充電、均衡器由2個(gè)預(yù)充電PMOS晶體管P0、P1和一個(gè)均衡PMOS晶體管P2組成。位線BL連接PO的漏端和P2的源端。位線反BL_N連接Pl的漏端和P2的漏端。位線預(yù)充電反信號PRE_N連接P0-P2的柵端。電源電壓VCC連接PO、PI的源端。
[0007]寫驅(qū)動器由反相器10，三態(tài)反相器11、12組成。寫驅(qū)動器的輸入連接寫數(shù)據(jù)D，輸出連接位線BL和位線反BL_N。
[0008]現(xiàn)結(jié)合圖3，傳統(tǒng)的靜態(tài)隨機(jī)存儲器寫數(shù)據(jù)通路的波形圖來說明該電路的工作原理。
[0009]在保持模式時(shí)，寫使能信號WE為低，寫驅(qū)動器關(guān)閉。位線預(yù)充電信號PRE_N為低，位線預(yù)充電、均衡器中3個(gè)PMOS晶體管都處于導(dǎo)通狀態(tài)，位線BL和位線反此__皮預(yù)充到電源電JiVCCo
[0010]所有的字線信號WL為低，因此所有的6管存儲單元的處于保持?jǐn)?shù)據(jù)狀態(tài)。
[0011 ]在寫操作時(shí)，首先，位線預(yù)充電反信號PRE_N拉高，位線預(yù)充電與均衡器中3個(gè)PMOS晶體管P0-P2關(guān)斷，位線BL和位線反BL_N浮空。然后，寫使能信號WE為高，寫驅(qū)動器打開，寫驅(qū)動器將寫數(shù)據(jù)D驅(qū)動至位線BL和位線反BL_N。位線BL和位線反BL_N中的其中一條保持在預(yù)充電電平VCC，另一條被從VCC放電到地VSS，這一過程由于不從電源VCC抽取電流，消耗的能量為O。然后，被選中的6管存儲單元字線WL拉高，寫驅(qū)動器通過驅(qū)動位線BL和位線反BL_N將選中的6管存儲單元中存儲的數(shù)據(jù)改寫。當(dāng)被選中的6管存儲單元中存儲的數(shù)據(jù)改寫完成時(shí)，字線WL拉低，被選中的6管存儲保持其被改寫的數(shù)據(jù)。然后寫使能信號拉低，寫驅(qū)動器關(guān)閉，位線BL和位線反BL_N浮空。然后，位線預(yù)充電反信號PRE_N拉低，位線預(yù)充電、均衡器中的3個(gè)PMOS晶體管導(dǎo)通，位線BL和位線反BL_N中之前為電源電壓VCC的一條位線保持在VCC，之前為地VSS的一條位線被充電至VCC。這一過程從電源VCC抽取電流，消耗的能量為CBL.VCC.VCC,BPCBL.VCC2。后綜上所述，對于每一次寫操作，包括寫操作時(shí)寫驅(qū)動器驅(qū)動位線BL和位線反BL_N，和寫操作完成時(shí)位線預(yù)充電、均衡器對位線BL和位線反BL_N的均衡和預(yù)充電操作，對每一對位線BL和位線反BL_N來說，其消耗的翻轉(zhuǎn)功耗為，寫操作時(shí)的消耗的能量加上位線預(yù)充電、均衡操作時(shí)消耗的能量，即0+CBL.VCC2，為CBL.VCC2。
【發(fā)明內(nèi)容】
[0012]為了降低寫操作消耗，本發(fā)明提供一種超低寫功耗的靜態(tài)隨機(jī)存儲器及其寫操作的控制方法。
[0013]本發(fā)明的技術(shù)解決方案如下:
[0014]本發(fā)明所提供的超低寫功耗的靜態(tài)隨機(jī)存儲器，包括控制電路與預(yù)譯碼器101、位線預(yù)充電與均衡器、寫驅(qū)動器102、字線譯碼器與驅(qū)動器103及存儲陣列105，所述存儲陣列105包括多行6管存儲單元，其特殊之處在于:
[0015]每個(gè)6管存儲單元的兩個(gè)訪問管為PMOS晶體管，每個(gè)6管存儲單元的兩個(gè)NMOS下拉管源端與由寫字線反WWL_N控制的NMOS電流源104的虛地端連接，每行6管存儲單元共享一個(gè)NMOS電流源104;
[0016]所述靜態(tài)隨機(jī)存儲器還包括靈敏放大器，所述寫驅(qū)動器102通過靈敏放大器和位線預(yù)充電與均衡器連接，所述靈敏放大器用于將寫數(shù)據(jù)寫入并緩存，再通過靈敏放大器對位線進(jìn)行放電，從而將全擺幅的寫數(shù)據(jù)轉(zhuǎn)換成位線上的小信號電壓差并傳送到被選中的6管存儲單元的存儲節(jié)點(diǎn)上。
[0017]上述靈敏放大器包括PMOS晶體管P3、PM0S晶體管P4、交叉耦合反相器、NMOS晶體管N30、輸出反相器13、輸出反相器14及靈敏放大器預(yù)充電與均衡器；
[0018]PMOS晶體管P3及PMOS晶體管P4的柵端接讀寫使能反RWE_N，所述PMOS晶體管P3的源端、漏端分別接位線BL和放大線SL，所述PMOS晶體管P4的源端、漏端分別接位線反1_~和放大線反SL_N;
[0019]所述交叉耦合反相器由下拉NMOS晶體管N31、下拉NMOS晶體管N32和上拉PMOS晶體管P31、上拉PMOS晶體管P32組成，其中下拉匪OS晶體管N31及下拉NMOS晶體管N32的源端接虛地，上拉PMOS晶體管P31、上拉PMOS晶體管P32的源端接電源電壓VCC，下拉NMOS晶體管N31的漏端及柵端分別對應(yīng)與上拉PMOS晶體管P31的漏端及柵端連接，下拉NMOS晶體管N32的漏端及柵端分別對應(yīng)與上拉PMOS晶體管P32的漏端及柵端連接，下拉匪OS晶體管N31的漏端與上拉PMOS晶體管P31的漏端之間具有數(shù)據(jù)節(jié)點(diǎn)C，下拉NMOS晶體管N31的柵端與上拉PMOS晶體管P31的柵端之間具有數(shù)據(jù)節(jié)點(diǎn)D，下拉NMOS晶體管N32的柵端與上拉PMOS晶體管P32的柵端之間具有數(shù)據(jù)節(jié)點(diǎn)C，下拉匪OS晶體管N32的漏端與上拉PMOS晶體管P32的漏端之間具有數(shù)據(jù)節(jié)點(diǎn)V，數(shù)據(jù)節(jié)點(diǎn)C與數(shù)據(jù)節(jié)點(diǎn)C'連接，數(shù)據(jù)節(jié)點(diǎn)D與數(shù)據(jù)節(jié)點(diǎn)D'連接；
[0020]所述數(shù)據(jù)節(jié)點(diǎn)C及輸出反相器13的輸入端與放大線SL_連接，輸出反相器13的輸出端接讀數(shù)據(jù)反Q_N;所述數(shù)據(jù)節(jié)點(diǎn)D'及輸出反相器14的輸入端與放大線反SL_N連接，所述輸出反相器14的輸出端接讀數(shù)據(jù)Q;
[0021]所述匪OS晶體管N30的柵端接靈敏放大器使能SAE，匪OS晶體管N30的源端接虛地Virtual_VSS<ff> ； NMOS晶體管N30的漏端接地；
[0022]所述靈敏放大器預(yù)充電與均衡器包括三個(gè)PMOS晶體管，三個(gè)PMOS晶體管的柵端共結(jié)點(diǎn)，其中兩個(gè)PMOS晶體管的源端連接電源VCC，漏端分別連接一條放大線；另外一個(gè)PMOS晶體管的漏端和源端連接在兩條放大線之間。
[0023]上述匪OS電流源104由NMOS晶體管NlO組成，NMOS晶體管NlO的漏端接一行6管存儲單元的虛地端，柵端接寫字線反WWL_N，，源端接地VSS。
[0024]上述控制電路與譯碼器101通過多條行預(yù)譯碼YPD和一條本地寫使能反信號LWEN連接字線譯碼器與驅(qū)動器103、通過位線預(yù)充電反BL_PRE_N與位線預(yù)充電及均衡器連接、通過讀寫使能反RE_N與靈敏放大器PMOS晶體管P3及靈敏放大器PMOS晶體管P4連接、通過靈敏放大器預(yù)充電反SA_PRE_rO^靈敏放大器預(yù)充電與均衡器的三個(gè)PMOS晶體管的柵端連接、通過靈敏放大器使能SAE與NMOS晶體管N30的柵端連接、通過寫使能WE連接寫驅(qū)動器102;所述字線譯碼器與驅(qū)動器103通過多條字線信號反乳_~與6管存儲單元的第一訪問PMOS晶體管及第二訪問PMOS晶體管的柵端連接，每條字線信號反WL_N對應(yīng)連接一個(gè)6管存儲單元;所述字線譯碼器與驅(qū)動器103還通過多條寫字線反信號WWL_r^i接多個(gè)NMOS電流源104;每條寫字線反信號WWL_N對應(yīng)連接一個(gè)NMOS電流源104。
[0025]基于權(quán)利要求上述的超低寫功耗的靜態(tài)隨機(jī)存儲器寫操作的控制方法，其特殊之處在于:
[0026]在保持模式時(shí)的控制方法是:
[0027]寫使能信號WE為低，寫驅(qū)動器關(guān)閉；
[0028]同時(shí)，線預(yù)充電信號BL_PRE_N為低，位線預(yù)充電、均衡器中3個(gè)PMOS晶體管都處于導(dǎo)通狀態(tài)，位線BL和位線反BL_N被預(yù)充到電源電壓VCC;
[0029]同時(shí)，所有的字線反WL_N為高，所有6管存儲單元中訪問PMOS晶體管關(guān)斷；
[0030]同時(shí)，所有的寫字線反WWL_N為高，所有的共享NMOS電流源打開，所有的虛地Virtual_VSS為低，因此所有的6管存儲單元的處于保持?jǐn)?shù)據(jù)狀態(tài)；
[0031 ]同時(shí)，讀寫使能反RWE_N為高，靈敏放大器輸入開關(guān)PMOS晶體管P3、P4關(guān)斷，位線BL、位線反BL_r#P放大線SL、放大線反SL_r^^隔離；
[0032]同時(shí)，靈敏放大器使能SAE為低，NMOS電流開關(guān)N30關(guān)斷；
[0033]同時(shí)，放大線SL/SL_r^充電反SA_PRE_N為低，靈敏放大器放大線預(yù)充電與均衡PMOS晶體管P5-P7導(dǎo)通，放大線SL、放大線反SL_r^^持在電源電壓VCC，同時(shí)虛地Virtual_VSS〈W>保持在VCC-Vtn，Vtn為靈敏放大器下拉NMOS晶體管N31、NM0S晶體管N32的閾值電壓；
[0034]寫數(shù)據(jù)時(shí)的控制方法是:
[0035]I)靈敏放大器放大線預(yù)充電反SA_PRE_N拉高，靈敏放大器放大線預(yù)充電與均衡的3個(gè)PMOS晶體管關(guān)斷，放大線SL和位線反SL_N浮空；
[0036]2)寫使能信號WE為高，寫驅(qū)動器打開，寫驅(qū)動器將寫數(shù)據(jù)D驅(qū)動至放大線SL和放大線反SL_N，放大線SL和放大線反SL_N中的其中一條保持在預(yù)充電電平VCC，另一條被從VCC放電到地VSS;
[0037]3)寫使能信號WE拉低，寫驅(qū)動器關(guān)閉；同時(shí)，靈敏放大器使能SAE為高，NMOS電流開關(guān)N30打開，虛地Virtual_VSS〈W>被拉到地VSS;由靈敏放大器下拉匪OS晶體管N31，上拉PMOS晶體管P31、上拉PMOS晶體管P31P32組成的交叉耦合反向形成正反饋，將有寫驅(qū)動器寫入的寫數(shù)據(jù)D保存在放大線SL和放大線反SL_N上；
[0038]4)被選中的6管存儲單元寫字線反WWL_N拉低，NMOS電流源關(guān)斷，虛地Virtual_VSS浮空；字線反WL_N拉低，兩個(gè)訪問PMOS晶體管打開，存儲單元數(shù)據(jù)BIT和BITB被位線BL和位線反BL_N?充到電源電壓VCC;
[0039]5)位線預(yù)充電反BL_PRE_N拉高，位線預(yù)充電與均衡器中3個(gè)PMOS晶體管關(guān)斷，位線BL和位線反BL_N浮空；
[0040]6)讀寫使能反RWE_N拉低，靈敏放大器輸入開關(guān)PMOS晶體管P3、PM0S晶體管P4打開，位線BL、位線反BL_P#P放大線SL、放大線反SL_N連通；
[0041 ]如果寫入的數(shù)據(jù)D為O，則靈敏放大器放大線SL為低，放大線反SL_N為高；由于PMOS晶體管P3、匪OS晶體管N31、匪OS晶體管N30導(dǎo)通，靈敏放大器通過放大線SL對位線BL放電；而另外一端，SL_N保持為VCC，而PMOS晶體管P4導(dǎo)通，所以位線反此_柯呆持在電源電壓VCC ；位線BL和位線反的電壓差會傳到存儲數(shù)據(jù)BIT和數(shù)據(jù)反BITB上；
[0042]當(dāng)位線BL和位線反BL_N的電壓差到達(dá)該靈敏放大器的失調(diào)電壓Voffset時(shí)，讀寫使能反RWE_N拉高，靈敏放大器輸入開關(guān)PMOS晶體管P3、PM0S晶體管P4關(guān)斷，位線BL、位線反BL__P放大線SL、放大線反SL_r^隔離；同時(shí)，被選中的6管存儲單元字線反WL_N拉高，被選中的6管存儲單元中訪問PMOS晶體管關(guān)斷；同時(shí)，被選中的存儲單元的寫字線反WWL_N拉高，NMOS電流源打開，虛地Virtual_VSS被拉到地;被選中的存儲單元中交叉親合的反相器通過正反饋，將數(shù)據(jù)BIT和數(shù)據(jù)反BITB之間的電壓差迅速放大到全擺幅；
[0043]如果寫入的數(shù)據(jù)D為I，則靈敏放大器放大線反SL_N為低，放大線SL為高；由于P4、N32、N30導(dǎo)通，靈敏放大器通過放大線反SL_N對位線BL_N放電；而另外一端，SL保持為VCC，而P3導(dǎo)通，所以位線BL保持在電源電壓VCC;位線BL和位線反BL_N間的電壓差會傳到存儲數(shù)據(jù)BIT和數(shù)據(jù)反BITB上；
[0044]當(dāng)位線BL和位線反BL_N的電壓差到達(dá)該靈敏放大器的失調(diào)電壓Voffset時(shí)，讀寫使能反RWE_N拉高，靈敏放大器輸入開關(guān)PMOS晶體管P3、PM0S晶體管P4關(guān)斷，位線BL、位線反BL__P放大線SL、放大線反SL_r^隔離；同時(shí)，被選中的6管存儲單元字線反WL_N拉高，被選中的6管存儲單元中訪問PMOS晶體管關(guān)斷；同時(shí)，被選中的存儲單元的寫字線反WWL_N拉高，NMOS電流源打開，虛地Virtual_VSS被拉到地。被選中的存儲單元中交叉親合的反相器通過正反饋，將數(shù)據(jù)BIT和數(shù)據(jù)反BITB之間的電壓差迅速放大到全擺幅；
[0045]7)當(dāng)寫操作結(jié)束時(shí)，靈敏放大器使能SAE拉低，匪OS電流開關(guān)N30關(guān)斷，同時(shí)，放大線SL/SL_N?充電反SA_PRE_N拉低，放大線SL/SL_N預(yù)充電與均衡PMOS晶體管P5-P7打開，將放大線SL和放大線反SL_r^g電至電源電壓VCC。
[0046]本發(fā)明與現(xiàn)有技術(shù)相比，優(yōu)點(diǎn)是:
[0047]本發(fā)明先將寫數(shù)據(jù)寫到靈敏放大器中緩存起來，再通過靈敏放大器的放大線對位線放電，并利用存儲單元自身的放大能力，只需要很小的位線電壓差，即可完成對存儲單元的寫操作，節(jié)省了寫操作所消耗的位線翻轉(zhuǎn)功耗。與傳統(tǒng)的位線全擺幅寫操作相比，單次寫操作所消耗的位線翻轉(zhuǎn)功耗下降了 4.2倍。
【附圖說明】
[0048]圖1為根據(jù)本發(fā)明實(shí)施的一個(gè)靜態(tài)隨機(jī)存儲器示意圖。
[0049]圖2為傳統(tǒng)的靜態(tài)隨機(jī)存儲器寫數(shù)據(jù)通路電路設(shè)計(jì)原理圖。
[0050]圖3為傳統(tǒng)的靜態(tài)隨機(jī)存儲器寫數(shù)據(jù)通路的波形圖。
[0051 ]圖4為本發(fā)明的靜態(tài)隨機(jī)存儲器寫數(shù)據(jù)通路電路設(shè)計(jì)原理圖。
[0052]圖5為本發(fā)明的靜態(tài)隨機(jī)存儲器寫數(shù)據(jù)通路的波形圖。
[0053]圖6為NMOS電流源及一行共用虛地的存儲單元設(shè)計(jì)原理圖。
【具體實(shí)施方式】
[0054]本發(fā)明通過將傳統(tǒng)的6管存儲單元的訪問管由匪OS晶體管改為PMOS晶體管，并將原來的匪OS下拉管源端所接的地端改為由寫字線反WWL_N控制的匪OS電流源的虛地端，將傳統(tǒng)的6管存儲單元改造成電壓型靈敏放大器;并在寫數(shù)據(jù)通路中加入靈敏放大器作為寫數(shù)據(jù)緩存。在寫操作時(shí)，先通過寫驅(qū)動器將寫數(shù)據(jù)寫入靈敏放大器中并緩存起來，再通過靈敏放大器對位線進(jìn)行放電，從而將全擺幅的寫數(shù)據(jù)轉(zhuǎn)換成位線上的小信號電壓差并傳送到被選中的6管存儲單元的存儲節(jié)點(diǎn)上，當(dāng)存儲節(jié)點(diǎn)的電壓差達(dá)到由6管存儲單元和NMOS電流源所組成的靈敏放大器的失調(diào)電壓時(shí)，寫字線反WWL_N有效，匪OS電流源開啟，將虛地端拉到地，6管存儲單元通過正反饋，將存儲節(jié)點(diǎn)上的小信號電壓差迅速放大至全擺幅，從而完成寫操作。
[0055]下面結(jié)合附圖對本發(fā)明的實(shí)施方式做進(jìn)一步描述。
[0056]圖1為根據(jù)本發(fā)明實(shí)施的一個(gè)靜態(tài)隨機(jī)存儲器示意圖。該靜態(tài)隨機(jī)存儲器包括控制電路與預(yù)譯碼器101，位線預(yù)充電與均衡、靈敏放大器、寫驅(qū)動器102，字線譯碼器與驅(qū)動器103，NM0S電流源104，存儲陣列105。
[0057]控制電路與譯碼器通過多條行預(yù)譯碼Yro和一條本地寫使能反信號LWEN連接字線譯碼器與驅(qū)動器103;控制電路與譯碼器還通過位線預(yù)充電反BL_PRE_N、讀寫使能反RWE_N、靈敏放大器預(yù)充電反SA_PRE_N、靈敏放大器使能SAE、寫使能WE連接位線預(yù)充電與均衡、靈敏放大器、寫驅(qū)動器102;
[0058]字線譯碼器與驅(qū)動器103通過多條字線信號反WL_N連接存儲陣列，字線譯碼器與驅(qū)動器103還通過多條寫字線反信號WWL_N連接NMOS電流源104;
[0059]NMOS電流源104通過多條虛地Virtual_VSS連接存儲陣列105;
[0060]存儲陣列105通過多條位線BL/BL_r^^接位線預(yù)充電與均衡、靈敏放大器、寫驅(qū)動器 102。
[0061]圖4所示為本發(fā)明的靜態(tài)隨機(jī)存儲器寫數(shù)據(jù)通路電路設(shè)計(jì)原理圖。該寫數(shù)據(jù)通路包括多個(gè)6管存儲單元和共享NMOS電流源，位線預(yù)充電與均衡器，靈敏放大器、寫驅(qū)動器。
[0062]每個(gè)6管存儲單元包括由第一下拉NMOS晶體管、第二下拉匪OS晶體管、第一上拉PMOS晶體管、第二上拉PMOS晶體管、第一訪問PMOS晶體管及第二訪問PMOS晶體管;第一下拉NMOS晶體管、第二下拉NMOS晶體管、第一上拉PMOS晶體管、第二上拉PMOS晶體管組成交叉耦合反相器，其中第一下拉NMOS晶體管及第二下拉NMOS晶體管的源端接虛地，第一上拉PMOS晶體管、第二上拉PMOS晶體管的源端接電源電壓VCC，第一下拉NMOS晶體管的漏端及柵端分別對應(yīng)與第一上拉PMOS晶體管的漏端及柵端連接，第二下拉NMOS晶體管的漏端及柵端分別對應(yīng)與第二上拉PMOS晶體管的漏端及柵端連接，第一下拉NMOS晶體管的漏端與第一上拉PMOS晶體管的漏端之間具有存儲節(jié)點(diǎn)A，第一下拉NMOS晶體管的柵端與第一上拉PMOS晶體管的柵端之間具有存儲節(jié)點(diǎn)B，第二下拉WOS晶體管的柵端與第二上拉PMOS晶體管的柵端之間具有存儲節(jié)點(diǎn)第二下拉NMOS晶體管的漏端與第二上拉PMOS晶體管的漏端之間具有存儲節(jié)點(diǎn)V，存儲節(jié)點(diǎn)A與存儲節(jié)點(diǎn)Y連接，存儲節(jié)點(diǎn)B與存儲節(jié)點(diǎn)V連接；
[0063]第一訪問PMOS晶體管及第二訪問PMOS晶體管的柵端接字線反信號，第一訪問PMOS晶體管及第二訪問PMOS晶體管的漏端分別對應(yīng)與位線及位線反信號連接;第一訪問PMOS晶體管的源端訪問存儲節(jié)點(diǎn)A，第二訪問PMOS晶體管的源端訪問存儲節(jié)點(diǎn)B。
[0064]共享NMOS電流源由匪OS晶體管NlO組成，NlO的漏端接一行6管存儲單元的虛地端，如圖6所示;柵端接寫字線反WWL_N，源端接地VSS。
[0065]多個(gè)6管存儲單元共用位線BL和位線反BL_N。假設(shè)位線BL和位線反BL_rO:的負(fù)載電容分別為CBL和CBL_N。
[0066]多個(gè)6管存儲單元通過位線BL和位線反BL_N連接位線預(yù)充電與均衡器，靈敏放大器；
[0067]位線預(yù)充電、均衡器由2個(gè)預(yù)充電PMOS晶體管P0、PM0S晶體管Pl和一個(gè)均衡PMOS晶體管P2組成。位線BL連接PMOS晶體管PO的漏端和PMOS晶體管P2的源端。位線反BL_N連接PMOS晶體管Pl的漏端和PMOS晶體管P2的漏端。位線預(yù)充電反信號BL_PRE_N連接3個(gè)PMOS晶體管的柵端。電源電壓VCC連接PMOS晶體管PO及PMOS晶體管Pl的源端。
[0068]靈敏放大器包括開關(guān)PMOS晶體管P3、PM0S晶體管P4，由兩個(gè)下拉匪OS晶體管N31、匪OS晶體管N32和兩個(gè)上拉PMOS晶體管P31、上拉PMOS晶體管P32組成的交叉耦合反相器，NMOS電流源N30，輸出反相器13、14，放大線SL/SL_N、預(yù)充電與均衡PMOS晶體管P5、PM0S晶體管P6及PMOS晶體管P7。
[0069]其中下拉NMOS晶體管N31、N32的源端接虛地Virtual_VSS〈W>。
[0070]寫驅(qū)動器由反相器10，三態(tài)反相器I1、I2組成。寫驅(qū)動器的輸入連接寫數(shù)據(jù)D，輸出接放大線SL和放大線反SL_N。
[0071]現(xiàn)結(jié)合圖5，傳統(tǒng)的靜態(tài)隨機(jī)存儲器寫數(shù)據(jù)通路的波形圖來說明該電路的工作原理。
[0072]在保持模式時(shí)，寫使能信號WE為低，寫驅(qū)動器關(guān)閉。位線預(yù)充電信號BL_PRE_N*低，位線預(yù)充電、均衡器中PMOS晶體管P0、PM0S晶體管Pl、PM0S晶體管P2都處于導(dǎo)通狀態(tài)，位線BL和位線反BL_N被預(yù)充到電源電壓VCC。
[0073]所有的字線反WL_N為高，所有6管存儲單元中訪問PMOS晶體管P13、PMOS晶體管P14，PM0S晶體管P23、PM0S晶體管P24等等關(guān)斷；所有的寫字線反WWL_N為高，所有的共享NMOS電流源N10、NM0S電流源N20等等打開，所有的虛地Virtual_VSS為低，因此所有的6管存儲單元的處于保持?jǐn)?shù)據(jù)狀態(tài)。
[0074]讀寫使能反RWE_N為高，靈敏放大器輸入開關(guān)PMOS晶體管P3、P4關(guān)斷，位線BL、位線反BL_r#P放大線SL、放大線反SL_r^^隔離。
[0075]靈敏放大器使能SAE為低，NMOS電流開關(guān)N30關(guān)斷。
[0076]放大線充電反SA_PRE_N為低，靈敏放大器放大線預(yù)充電與均衡PMOS晶體管P5、PM0S晶體管P6、PM0S晶體管P7導(dǎo)通，放大線SL、放大線反SL_r^^持在電源電壓VCC，同時(shí)虛地Virtual_VSS〈W>保持在VCC-Vtn，Vtn為靈敏放大器下拉NMOS晶體管N31、NM0S晶體管N32的閾值電壓。
[0077]在寫操作時(shí)，首先，靈敏放大器放大線預(yù)充電反SA_PRE_N拉高，靈敏放大器放大線預(yù)充電與均衡PMOS晶體管P5、PM0S晶體管P6、PM0S晶體管P7導(dǎo)關(guān)斷，放大線SL和位線反SL_N浮空。然后，寫使能信號WE為高，寫驅(qū)動器打開，寫驅(qū)動器將寫數(shù)據(jù)D驅(qū)動至放大線SL和放大線反SL_N。放大線SL和放大線反SL_N中的其中一條保持在預(yù)充電電平VCC，另一條被從VCC放電到地VSS。然后，寫使能信號WE拉低，寫驅(qū)動器關(guān)閉。同時(shí)，靈敏放大器使能SAE為高，NMOS電流開關(guān)N30打開，虛地Virtual_VSS〈W>被拉到地VSS。由靈敏放大器上拉NMOS晶體管N31、上拉PMOS晶體管P31、上拉PMOS晶體管P32組成的交叉耦合反向形成正反饋，將有寫驅(qū)動器寫入的寫數(shù)據(jù)D保存放大線SL和放大線反SL_rO:。然后，被選中的6管存儲單元寫字線反WWL_N拉低，NMOS電流源關(guān)斷，虛地Virtual_VSS浮空；字線反WL_N拉低，訪問PMOS晶體管打開，存儲單元數(shù)據(jù)BIT和BITB被位線BL和位線反BL_N?充到電源電壓VCC。接著，位線預(yù)充電反BL_PRE_N拉高，位線預(yù)充電與均衡器中3個(gè)PMOS晶體管關(guān)斷，位線BL和位線反此_~浮空。然后，讀寫使能反RWE_N拉低，靈敏放大器輸入開關(guān)PMOS晶體管P3、PM0S晶體管P4打開，位線BL、位線反此_~和放大線SL、放大線反SL_N連通。為方便描述，現(xiàn)假設(shè)寫入的數(shù)據(jù)D為0，則靈敏放大器放大線SL為低和放大線反SL_N為高。由于PMOS晶體管P3、下拉匪OS晶體管N31、匪OS晶體管N30導(dǎo)通，靈敏放大器通過放大線SL對位線BL放電；而另外一端，SL_N保持為VCC，而PMOS晶體管P4導(dǎo)通，所以位線反BL_N保持在電源電壓VCC。由于被選中的6管存儲單元中訪問PMOS晶體管處于導(dǎo)通狀態(tài)，位線BL和位線反BL_N間的電壓差會傳到存儲數(shù)據(jù)BIT和數(shù)據(jù)反BITB上。此時(shí)被選中的6管存儲單元和連接虛地的NMOS電流源組合起來相當(dāng)于一個(gè)靈敏放大器，當(dāng)位線BL和位線反BL_N的電壓差到達(dá)該靈敏放大器的失調(diào)電壓Voffset時(shí)，讀寫使能反RWE_N拉高，靈敏放大器輸入開關(guān)PMOS晶體管P3、PM0S晶體管P4關(guān)斷，位線BL、位線反BL_r#P放大線SL、放大線反SL_N被隔離。同時(shí)，被選中的6管存儲單元字線反WL_N拉高，被選中的6管存儲單元中訪問PMOS晶體管關(guān)斷；同時(shí)，被選中的存儲單元的寫字線反WWL_N拉高，NMOS電流源打開，虛地Virtual_VSS被拉到地。被選中的存儲單元中交叉耦合的反相器通過正反饋，將數(shù)據(jù)BIT和數(shù)據(jù)反BITB之間的電壓差迅速放大到全擺幅。在這一過程中，靈敏放大器通過放大線SL和放大線反SL_N對位線BL和位線BL_N放電，由于不從電源電壓VCC抽取電流，因此消耗掉能量為O。當(dāng)讀寫使能反RWE_N拉高后，位線預(yù)充電反BL_PRE_N拉低，位線預(yù)充電與均衡PMOS晶體管打開，將位線BL和位線反BL_r^g電到電源電壓VCC。當(dāng)寫操作結(jié)束時(shí)，靈敏放大器使能SAE拉低，NMOS電流開關(guān)N30關(guān)斷，同時(shí)，放大線SL/SL_N預(yù)充電反SA_PRE_N拉低，放大線SL/SL_N預(yù)充電與均衡PMOS晶體管打開，將放大線SL和放大線反SL_r^g電至電源電壓VCC。在這一過程中，位線BL被從VCC-Voffset充電到VCC，從電源電壓VCC抽取電流，消耗的能量為CBL.Voffset.VCC。后綜上所述，對于每一次寫操作，包括靈敏放大器通過放大線SL和放大線反SL_N對位線BL和位線反BL_N放電，和寫操作完成時(shí)位線預(yù)充電、均衡器對位線BL和位線反BL_N的均衡和預(yù)充電操作，對每一對位線BL和位線反BL_N來說，其消耗的翻轉(zhuǎn)功耗為，寫操作時(shí)的消耗的能量加上位線預(yù)充電、均衡操作時(shí)消耗的能量，即0+CBL.Voffset.VCC，為CBL.Voffset.VCC。在40納米邏輯工藝下，在室溫25°C和正常電壓VCC= 1.1V條件下，通過1000次的蒙特卡洛仿真，得到由6管存儲單元和匪OS電流源組成的靈敏放大器的失調(diào)電壓為0.26V。因此，本發(fā)明單次寫操作，所消耗的位線翻轉(zhuǎn)能量為0.26.CBL.VCC;與傳統(tǒng)技術(shù)的CBL.VCC2，其中電源電壓VCC= I.IV，即I.I.CBL.VCC相比，下降了4.2倍。
【主權(quán)項(xiàng)】
1.一種超低寫功耗的靜態(tài)隨機(jī)存儲器，包括控制電路與預(yù)譯碼器(101)、位線預(yù)充電與均衡器、寫驅(qū)動器(102)、字線譯碼器與驅(qū)動器(103)及存儲陣列(105)，所述存儲陣列(105)包括多行6管存儲單元，其特征在于: 每個(gè)6管存儲單元的兩個(gè)訪問管為PMOS晶體管，每個(gè)6管存儲單元的兩個(gè)NMOS下拉管源端與由寫字線反WWL_N控制的NMOS電流源(104)的虛地端連接，每行6管存儲單元共享一個(gè)NMOS 電流源(104); 所述靜態(tài)隨機(jī)存儲器還包括靈敏放大器，所述寫驅(qū)動器(102)通過靈敏放大器和位線預(yù)充電與均衡器連接，所述靈敏放大器用于將寫數(shù)據(jù)寫入并緩存，再通過靈敏放大器對位線進(jìn)行放電，從而將全擺幅的寫數(shù)據(jù)轉(zhuǎn)換成位線上的小信號電壓差并傳送到被選中的6管存儲單元的存儲節(jié)點(diǎn)上。2.根據(jù)權(quán)利要求1所述的超低寫功耗的靜態(tài)隨機(jī)存儲器，其特征在于: 所述靈敏放大器包括PMOS晶體管P3、PM0S晶體管P4、交叉耦合反相器、NMOS晶體管N30、輸出反相器13、輸出反相器14及靈敏放大器預(yù)充電與均衡器； PMOS晶體管P3及PMOS晶體管P4的柵端接讀寫使能反RWE_N，所述PMOS晶體管P3的源端、漏端分別接位線BL和放大線SL，所述PMOS晶體管P4的源端、漏端分別接位線反BL_N和放大線反SL_N; 所述交叉耦合反相器由下拉NMOS晶體管N31、下拉匪OS晶體管N32和上拉PMOS晶體管P31、上拉PMOS晶體管P32組成，其中下拉匪OS晶體管N31及下拉匪OS晶體管N32的源端接虛地，上拉PMOS晶體管P31、上拉PMOS晶體管P32的源端接電源電壓VCC，下拉匪OS晶體管N31的漏端及柵端分別對應(yīng)與上拉PMOS晶體管P31的漏端及柵端連接，下拉NMOS晶體管N32的漏端及柵端分別對應(yīng)與上拉PMOS晶體管P32的漏端及柵端連接，下拉NMOS晶體管N31的漏端與上拉PMOS晶體管P31的漏端之間具有數(shù)據(jù)節(jié)點(diǎn)C，下拉匪OS晶體管N31的柵端與上拉PMOS晶體管P31的柵端之間具有數(shù)據(jù)節(jié)點(diǎn)D，下拉NMOS晶體管N32的柵端與上拉PMOS晶體管P32的柵端之間具有數(shù)據(jù)節(jié)點(diǎn)C、下拉NMOS晶體管N32的漏端與上拉PMOS晶體管P32的漏端之間具有數(shù)據(jù)節(jié)點(diǎn)V，數(shù)據(jù)節(jié)點(diǎn)C與數(shù)據(jù)節(jié)點(diǎn)C'連接，數(shù)據(jù)節(jié)點(diǎn)D與數(shù)據(jù)節(jié)點(diǎn)D'連接； 所述數(shù)據(jù)節(jié)點(diǎn)C及輸出反相器13的輸入端與放大線SL_連接，輸出反相器13的輸出端接讀數(shù)據(jù)反9_1所述數(shù)據(jù)節(jié)點(diǎn)V及輸出反相器14的輸入端與放大線反SL_N連接，所述輸出反相器14的輸出端接讀數(shù)據(jù)Q; 所述NMOS晶體管N30的柵端接靈敏放大器使能SAE，NMOS晶體管N30的源端接虛地;NMOS晶體管N30的漏端接地； 所述靈敏放大器預(yù)充電與均衡器包括三個(gè)PMOS晶體管，三個(gè)PMOS晶體管的柵端共結(jié)點(diǎn)，其中兩個(gè)PMOS晶體管的源端連接電源VCC，漏端分別連接一條放大線；另外一個(gè)PMOS晶體管的漏端和源端連接在兩條放大線之間。3.根據(jù)權(quán)利要求1或2所述的超低寫功耗的靜態(tài)隨機(jī)存儲器，其特征在于: 所述NMOS電流源(104)由匪OS晶體管NlO組成，NMOS晶體管NlO的漏端接一行6管存儲單元的虛地端，柵端接寫字線反WWL_N，源端接地。4.根據(jù)權(quán)利要求3所述的超低寫功耗的靜態(tài)隨機(jī)存儲器，其特征在于: 所述控制電路與譯碼器(101)通過多條行預(yù)譯碼YPD和一條本地寫使能反信號LWEN連接字線譯碼器與驅(qū)動器(103)、通過位線預(yù)充電反BL_PRE_N與位線預(yù)充電及均衡器連接、通過讀寫使能反RE_N與靈敏放大器PMOS晶體管P3及靈敏放大器PMOS晶體管P4連接、通過靈敏放大器預(yù)充電反SA_PRE_rO^靈敏放大器預(yù)充電與均衡器的三個(gè)PMOS晶體管的柵端連接、通過靈敏放大器使能SAE與NMOS晶體管N30的柵端連接、通過寫使能WE連接寫驅(qū)動器(102);所述字線譯碼器與驅(qū)動器(103)通過多條字線信號反乳_~與6管存儲單元的第一訪問PMOS晶體管及第二訪問PMOS晶體管的柵端連接，每條字線信號反WL_N對應(yīng)連接一個(gè)6管存儲單元；所述字線譯碼器與驅(qū)動器(103)還通過多條寫字線反信號WWL_r^^接多個(gè)NMOS電流源(104)；每條寫字線反信號WWL_N對應(yīng)連接一個(gè)NMOS電流源(104)。5.基于權(quán)利要求4所述的超低寫功耗的靜態(tài)隨機(jī)存儲器寫操作的控制方法，其特征在于: 在保持模式時(shí)的控制方法是: 寫使能信號WE為低，寫驅(qū)動器關(guān)閉； 同時(shí)，線預(yù)充電信號BL_PRE_N為低，位線預(yù)充電、均衡器中3個(gè)PMOS晶體管都處于導(dǎo)通狀態(tài)，位線BL和位線反BL_N被預(yù)充到電源電壓VCC ； 同時(shí)，所有的字線反WL_N為高，所有6管存儲單元中訪問PMOS晶體管關(guān)斷； 同時(shí)，所有的寫字線反WWL_NS高，所有的共享匪OS電流源打開，所有的虛地為低，因此所有的6管存儲單元的處于保持?jǐn)?shù)據(jù)狀態(tài)； 同時(shí)，讀寫使能反RWE_N為高，靈敏放大器輸入開關(guān)PMOS晶體管P3、P4關(guān)斷，位線BL、位線反BL_r#P放大線SL、放大線反SL_N被隔離； 同時(shí)，靈敏放大器使能SAE為低，NMOS電流開關(guān)N30關(guān)斷； 同時(shí)，放大線SL/SL_N?充電反SA_PRE_N為低，靈敏放大器放大線預(yù)充電與均衡PMOS晶體管P5-P7導(dǎo)通，放大線SL、放大線反SL_r^^持在電源電壓VCC，同時(shí)虛地保持在VCC-Vtn，Vtn為靈敏放大器下拉NMOS晶體管N31、NMOS晶體管N32的閾值電壓； 寫數(shù)據(jù)時(shí)的控制方法是: 1)靈敏放大器放大線預(yù)充電反SA_PRE_N拉高，靈敏放大器放大線預(yù)充電與均衡的3個(gè)PMOS晶體管關(guān)斷，放大線SL和位線反SL_N浮空； 2)寫使能信號WE為高，寫驅(qū)動器打開，寫驅(qū)動器將寫數(shù)據(jù)D驅(qū)動至放大線SL和放大線反SL_N，放大線SL和放大線反SL_N中的其中一條保持在預(yù)充電電平VCC，另一條被從VCC放電到地VSS; 3)寫使能信號WE拉低，寫驅(qū)動器關(guān)閉；同時(shí)，靈敏放大器使能SAE為高，NMOS電流開關(guān)N30打開，虛地被拉到地VSS;由靈敏放大器下拉匪OS晶體管N31，上拉PMOS晶體管P31、上拉PMOS晶體管P31P32組成的交叉耦合反向形成正反饋，將有寫驅(qū)動器寫入的寫數(shù)據(jù)D保存在放大線SL和放大線反SL_rO:; 4)被選中的6管存儲單元寫字線反WWL_N拉低，NMOS電流源關(guān)斷，虛地浮空;字線反WL_N拉低，兩個(gè)訪問PMOS晶體管打開，存儲單元數(shù)據(jù)BIT和BITB被位線BL和位線反BL_N?充到電源電壓VCC; 5)位線預(yù)充電反BL_PRE_N拉高，位線預(yù)充電與均衡器中3個(gè)PMOS晶體管關(guān)斷，位線BL和位線反BL_N浮空； 6)讀寫使能反RWE_N拉低，靈敏放大器輸入開關(guān)PMOS晶體管P3、PM0S晶體管P4打開，位線BL、位線反BL_r#P放大線SL、放大線反SL_N連通； 如果寫入的數(shù)據(jù)D為O，則靈敏放大器放大線SL為低，放大線反SL_N為高；由于PMOS晶體管P3、匪OS晶體管N31、NM0S晶體管N30導(dǎo)通，靈敏放大器通過放大線SL對位線BL放電；而另外一端，SL_N保持為VCC，而PMOS晶體管P4導(dǎo)通，所以位線反此_糾呆持在電源電壓VCC;位線BL和位線反的電壓差會傳到存儲數(shù)據(jù)BIT和數(shù)據(jù)反BITB上； 當(dāng)位線BL和位線反BL_N的電壓差到達(dá)該靈敏放大器的失調(diào)電壓Voff set時(shí)，讀寫使能反RWE_N拉高，靈敏放大器輸入開關(guān)PMOS晶體管P3、PM0S晶體管P4關(guān)斷，位線BL、位線反BL_N和放大線SL、放大線反SL_r^^隔離；同時(shí)，被選中的6管存儲單元字線反WL_N拉高，被選中的6管存儲單元中訪問PMOS晶體管關(guān)斷；同時(shí)，被選中的存儲單元的寫字線反WWL_N拉高，NMOS電流源打開，虛地被拉到地;被選中的存儲單元中交叉耦合的反相器通過正反饋，將數(shù)據(jù)BIT和數(shù)據(jù)反BITB之間的電壓差迅速放大到全擺幅； 如果寫入的數(shù)據(jù)D為I，則靈敏放大器放大線反SL_N為低，放大線SL為高；由于P4、N32、N30導(dǎo)通，靈敏放大器通過放大線反SL_N對位線BL_N放電；而另外一端，SL保持為VCC，而P3導(dǎo)通，所以位線BL保持在電源電壓VCC;位線BL和位線反BL_N間的電壓差會傳到存儲數(shù)據(jù)BIT和數(shù)據(jù)反BITB上； 當(dāng)位線BL和位線反BL_N的電壓差到達(dá)該靈敏放大器的失調(diào)電壓Voff set時(shí)，讀寫使能反RWE_N拉高，靈敏放大器輸入開關(guān)PMOS晶體管P3、PM0S晶體管P4關(guān)斷，位線BL、位線反BL_N和放大線SL、放大線反SL_r^^隔離；同時(shí)，被選中的6管存儲單元字線反WL_N拉高，被選中的6管存儲單元中訪問PMOS晶體管關(guān)斷；同時(shí)，被選中的存儲單元的寫字線反WWL_N拉高，NMOS電流源打開，虛地被拉到地;被選中的存儲單元中交叉耦合的反相器通過正反饋，將數(shù)據(jù)BIT和數(shù)據(jù)反BITB之間的電壓差迅速放大到全擺幅； 7)當(dāng)寫操作結(jié)束時(shí)，靈敏放大器使能SAE拉低，匪OS電流開關(guān)N30關(guān)斷，同時(shí)，放大線SL/SL_N?充電反SA_PRE_N拉低，放大線SL/SL_N預(yù)充電與均衡PMOS晶體管P5-P7打開，將放大線SL和放大線反SL_r^g電至電源電壓VCC。
【文檔編號】G11C11/419GK105976859SQ201610340529
【公開日】2016年9月28日
【申請日】2016年5月20日
【發(fā)明人】熊保玉, 拜福君
【申請人】西安紫光國芯半導(dǎo)體有限公司