減輕交叉點存儲器中的讀取干擾的制作方法

減輕交叉點存儲器中的讀取干擾的制作方法
【專利摘要】本公開涉及減輕交叉點存儲器中的讀取干擾。設備可包括配置成選擇用于存儲器訪問操作的目標存儲器單元的存儲器控制器。存儲器控制器包括配置成確定在感測間隔期間是否發生驟回事件的感測模塊；和配置成如果檢測到驟回事件，則將邏輯1回寫到存儲器單元的回寫模塊。
【專利說明】
減輕交叉點存儲器中的讀取干擾
技術領域
[0001 ]本公開涉及減輕讀取干擾交叉點存儲器陣列。
【背景技術】
[0002]相變存儲器是一般使用硫化合物材料用于存儲器元件的存儲器裝置。存儲器元件是實際上存儲信息的單位。在操作中，相變存儲器通過在非結晶與結晶相之間改變存儲器元件的相，在存儲器元件上存儲信息。硫化合物材料可展示結晶或非結晶相，展示低或高導電性。通常，非結晶相具有低導電性(高阻抗)，并且與復位狀態(邏輯O)關聯，并且結晶相具有高導電性(低阻抗)，并且與設置狀態(邏輯I)關聯。存儲器元件可包括在存儲器單元中，存儲器單元也包括選擇器，即，耦合到存儲器元件的選擇裝置。選擇裝置配置成促進將多個存儲器元件組合成陣列。
[0003]相變存儲器元件可布置在包括以格網布置的行地址線和列地址線的交叉點存儲器陣列中。行地址線和列地址線分別稱為字線(WL)和比特線(BL)，以格網的形式交叉，并且每個存儲器單元耦合到WL與BL之間，其中，WL和BL交叉(S卩，交叉點)。應注意的是，行和列是為便于用于提供在交叉點存儲器中WL和BL布置的定性描述的術語。
[0004]在編程操作期間，通過應用第一偏置電壓到WL和第二偏置電壓到BL，導致跨存儲器單元產生可促使電流在存儲器元件中流動的差分偏置電壓，可改變存儲器元件的相。可跨存儲器單元保持差分偏置電壓第一時間期來足以促使存儲器元件“驟回(snap back)”，并且隨后保持第二時間期以將存儲器元件從非結晶狀態轉變到結晶狀態或者從結晶狀態轉變到非結晶狀態。驟回是復合存儲器元件的屬性，它導致導電性中的突然改變和跨存儲器元件的電壓中的關聯的突然改變。
[0005]在讀取操作中，在時間間隔內通過應用第一偏置電壓到WL和第二偏置電壓到BL，選擇目標存儲器單元，而WL和BL在目標存儲器單元交叉。跨存儲器元件的結果差分偏置電壓配置成大于用于存儲器元件的最大設置電壓且小于其最小復位電壓。作為響應，視存儲器元件是在結晶狀態(設置)還是非結晶狀態(復位)而定，目標存儲器元件可以驟回或可以不驟回。耦合到存儲器元件的感測電路(包括感測節點)配置成在感測時間間隔中檢測驟回的存在或不存在。驟回的存在因而可被理解為邏輯I，并且驟回的不存在被理解為邏輯O。
【附圖說明】
[0006]從下面與所述主題一致的實施例的詳細描述中，所要求保護的主題的特征和優點將是顯而易見的，描述應參照附圖理解，其中:
圖1示出與本公開的若干實施例一致的系統框圖；
圖2示出與本公開的一個實施例一致的交叉點存儲器系統的部分；
圖3是示出在設置狀態中存儲器單元的存儲器單元電流分布的比較的圖形；以及圖4示出與本公開的各種實施例一致，用于減輕讀取干擾的操作的流程圖。
[0007]雖然以下【具體實施方式】將通過對說明性實施例作出參照而繼續，但其許多備選、修改和變化將對本領域技術人員顯而易見。
【具體實施方式】
[0008]在設置狀態中的存儲器元件的讀取操作期間，驟回可導致“讀取干擾”，即，存儲器元件從設置狀態到復位狀態的弱編程。與驟回關聯的電壓中的突然改變和與存儲器電路(例如，電極、比特線、字線等)關聯的有效電容組合，導致帶有與有效電容有關的衰變速率(即，RC時間常數)的電流峰。隨后，電流可導致存儲器元件的發熱和弱編程。通過例如在感測間隔期間解除目標WL與電壓源的耦合而降低存儲器元件的有效電容，可降低此類讀取干擾。然而，隨著存儲器元件陣列大小不斷縮放，有效電容可由于片大小的增大而增大，以保持陣列效率和/或降低的與縮放關聯的單元間距。
[0009]感測容限也與有效電容有關。感測節點可在感應間隔期間耦合到目標存儲器單元。在感應節點檢測到的感測信號(S卩，電壓和/或電流)因而可與存儲器單元的狀態有關。例如，在感測間隔開始時，跨存儲器單元的電壓可對應于應用到存儲器單元以用于讀取操作的差分偏置電壓。對于在復位狀態的存儲器單元，此電壓可在感測間隔上保持不變，并且在感測節點檢測到的信號也可保持不變。對于在設置狀態的存儲器單元，存儲器單元可在感測間隔期間驟回，導致在電流流過存儲器單元時跨存儲器單元的電壓相對急劇的改變。跨存儲器單元的差分電壓隨后可減小，并且電壓的此改變可在感測節點檢測到。因此，電壓的改變對應于驟回事件(存儲器單元狀態:設置)，并且電壓改變的不存在對應于驟回事件的不存在(存儲器單元狀態:復位)。感測容限是在對應于在復位狀態的存儲器單元的感測信號與對應于在設置狀態的存儲器單元的感測信號之間的差。
[0010]假設電壓與電容無關，在驟回事件期間形成的跨存儲器單元的電壓(V)通過VC=Q而與有效電容(C)和電荷(Q)有關。在BL與WL中的至少一個未浮動時，在驟回事件期間形成的電壓可與電容無關。感測信號因而可對應于電荷Q從存儲器單元傳遞到感測節點。電荷Q與電容C成比例，因此，如果C相對更高，則對于相同電壓V，電荷Q相對更高。增大的電荷Q隨后可導致相對更大的感測容限和對感測系統中噪聲的感受性減小。就讀取干擾而言，在驟回期間形成的增大電荷Q對應于通過存儲器單元的增大電流和讀取干擾的增大的可能性。減小的有效電容也減小感測容限，導致在減小有效電容以降低讀取干擾與保持有效電容以保持感測容限之間進行折中。
[0011 ]通常，本公開描述配置成減輕來自與讀取在設置狀態(即，正存儲邏輯I)的存儲器元件關聯的驟回的讀取干擾(即，弱編程)的系統和方法。方法和系統配置成響應驟回，輸出邏輯I和將邏輯I回寫到存儲器元件。方法和系統還配置成在感測間隔期間保持選擇的WL(字線)到WL選擇電壓源的耦合(S卩，選擇)。例如，在感測間隔的至少部分期間，可控制開啟或部分關閉配置成將選擇的WL耦合到WL選擇電壓源的本地WL選擇開關。如果部分關閉本地WL選擇開關，則可響應檢測到驟回而將其開啟。部分關閉的本地WL選擇開關配置成縮短回寫時間間隔(即，回寫操作的持續時間)，并且因此縮小關聯的讀取完成時間間隔。讀取完成時間間隔在感測間隔開始時開始，并且在回寫操作完成時結束。開啟的本地WL選擇開關配置成縮短讀取等待時間(即，從啟動讀取操作開始和在讀取感測數據就緒時結束的時間間隔)。如果檢測到驟回，則在驟回后，可將本地WL源電壓轉變成設置(SET)類型脈沖，以將存儲器元件重新結晶化，并且解決在讀取操作期間可發生的任何讀取干擾(即，非結晶化)。
[0012]方法和系統還配置成通過保持有效電容來保持感測容限。有效電容包括與目標WL(或比特線(BL))關聯的寄生電容、耦合電容和/或電極電容。
[0013]在下述內容中，相對于字線描述用于減輕讀取干擾的技術。與本公開一致，類似的技術可用于對于比特線減輕在交叉點存儲器中的讀取干擾。
[0014]圖1示出與本公開的若干實施例一致的系統框圖100。系統100包括處理器102、存儲器控制器104和存儲器陣列106。處理器102通過總線108耦合到存儲器控制器104。處理器102可提供包括存儲器地址的讀取和/或寫請求、和/或關聯數據到存儲器控制器104，并且可接收來自存儲器控制器104的讀取數據。存儲器控制器104配置成執行存儲器訪問操作，例如，讀取目標存儲器單元和/或寫入目標存儲器單元。應注意的是，為便于說明和描述，簡化了系統100。
[0015]存儲器陣列106對應于相變交叉點存儲器的至少部分，并且包括多個字線115、多個比特線117和多個存儲器單元，例如，存儲器單元107。每個存儲器單元在WL和BL的交叉點處耦合在字線(“WL”)與比特線(“BL”)之間。每個存儲器單元包括配置成存儲信息的存儲器元件，并且可包括耦合到存儲器元件的存儲器單元選擇裝置(即，選擇器)。選擇裝置可包括雙向閾值開關、二極管、雙極結型晶體管、場效晶體管等。存儲器陣列106配置成存儲二進制數據，并且可對其進行寫入(即，編程)或從其進行讀取。
[0016]存儲器控制器104包括存儲器控制器模塊110、WL控制模塊114和BL控制模塊116。存儲器控制器模塊110配置成執行與存儲器控制器104關聯的操作。例如，存儲器控制器模塊110可管理與處理器102的通信。存儲器控制器模塊110可配置成識別與每個收到的存儲器地址關聯的一個或更多個目標WL。存儲器控制器模塊110可配置成至少部分基于目標WL標識符，管理WL控制模塊114和BL控制模塊116的操作。
[0017]WL控制模塊114包括WL開關電路120和回寫模塊122。在一些實施例中，WL控制模塊114可包括感測模塊，例如，在BL控制模塊116中顯示的感測模塊126 JL控制模塊114配置成接收來自存儲器控制器模塊110的目標WL地址，并且選擇用于讀取和/或寫入操作的一個或更多個WL13WL控制模塊114可配置成通過將WL選擇偏置電壓Vselwl耦合到目標WL而選擇目標WL，并且可配置成通過將WL取消選擇偏置電壓Vdei耦合到WL而取消選擇WL JL控制模塊114可耦合到存儲器陣列106中包括的多個WL 115。每個WL可耦合到對應于多個BL 117的多個存儲器單元。
[0018]WL開關電路120可包括多個開關，每個開關配置成將例如WL 115a等相應WL耦合到Vseljl(或與其解親合)以選擇相應WL 115a。例如，開關電路120可包括多個晶體管。在一些實施例中，WL開關電路120可包括配置成具有完全開啟狀態、完全關閉狀態和/或部分關閉狀態的開關。完全開啟對應于極低阻抗(例如，短路)，并且完全關閉對應于極高阻抗(例如，開路)。部分關閉對應于在開路與短路之間的導電狀態。
[0019]感測模塊126配置成檢測例如在讀取操作期間的驟回事件，并且將驟回事件傳遞至IJ例如存儲器控制器110和/或回寫模塊122。回寫模塊122配置成控制WL開關電路120以在充分持續時間的時間間隔內保持例如存儲器單元107等選擇的存儲器單元耦合到V?，以將存儲器單元107編程回設置狀態。回寫模塊122配置成響應在讀取操作期間的驟回事件，控制開關電路120。
[0020]BL控制模塊116包括BL開關電路124。BL控制模塊116可包括感測模塊126。在一些實施例中，BL控制模塊116可包括回寫模塊，例如，回寫模塊122。在一些實施例中，WL控制模塊114可包括感測模塊126 AL控制模塊116配置成選擇用于讀取和/或寫入操作的一個或更多個BL13BL控制模塊116可配置成通過將BL選擇偏置電壓Vselbl耦合到目標BL而選擇目標BL，并且可配置成通過將BL取消選擇偏置電壓Vdesbl耦合到BL而取消選擇BL。除BL開關電路124配置成將Vselbl耦合到目標BL外，BL開關電路124類似于WL開關電路120。
[0021 ]例如，響應來自存儲器控制器模塊110的信號，WL控制模塊114和BL控制模塊116可配置成通過將WL 115a耦合到Vselwl和將BL 117a耦合到Vselbl，選擇例如存儲器單元107等目標存儲器單元用于讀取操作。感測模塊126隨后可配置成在感測間隔內監視WL 115a和/或BL 117a，以便確定驟回事件是否發生。如果感測模塊126檢測到驟回事件，則存儲器單元107可在設置狀態，并且回寫模塊122可配置成將存儲器單元107編程成設置狀態。如果感測模塊126在感測間隔中未檢測到驟回事件，則存儲器單元107可在復位狀態，并且存儲器單元107可響應關聯讀取操作而不由回寫模塊122編程。
[0022]因此，WL控制模塊114和/或BL控制模塊116可配置成選擇用于讀取操作的目標存儲器單元，啟動讀取操作，監視選擇的存儲器單元在感測間隔中是否有驟回事件，并且如果在感測間隔期間檢測到驟回事件，則編程選擇的存儲器單元。這樣，可通過回寫操作，減輕讀取干擾。
[0023]圖2示出與本公開的一個實施例一致的交叉點存儲器系統的部分200。該部分200包括本地WL開關210、本地BL開關215、全局WL開關220、電流鏡222及在存儲器單元216交叉并且耦合到存儲器單元216的WL 212和BL 214。該部分200還包括多個電容230、232、234。在本地WL開關210也開啟(或部分關閉)時，在開啟狀態中的全局WL開關220配置成能夠實現在存儲器單元216與感測節點之間的感測路徑。
[0024]電容230、232、234對應于與交叉點存儲器系統部分200關聯的寄生電容。電容230對應于從存儲器單元216到本地WL開關210的WL 212的電容。電容232對應于在本地WL開關210與全局WL開關220之間電路的電容。電容234對應于與耦合到多個全局WL(未顯示)的中央電路節點關聯的電容。因此，電容230、232、234涉及與交叉點存儲器系統關聯的路由選擇、裝置和/或本地耦合。
[0025]在一些實施例中，部分200可包括電阻240。電阻240可在本地WL開關210與WL 212之間串聯添加以隔離耦合到存儲器單元216的其它電容。這些其它電容可響應電流而充電，但其充電速率可根據RC時間常數而受電阻240限制，其中，R是電阻240的電阻值，并且C是與每個其它電容關聯的電容值。
[0026]如本文中所述，電流鏡222配置成在讀取操作期間驟回事件后促進回寫過程。如果驟回已檢測到，則電流鏡222配置成供應電流，電流配置成設置存儲器單元216(換而言之，
回寫)。
[0027]本地WL開關210配置成將WL 212耦合到WL選擇電壓Vselwl，并且本地BL開關215配置成將BL 214耦合到BL選擇電壓Vselbl。例如，Vselwl可耦合到WL 212，并且響應包括存儲器單元216的讀取請求，Vselbl可耦合到BL 214。最初，全局WL開關220、本地WL開關210和本地BL開關215可在關閉狀態，并且WL 212可耦合到WL取消選擇電壓VDESWL(未顯示)，以及BL 214可耦合到BL取消選擇電壓VDESBL(未顯示)。響應讀取請求，可開啟全局WL開關220以將感測節點耦合到本地WL開關210，可開啟本地BL開關215以將BL 214耦合到Vselbl，以及可開啟本地WL開關210以將WL 212耦合到Vselwl和全局WL開關220。在配置成允許電容230、232、234實現穩定狀態(即，充電)的時間間隔后，感測間隔可開始。在一實施例中，本地WL開關210可在感測間隔期間保持開啟(即，低阻抗狀態)。在另一實施例中，可控制本地WL開關210在或臨近感測間隔的開始時處在部分關閉狀態(即，受控，中間阻抗狀態)，并且如果無驟回發生(即，存儲器單元狀態復位)，則在感測間隔期間保持部分關閉，或者響應驟回事件而完全開啟。控制本地WL開關210處于部分關閉狀態配置成在感測間隔(和驟回事件，如果有)期間降低有效電容。控制本地WL開關210處于部分關閉狀態還配置成縮短回寫時間(與在感測間隔期間完全關閉的本地WL開關210相比)，并且因此縮短讀取完成時間。本地WL開關210部分關閉對應于開關210的增大有效電阻(與在完全開啟狀態的開關的相對低阻抗相比)。增大的有效電阻控制(限制)可流過本地WL開關210的最大電流。換而言之，在部分關閉狀態的本地WL開關210充當電流限制電阻。因此，雖然與電路關聯的相對更大電容耦合到本地WL選擇開關210，但可流過單元的峰值電流受部分關閉開關210限制。與通過受限的電流來為相對更大電容充電關聯的時間期可相對更長。與本公開一致的交叉點存儲器可受相對高電流干擾，由此在延長時間期內允許受限電流可限制讀取干擾。
[0028]在感測間隔期間保持本地WL開關210在開啟狀態配置成縮短讀取等待時間(S卩，讀取感測數據就緒)。保持本地WL開關210在開啟狀態有利于在感測節點上形成感測信號，這是因為在開啟狀態的本地WL開關210允許電流流出并且由例如感測模塊126等感測電路檢測到。如果檢測到驟回，確定讀結果，則如本文中所述，可啟動回寫。
[0029]例如圖1的感測模塊126等感測模塊可耦合到感測節點，并且配置成確定在感測間隔期間是否發生驟回事件。如果檢測到驟回，則存儲器單元216可在設置狀態，并且回寫控制模塊配置成控制本地WL開關210將邏輯I寫入(S卩，編程)到存儲器單元216。一個驟回事件可只導致部分破壞性讀取，因此，回寫控制模塊可配置成提供小于完全設置脈沖(部分設置脈沖)到存儲器單元216。提供小于完全設置脈沖配置成縮短和/或最小化與回寫關聯的讀取等待時間效應。完全設置脈沖的持續時間可影響讀取等待時間，并且可影響讀取帶寬(在時間間隔中可執行的多次讀取)。部分設置脈沖的持續時間小于完全設置脈沖的持續時間。與本公開一致，部分設置脈沖配置成在與讀取操作關聯的驟回事件后設置存儲器單元216，配置以降低讀取干擾。通過一旦檢測到驟回便傳遞存儲器單元狀態數據(即，邏輯I)并且允許回寫在后臺繼續，可進一步降低讀取等待時間效應。如果在感測間隔期間未檢測到驟回，則存儲器單元216可在復位狀態，并且可不啟動回寫。在此情況下，邏輯O可以是輸出。
[0030]圖3是示出在設置狀態中存儲器單元的存儲器單元電流分布的比較的圖形300。如本文中所述，圖形300配置成示出在配置成在感測間隔期間打開(S卩，完全關閉)例如本地WL開關210等相應本地WL開關的系統與配置成保持本地WL開關開啟或部分關閉的系統之間的相對電流等級和相對時間。因此，垂直軸對應于采用任意單位(a.u.)的電流，并且水平軸對應于采用任意單位(a.u.)的時間。波形302示出在相應本地WL開關完全關閉時與讀取操作關聯的驟回事件。波形304示出在本地WL開關保持開啟或受控以部分關閉(在驟回事件期間)以及保持開啟直到回寫完成時，在驟回事件后的電流分布。時間310對應于讀取等待時間(即，讀取感測數據就緒)和讀取操作完成(用于波形302)。時間312對應于用于與本公開一致的方法和系統的讀取等待時間，并且時間314對應于讀取完成時間(S卩，讀取操作完成)。應注意的是，如本文中所述，時間314包括與回寫操作關聯的時間間隔。因此，邏輯I可已在時間314前輸出，例如，在或臨近時間312時輸出。
[0031]時間310對應于無論相應本地WL開關是開啟還是關閉，在例如圖1的存儲器單元107和/或圖2的存儲器單元216等存儲器單元在復位狀態(S卩，存儲邏輯O)時的讀取感測數據就緒。換而言之，存儲器單元在復位狀態中時，存儲器單元保持在高阻抗狀態，并且差分偏置電壓(即，VSELBL減去Vn)不足以促使驟回，因此，電流可不流過存儲器單元。
[0032]圖4示出與本公開的各種實施例一致，用于減輕在交叉點存儲器中讀取干擾的操作的流程圖400。操作可例如由存儲器控制器執行，所述存儲器控制器例如，包括WL控制模塊114和BL控制模塊116的存儲器控制器104。流程圖400顯示配置成減輕讀取干擾的示范操作。具體而言，流程圖400顯示配置成如本文中所述，如果檢測到驟回(指示存儲器單元在設置狀態)，則將邏輯I回寫到存儲器單元的示范操作。
[0033]流程圖400的操作可以通過在操作402選擇WL來開始。例如，通過經本地WL開關，耦合WL到WL選擇電壓，可選擇WL。例如，本地WL開關可以是晶體管，并且可從關閉狀態轉變到開啟狀態以將WL耦合到WL選擇電壓。在一些實施例中，選擇的WL開關可在操作404轉變到部分關閉。如本文中所述，將選擇的WL開關從開啟轉變到部分關閉配置成在感應間隔期間降低有效WL電容。在操作406，可確定是否檢測到驟回事件。驟回事件的發生配置成指示關聯存儲器單元的狀態是邏輯I。如果檢測到驟回事件，則在操作408，邏輯I可以被輸出。在包括操作404的實施例中，可在操作409開啟選擇的WL開關。在操作410，可執行邏輯I的回寫。例如，在驟回發生時，如果本地WL開關是部分關閉，則回寫可包括將本地WL開關轉變到完全開啟。在另一示例中，回寫可包括保持本地WL開關完全開啟，直至回寫完成。隨后，程序流程可在操作414結束。如果未檢測到驟回事件，則在操作412，邏輯O可以被輸出。隨后，程序流程可在操作414結束。
[0034]因此，流程圖400的操作配置成在目標存儲器單元上啟動讀取操作，并且如果檢測到驟回事件，則輸出邏輯1，并且回寫邏輯I。通過將邏輯I回寫到存儲器單元，可適應(即，減輕)作為回寫事件結果的讀取干擾。
[0035]雖然圖4示出根據一個實施例的各種操作，但要理解的是，對于其它實施例，并非圖4中所示所有操作是必需的。實際上，本文中完全考慮了在本公開的其它實施例中，圖4中所示操作和/或本文中描述的其它操作可以以任何圖形中未明確示出的方式組合，但仍與本公開完全一致。因此，針對在一個圖形中未確切示出的特征和/或操作的權利要求被認為是在本公開的范圍和內容內。
[0036]在本文中任何實施例中使用時，術語“模塊”可指配置成執行任何上面提及的操作的app、軟件、固件和/或電路。軟件可實施為記錄在非暫態計算機可讀存儲媒體上的軟件包、代碼、指令、指令集和/或數據。固件可實施為在存儲器裝置中硬編碼(例如，非易失性)的代碼、指令或指令集和/或數據。
[0037]“電路”在本文中任何實施例中使用時可例如單獨或以任何組合方式包括硬連線電路、諸如包括一個或更多個單獨指令處理核的計算機處理器等可編程電路、狀態機電路和/或存儲由可編程電路執行的指令的固件。模塊可共同或單獨實施為形成更大系統的部分的電路，所述更大系統例如，集成電路(1C)、芯片上系統(SoC)、桌面型計算機、膝上型計算機、平板計算機、服務器、智能電話等。
[0038]在一些實施例中，硬件描述語言可用于指定用于本文中描述的各種模塊和/或電路的電路和/或邏輯實現。例如，在一個實施例中，硬件描述語言可符合或兼容可能夠實現本文中描述的一個或更多個電路和/或模塊的半導體制造的超高速集成電路(VHSIC)硬件描述語言(VHDL)。VHDL可符合或兼容IEEE標準1076-1987、IEEE標準1076.2、IEEE1076.1、IEEE ￥!101^-2006草案3.0，IEEE VHDL-2008草案4.0和/或其它版本的IEEE VHDL標準和/或其它硬件描述標準。
[0039]因此，配置成減輕來自與讀取在設置狀態(S卩，正在存儲邏輯I)的存儲器元件關聯的驟回的讀取干擾(即，弱編程)的系統和方法已描述。方法和系統配置成響應驟回，輸出邏輯I和將邏輯I回寫到存儲器單元。方法和系統還配置成在感測間隔的至少部分期間保持選擇的WL(字線)到WL選擇電壓源的耦合。
[0040]根據一個方面，提供了一種設備。設備包括配置成選擇用于存儲器訪問操作的目標存儲器單元的存儲器控制器模塊。存儲器控制器包括配置成確定在感測間隔期間是否發生驟回事件的感測模塊;和配置成如果檢測到驟回事件，則將邏輯I回寫到存儲器單元的回寫模塊。
[0041]根據另一方面，提供了一種方法。方法包括:由存儲器控制器選擇用于存儲器訪問操作的目標存儲器單元；由感測模塊確定在感測間隔期間是否發生驟回事件；以及如果檢測到驟回事件，則由回寫模塊將邏輯I回寫到存儲器單元。
[0042]根據另一方面，提供了一種系統。系統包括:處理器;交叉點存儲器陣列，所述交叉點存儲器陣列包括目標存儲器單元、目標字線(WL)和目標比特線(BL)，目標存儲器單元耦合在目標WL與目標BL之間；以及耦合到處理器和交叉點存儲器陣列的存儲器控制器。存儲器控制器配置成選擇用于存儲器訪問操作的目標存儲器單元。存儲器控制器包括配置成確定在感測間隔期間是否發生驟回事件的感測模塊和;配置成如果檢測到驟回事件，則將邏輯I回寫到存儲器單元的回寫模塊。
[0043]各種特征、方面和實施例已在本文中描述。如將由本領域技術人員所理解的，特征、方面和實施例容易實現相互的組合及變化和修改。因此，本公開應被認為涵蓋此類組合、變化和修改。
【主權項】
1.一種設備，包括: 存儲器控制器，配置成選擇用于存儲器訪問操作的目標存儲器單元，所述存儲器控制器包括: 感測模塊，配置成確定在感測間隔期間是否發生驟回事件；以及 回寫模塊，配置成如果檢測到驟回事件，則將邏輯I回寫到所述存儲器單元。2.如權利要求1所述的設備，其中所述存儲器控制器還包括: 開關電路，所述開關電路包括配置成耦合目標字線(WL)到WL選擇電壓源的WL開關和配置成耦合目標比特線(BL)到BL選擇電壓源的BL開關，所述存儲器控制器配置成控制所述開關電路在所述感測間隔開始前開啟所述WL開關和所述BL開關。3.如權利要求2所述的設備，其中所述存儲器控制器配置成控制所述開關電路在或臨近所述感測間隔的所述開始時，部分關閉所述WL開關和所述BL開關中的至少一個。4.如權利要求3所述的設備，其中所述存儲器控制器配置成如果檢測到驟回事件，則控制所述開關電路開啟所述WL開關和所述BL開關中的至少一個。5.如權利要求1所述的設備，其中所述存儲器控制器配置成如果檢測到驟回事件，則輸出邏輯I。6.如權利要求1所述的設備，其中所述存儲器控制器配置成如果未檢測到驟回事件，則輸出邏輯O。7.一種方法，包括: 由存儲器控制器選擇用于存儲器訪問操作的目標存儲器單元； 由感測模塊確定在感測間隔期間是否發生驟回事件；以及 如果檢測到驟回事件，則由回寫模塊將邏輯I回寫到所述存儲器單元。8.如權利要求7所述的方法，還包括: 由所述存儲器控制器控制開關電路，以在所述感測間隔的開始前，開啟字線(WL)開關和比特線(BL)開關，所述開關電路包括配置成耦合目標WL到WL選擇電壓源的WL開關和配置成耦合目標BL到BL選擇電壓源的BL開關。9.如權利要求8所述的方法，還包括: 由所述存儲器控制器控制所述開關電路在或臨近所述感測間隔的所述開始時，部分關閉所述WL開關和所述BL開關中的至少一個。10.如權利要求9所述的方法，還包括: 如果檢測到驟回事件，則由所述存儲器控制器控制所述開關電路開啟所述WL開關和所述BL開關中的至少一個。11.如權利要求7所述的方法，還包括: 如果檢測到驟回事件，則由所述存儲器控制器輸出邏輯I。12.如權利要求7所述的方法，還包括: 如果未檢測到驟回事件，則由所述存儲器控制器輸出邏輯O。13.—種系統，包括: 處理器； 交叉點存儲器陣列，包括目標存儲器單元、目標字線(WL)和目標比特線(BL)，所述目標存儲器單元耦合在所述目標WL與所述目標BL之間；以及 存儲器控制器，耦合到所述處理器和所述交叉點存儲器陣列，所述存儲器控制器配置成選擇用于存儲器訪問操作的目標存儲器單元，所述存儲器控制器包括: 感測模塊，配置成確定在感測間隔期間是否發生驟回事件；以及 回寫模塊，配置成如果檢測到驟回事件，則將邏輯I回寫到所述存儲器單元。14.如權利要求13所述的系統，其中所述存儲器控制器還包括開關電路，所述開關電路包括配置成耦合目標字線(WL)到WL選擇電壓源的WL開關和配置成耦合目標比特線(BL)到BL選擇電壓源的BL開關，所述存儲器控制器配置成控制所述開關電路在所述感測間隔開始前開啟所述WL開關和所述BL開關。15.如權利要求14所述的系統，其中所述存儲器控制器配置成控制所述開關電路在或臨近所述感測間隔的所述開始時，部分關閉所述WL開關和所述BL開關中的至少一個。16.如權利要求15所述的系統，其中所述存儲器控制器配置成如果檢測到驟回事件，則控制所述開關電路開啟所述WL開關和所述BL開關中的至少一個。17.如權利要求13所述的系統，其中所述存儲器控制器配置成如果檢測到驟回事件，則輸出邏輯I。18.如權利要求13所述的系統，其中所述存儲器控制器配置成如果未檢測到驟回事件，則輸出邏輯O。
【文檔編號】G11C13/00GK105960678SQ201580008219
【公開日】2016年9月21日
【申請日】2015年3月9日
【發明人】D.J.初, K.潘加爾, N.R.弗蘭克林, P.S.丹勒, C-H.胡
【申請人】英特爾公司