半導體系統及用于測試半導體器件的方法

半導體系統及用于測試半導體器件的方法
【專利摘要】一種半導體系統，包括半導體器件和功能測試設備。該半導體器件包括：多個第一輸入引腳，適用于接收多個命令信號/地址信號；多個多用途寄存器；以及奇偶校驗檢驗單元，適用于在命令信號/地址信號中的第一邏輯值的數目對應于奇偶校驗位的邏輯值時將奇偶校驗檢驗結果確定為通過，在該第一邏輯值的數目與奇偶校驗位的邏輯值不對應時將奇偶校驗檢驗結果確定為失敗，以及控制命令信號/地址信號以使其被儲存在多用途寄存器中。該功能測試設備適用于在功能測試期間施加命令信號/地址信號到第一輸入引腳，以及適用于控制命令信號/地址信號使得第一邏輯值的數目與奇偶校驗位的邏輯值不對應。
【專利說明】半導體系統及用于測試半導體器件的方法
[0001]相關申請的交叉引用
[0002]本申請要求于2015年3月5日提交的申請號為10-2015-0030748的韓國專利申請的優先權，其全部公開內容通過引用整體合并于此。
技術領域
[0003]本專利申請文件涉及一種半導體系統及用于測試半導體器件的方法。
【背景技術】
[0004]包括DRAM等的半導體器件已經以各種方式改變以滿足各種要求。一種這樣的結構改變是多芯片封裝(MCP)的開發。MCP是包含多個芯片的封裝芯片。用于半導體器件的封裝技術已經持續發展以減小尺寸并增加儲存容量。近來，已經開發了安裝高效同時能夠減小尺寸并增加儲存容量的各種層疊半導體封裝技術。
[0005]在制造半導體封裝體時，使用探針測試設備來執行OS (開路/短路)測試以檢測輸入/輸出引腳(用于向/從包括在半導體封裝體中的半導體器件輸入/輸出)是否正確耦接到內部電路。此外，當封裝功能測試設備測試半導體器件是否正常操作之后檢測到缺陷單元時，用冗余單元來修復缺陷單元。OS測試檢測半導體封裝體中的半導體器件的輸入/輸出引腳是否正確耦接到半導體封裝體的球焊點。該測試也判定輸入到半導體封裝體的信號是否能夠正確地傳送到半導體器件，或者判定從半導體器件傳送來的信號是否能夠正確地從半導體封裝體輸出。
[0006]OS測試在封裝測試之前執行，因為功能測試結果僅在OS測試中無缺陷的情況下可信。即，在輸入/輸出引腳正確耦接的假設下才能夠檢測并修復缺陷單元。這樣，本來不得不丟棄的半導體器件可以保留。
[0007]然而，為了減少制備時間和成本，可以跳過使用探針測試設備的OS測試，而可以直接使用封裝功能測試設備來執行功能測試和修復操作。在這種情形下，不能保證在半導體器件的輸入/輸出引腳中不存在OS缺陷。

【發明內容】

[0008]各種實施例針對一種半導體系統及用于測試半導體器件的方法，該半導體系統能夠使用半導體器件中提供的多用途寄存器(MPR)而通過對半導體器件執行功能測試的封裝功能測試設備來執行OS測試。
[0009]在一個實施例中，半導體系統可以包括:半導體器件和功能測試設備。半導體器件包括:多個第一輸入引腳，適用于接收多個命令信號/地址信號；多個多用途寄存器；以及奇偶校驗檢驗單元，適用于在命令信號/地址信號中的第一邏輯值的數目對應于奇偶校驗位的邏輯值時將奇偶校驗檢驗結果確定為通過，在第一邏輯值的數目與奇偶校驗位的邏輯值不對應時將奇偶校驗檢驗結果確定為失敗，以及控制命令信號/地址信號以儲存在多用途寄存器中。功能測試設備適用于在功能測試期間施加命令信號/地址信號到第一輸入引腳，并控制命令信號/地址信號使得第一邏輯值的數目與奇偶校驗位的邏輯值不對應。
[0010]在一個實施例中，半導體系統可以包括半導體系統和功能測試設備。半導體器件包括:多個多用途寄存器；以及多個第一輸入引腳，適用于接收被劃分為第一組和第二組的多個命令信號/地址信號，以及適用于執行由第一組的命令信號/地址信號指定的一個或更多個功能測試操作，其中，功能測試操作包括將第二組的命令信號/地址信號儲存在多用途寄存器中以及從多用途寄存器中輸出第二組的命令信號/地址信號的操作。功能測試設備適用于在功能測試期間施加命令信號/地址信號到第一輸入引腳，以及根據半導體器件是否正確地執行功能測試操作以及儲存于其中的命令信號/地址信號與從半導體器件輸出的命令信號/地址信號之間的比較結果來判定針對第一輸入引腳的測試結果。
[0011]在一個實施例中，提供有用于測試半導體器件的方法，該半導體器件包括:多個輸入引腳，用于接收多個命令信號/地址信號；以及多個多用途寄存器。該方法可以包括:通過輸入引腳來施加命令信號/地址信號到半導體器件，而控制命令信號/地址信號使得在命令信號/地址信號中的第一邏輯值的數目與奇偶校驗位的奇偶校驗檢驗值不對應；執行奇偶校驗檢驗，以及在第一邏輯值的數目對應于奇偶校驗位的奇偶校驗檢驗值時將奇偶校驗檢驗結果確定為通過，或者在第一邏輯值的數目與奇偶校驗位的奇偶校驗檢驗值不對應時將奇偶校驗檢驗結果確定為失敗；以及在奇偶校驗檢驗結果被確定為失敗時將命令信號/地址信號以及奇偶校驗位儲存在多用途寄存器中。
[0012]在一個實施例中，提供有用于測試半導體器件的方法，該半導體器件包括:多個多用途寄存器；以及多個輸入引腳，用于接收被劃分為第一組和第二組的多個命令信號/地址信號。該方法可以包括:通過輸入引腳來施加命令信號/地址信號到半導體器件；執行由第一組的命令信號/地址信號指定的一個或更多個功能測試操作，其中，測試操作包括將第二組的命令信號/地址信號儲存在多用途寄存器中以及從多用途寄存器中輸出第二組的命令信號/地址信號的操作；根據半導體器件是否正確地執行所述一個或更多個功能測試操作來判定針對與第一組的命令信號/地址信號相對應的輸入引腳的測試結果；以及根據施加到半導體器件的命令信號/地址信號與從半導體器件輸出的命令信號/地址信號之間的比較結果來判定針對與第二組的命令信號/地址信號相對應的輸入引腳的測試結果。
【附圖說明】
[0013]圖1是根據本發明的一個實施例的半導體系統的配置圖。
[0014]圖2是根據本發明的一個實施例的半導體器件的配置圖。
[0015]圖3是圖2中示出的奇偶校驗單元的配置圖。
[0016]圖4是圖2中示出的內部單元的配置圖。
[0017]圖5是根據本發明的另一個實施例的半導體器件的配置圖。
[0018]圖6是圖5中示出的奇偶校驗單元的配置圖。
[0019]圖7是根據本發明的另一個實施例的半導體器件的配置圖。
[0020]圖8是圖7中示出的寄存器單元的配置圖。
[0021]圖9是用于描述用來測試根據本發明的一個實施例的半導體器件的方法的流程圖。
[0022]圖10是用于描述用來測試根據本發明的一個實施例的半導體器件的方法的流程圖。
【具體實施方式】
[0023]以下將參照附圖來更詳細地描述各種實施例。然而，本發明可以以各種形式實施，而不應被解釋為局限于本文中所陳述的實施例。相反地，這些實施例被提供以使得本公開將徹底且完整，以及這些實施例將本發明的范圍充分地傳達給本領域技術人員。貫穿本公開中，相同的附圖標記指代貫穿本發明的各種附圖和實施例的相同部分。
[0024]圖1是根據本發明的一個實施例的半導體系統的配置圖。
[0025]參見圖1，半導體系統可以包括:半導體器件110和功能測試設備120。半導體器件110可以包括:輸入引腳101和輸入/輸出引腳102。功能測試設備120可以執行用來測試半導體封裝體的功能的功能測試，以及通過功能測試來針對半導體器件110的輸入引腳101執行OS測試。輸入引腳101可以從功能測試設備120接收命令/地址(CA)信號CA<0:22>和其他信號，且輸入/輸出引腳102可以與功能測試設備120交換數據和其他信號。在圖1中，標示“xA”可以代表輸入引腳101的數目，其中“A”代表比23大的自然數，而標示“ xB ”可以代表輸入/輸出引腳102的數目，其中B代表自然數。
[0026]作為參考，CA信號CA〈0:22>可以包括用于將命令傳送到半導體器件的命令信號，諸如激活命令信號CA〈0>、行地址選通信號CA〈1>、列地址選通信號CA〈2>和寫入使能信號CA〈3>。此外，CA信號CA〈0:22>可以包括被用來選擇半導體器件110中要被訪問的部分或被用于半導體器件110的各種設置的地址信號，諸如存儲體組地址信號CA〈4:5>、存儲體地址信號CA〈6:7>以及地址信號CA〈8:22>。S卩，CA信號可以包括命令信號CA〈0:3>、存儲體組地址信號CA〈4:5>、存儲體地址信號CA〈6:7>和地址信號CA〈8:22>。
[0027]圖2是根據本發明的一個實施例的半導體器件110的配置圖。
[0028]參見圖2，半導體器件110可以包括:輸入引腳101、輸入/輸出引腳102、數據路徑選擇單元201、命令偏移單元202、奇偶校驗單元210、寄存器單元220、命令解碼器230、模式設置單元240、內部單元250和數據轉換單元260。
[0029]奇偶校驗單元210可以檢驗通過輸入引腳101而輸入的CA信號CA〈0:22>的奇偶校驗來判定在傳送期間CA信號CA〈0:22>是否被損壞，并產生奇偶校驗時鐘PAR_CLK。可以施加nCr碼檢驗、循環冗余檢驗等來代替奇偶校驗檢驗作為損壞檢驗。
[0030]奇偶校驗單元210可以檢驗在接收到的CA信號CA〈0:22>中值“I”的數目是偶數還是奇數。此時，該數目是偶數還是奇數可以根據奇偶校驗位PAR的邏輯值來判定。例如，當奇偶校驗位PAR是“O”時，奇偶校驗單元210可以執行用于檢驗所述值“ I ”的數目是否是偶數的偶數檢驗。此外，當奇偶校驗位PAR是“ I”時，奇偶校驗單元210可以執行用于檢驗所述值“I”的數目是否是奇數的奇數檢驗。
[0031]奇偶校驗單元210可以在CA信號CA〈0:22>包含錯誤時激活奇偶校驗時鐘PAR_CLK,以及在CA信號CA〈0:22>不包含錯誤時去激活奇偶校驗時鐘PAR_CLK。例如，當執行偶數檢驗時，奇偶校驗單元210可以在接收到的CA信號CA〈0:22>中值“ I ”的數目是偶數時去激活奇偶校驗時鐘PAR_CLK，以及在“ I ”的數目是奇數時激活奇偶校驗時鐘PAR_CLK。此夕卜，當執行奇數檢驗時，奇偶校驗單元210可以在接收到的CA信號CA〈0:22>中的值“I”的數目是奇數時去激活奇偶校驗時鐘PAR_CLK，以及在“ I ”的數目是偶數時激活奇偶校驗時鐘PAR_CLK。奇偶校驗單元210可以在不存在錯誤時輸出奇偶校驗狀態PAR_STATE為“0”，以及在存在錯誤時輸出奇偶校驗狀態PAR_STATE為“I”。作為參考，奇偶校驗單元210可以包括用于對輸入信號執行異或(XOR)運算的“異或門”。
[0032]寄存器單元220可以包括多個多用途寄存器MPRO到MPR31。多用途寄存器MPRO到MPR31的操作時序可以設置在半導體器件110與用于控制半導體器件110以及被用于用來減小偏斜的訓練操作的控制器(未圖示)之間。
[0033]例如，多用途寄存器MPRO到MPR31可以儲存具有之前定義過的值的數據樣式。當在MPR模式中讀取命令RD被施加時，半導體器件110可以持續地將儲存在多用途寄存器MPRO到MPR31中的預定樣式數據(諸如“ 10101010”)輸出。控制器可以接收從半導體器件110輸出的數據，以及調節半導體器件110和控制器的操作時序。作為參考，MPR模式可以指用于訪問半導體器件110中的多用途寄存器MPRO到MPR31的操作模式。
[0034]當奇偶校驗時鐘PAR_CLK被激活時(這意味著CA信號CA〈0:22>具有錯誤)，寄存器單元220可以將CA信號CA〈0:22>和具有值“O”的奇偶校驗狀態PAR_STATE儲存在多用途寄存器MPRO到MPR31中。
[0035]當在MPR模式中讀取命令RD被施加時，寄存器單元220可以通過輸入/輸出引腳102來將儲存在多用途寄存器MPRO到MPR31中的數據MPR_DATA輸出到半導體器件110的外部。
[0036]半導體器件110可以在正常操作期間執行奇偶校驗檢驗，以及在不存在錯誤時執行通過CA〈0:3>而傳送的命令。例如，當半導體器件110是存儲器件時，半導體器件110可以對通過CA信號CA〈4:22>而指定的存儲單元執行與由CA信號CA〈0:3>表示的命令相對應的操作。該操作可以包括數據讀取操作和數據寫入操作等。半導體器件110可以在正常操作期間執行奇偶校驗檢驗，以及在存在錯誤的情況下，停止操作而不執行由CA信號CA<0: 3>表示的命令。
[0037]在下文中，將描述使用功能測試設備120來針對用于接收CA信號CA〈0:22>的輸入引腳101執行OS測試的方法。在下文中輸入引腳101將被稱作CA輸入引腳101。
[0038]功能測試設備120可以在OS測試期間產生CA信號CA〈0:22>和奇偶校驗位PAR。可以通過半導體器件I1的CA輸入引腳101來將CA信號CA〈0:22>和奇偶校驗位PAR施加到半導體器件110。根據本發明的一個實施例，功能測試設備120可以產生CA信號CA〈0:22>和奇偶校驗位PAR，使得CA信號CA〈0:22>中的值“ I ”的數目不對應于奇偶校驗位PAR的邏輯值。此時，功能測試設備120可以儲存要被施加到半導體器件110的CA信號CA〈0:22>。
[0039]例如，功能測試設備120可以在CA信號CA〈0:22>中的值“ I”的數目是奇數時產生為“O”的奇偶校驗位PAR(這表示偶數校驗檢驗)，以及在CA信號CA〈0:22>中的值“ I ”的數目是偶數時產生為“ I ”的奇偶校驗位PAR (這表示奇數校驗檢驗)。然后，功能測試設備120可以將產生的奇偶校驗位PAR傳送給半導體器件110。
[0040]當CA輸入引腳101正確耦接時，奇偶校驗單元210始終檢測到錯誤。因此，寄存器單元220可以將CA信號CA〈0:22>和奇偶校驗狀態PAR_STATE儲存在多用途寄存器MPRO到MPR21中。此時，奇偶校驗狀態PAR_STATE可以被儲存為“I”。
[0041]然后，在MPR模式中，功能測試設備120可以通過輸入/輸出引腳102來接收儲存在多用途寄存器MPRO到MPR31中的CA信號CA〈0:22>和奇偶校驗狀態PAR_STATE。功能測試設備120可以通過參考從半導體器件110傳送來的奇偶校驗狀態PAR_STATE以及儲存在功能測試設備120中的CA信號CA〈0:22>與從半導體器件110傳送來的CA信號CA〈0:22>之間的比較結果來判定CA輸入引腳101是否正確耦接。根據奇偶校驗狀態PAR_STATE和針對CA信號的比較結果，可以獲得下面的OS測試結果。在下文中，儲存在功能測試設備120中的CA信號可以由CA1〈0:22>表示，而從半導體器件110輸出的CA信號可以由CA2〈0:22>表不。
[0042](I)當奇偶校驗狀態PAR_STATE是“ I”且CA信號CA1〈0:22>的各個位與CA信號CA2<0:22>的各個位一致時，可以表明CA輸入引腳101正確耦接。因此，對半導體器件110的OS測試結果確定為通過。當CA信號CA1〈0:22>的各個位等于CA2〈0:22>的各個位時，可以表明通過功能測試設備120產生的CA信號CA〈0:22>通過CA輸入引腳101而已正確地傳送到半導體器件110。
[0043](2)當奇偶校驗狀態PAR_STATE為“ I”且CA信號CA1〈0:22>的各個位與CA信號CA2<0:22>的各個位之中的偶數位不一致時，可以表明在與不一致的位相對應的CA輸入引腳101中出現耦接缺陷。因此，對半導體器件110的OS測試結果可以確定為失敗。偶編號的不同位不改變CA信號CA〈0:22>中的值“I”的奇數性或偶數性。因此，奇偶校驗狀態PAR_STATE 變為 “ I ”。
[0044](3)當奇偶校驗狀態PAR_STATE是“O”時，無論CA信號CA1〈0:22>與CA2〈0:22>之間如何一致，都可以表明奇數CA輸入引腳101中出現耦接缺陷。因此，對半導體器件110的OS測試結果可以確定為失敗。而且，當奇編號的不同位改變值“I”的奇數性或偶數性時，CA信號CA〈0:22>從偶數改變為奇數。因此，奇偶校驗狀態PAR_STATE變為“O”。
[0045]命令偏移單元2 O 2可以同步于時鐘CLK而將CA信號中的與命令相對應的信號CA<0:3>偏移供奇偶校驗單元210執行奇偶校驗檢驗所需的時間。該時間可以被稱作奇偶校驗等待時間(PL)。
[0046]命令解碼器230可以將由命令偏移單元202偏移的CA信號CA_PL〈0:3>解碼，并產生內部命令MRS、ACT、PRE、RD和WT。內部命令可以包括:模式寄存器設置命令MRS、激活命令ACT、預充電命令PRE、讀取命令RD和寫入命令WT等。半導體器件110可以執行與激活的內部命令MRS、ACT、PRE、RD和WT相對應的操作。命令解碼器230可以激活內部命令MRS、ACT、PRE、RD和WT之中的與CA信號組合CA_PL〈0:3>相對應的內部命令，以及在奇偶校驗時鐘PAR_CLK被激活時停止產生內部命令MRS、ACT、PRE、RD和WT。MRS可以表示模式寄存器設置命令，ACT可以表示激活命令，PRE可以表示預充電命令，RD可以表示讀取命令，以及WR可以表示寫入命令。
[0047]模式設置單元240可以在模式寄存器設置命令MRS被激活時使用CA信號CA<4:22>來設置MPR模式。模式設置單元240可以產生模式信號MPR，以及在MPR模式未被設置時去激活模式信號MPR或在MPR模式被設置時激活模式信號MPR。
[0048]內部單元250可以響應于內部命令ACT、PRE、RD和WT以及CA信號CA〈4:22>來執行預定操作。例如，當半導體器件110是存儲器件時，內部單元250可以包括多個存儲單元(在圖2中未圖示)，以及響應于激活命令ACT而將由CA信號CA〈4:22>指定的字線(在圖2中未圖示)激活。字線被激活時，內部單元250可以在寫入命令被施加時將通過輸入/輸出引腳102而輸入的數據DATA寫入到選中的存儲單元，以及在RD命令被施加時通過輸入/輸出引腳102而將選中的存儲單元中的數據輸出到半導體器件110的外部。
[0049]數據路徑選擇單元201可以控制數據路徑，使得在MPR模式未被設置時數據在內部電路250與輸入/輸出引腳102之間傳送，或者在MPR模式被設置時數據在寄存器單元220與輸入/輸出引腳102之間傳送。
[0050]數據轉換單元260可以對輸入到輸入/輸出引腳102的數據執行串行到并行轉換，并將轉換過的數據加載到全局總線G10〈0:63>，或者對全局總線G10〈0:63>的數據執行并行到串行轉換并將轉換過的數據輸出到輸入/輸出引腳102。
[0051]圖1中的半導體系統和圖2中的半導體器件110可以使用半導體器件110的奇偶校驗單元210和寄存器單元220而通過能夠僅執行功能測試的功能測試設備120來對CA輸入引腳101執行OS測試。因此，能夠減少半導體器件110的制備時間和成本。
[0052]圖3是奇偶校驗單元210的配置圖。
[0053]參見圖3，奇偶校驗單元210可以包括:奇偶校驗檢驗單元310、偏移單元320和時鐘發生單元330。
[0054]奇偶校驗檢驗單元310可以判定CA信號CA〈0:22>中的值“ I”的數目是奇數還是偶數，并檢測判定結果RES是否對應于奇偶校驗位PAR的邏輯值。奇偶校驗檢驗單元310可以對CA信號CA〈0:22>執行異或運算。判定結果RES可以在CA信號CA〈0:22>中的值“I”的數目是奇數時變為“ I ”，或者在該數目是偶數時變為“O”。
[0055]因此，當奇偶校驗位PAR是“ I”時(奇數檢驗)，奇偶校驗狀態PAR_STATE可以在CA信號CA〈0:22>中的值“I”的數目為奇數時變為“0”，或在信號的該數目為偶數時變為“ I ”。此外，當奇偶校驗位PAR是“O”時(偶數檢驗)，奇偶校驗狀態PAR_STATE可以在CA信號CA〈0:22>中的值“ I ”的數目為奇數時變為“ I ”，或在信號的該數目是偶數時變為“O”。
[0056]偏移單元320可以同步于時鐘CLK而將CA信號CA〈0:22>偏移用于奇偶校驗檢驗單元310來執行奇偶校驗檢驗所需的時間，并輸出偏移過的信號作為CA信號CA_L〈0:22>。
[0057]時鐘發生單元330可以產生奇偶校驗時鐘PAR_CLK，以及在奇偶校驗狀態PAR_STATE是“ I ”時在預定時段期間將時鐘CLK作為奇偶校驗時鐘PAR_CLK來傳送，或者在奇偶校驗狀態PAR_STATE是“O”時不將時鐘CLK作為奇偶校驗時鐘PAR_CLK來傳送。因此，可以在奇偶校驗狀態PAR_STATE是“ I ”時在預定時段期間激活奇偶校驗時鐘PAR_CLK，或者在奇偶校驗狀態PAR_STATE是“O”時去激活奇偶校驗時鐘PAR_CLK。
[0058]圖4是內部單元250的配置圖。
[0059]參見圖4，內部單元250可以包括多個存儲體組BGO到BG3，每個存儲體組包括多個存儲體BKO到BK15。存儲體BKO到BK15中的每個可以包括用于儲存數據的多個存儲單元(在圖4中未圖示)。
[0060]半導體器件110可以在數據讀取操作或寫入操作期間將數據寫入通過地址信號CA〈4:22>而選中擇的存儲單元或者從通過地址信號CA〈4:22>而選中的存儲單元讀取數據。多個存儲體組BGO到BG3之中的要被訪問的存儲體組可以通過存儲體組地址信號CA<4:5>來選擇。選中的存儲體組之內的多個存儲體BKO到BK15之中的要被訪問的存儲體可以通過存儲體地址信號CA〈6:7>來選擇。選中的存儲體之內的多個存儲單元之中的要被訪問的存儲單元可以通過地址信號CA〈8:22>來選擇。
[0061]圖5是根據本發明的另一個實施例的半導體器件110的配置圖。
[0062]參見圖5，半導體器件110可以包括:輸入引腳101、輸入/輸出引腳102、數據路徑選擇單元501、命令偏移單元502、奇偶校驗單元510、寄存器單元520、命令解碼器530、模式設置單元540以及內部單元550。與圖2中的半導體器件不同的是，圖5中的半導體器件110還可以包括用于施加一個或更多個測試信號TMl和TM2的輸入引腳101。
[0063]圖5中的半導體器件110可以根據通過輸入引腳101而輸入的信號PAR_SIG、TM1和TM2來執行對CA信號CA〈0:22>的偶數校驗檢驗或奇數校驗檢驗，以及功能測試設備120可以在功能測試期間使用測試信號TMl和TM2來控制偶數檢驗或奇數檢驗。信號PAR_SIG可以表示CA信號CA〈0:22>中的值“I”的數目。在功能測試操作期間通過其輸入信號PAR_SIG的輸入引腳101不能使用，而是被浮置。命令偏移單元502、寄存器單元520、命令解碼器530、模式設置單元540和內部單元550可以以與參照圖2到圖4而描述的那些相同的方式來配置以及操作。
[0064]圖6是奇偶校驗單元510的配置圖。
[0065]參見圖6，奇偶校驗單元510可以包括:奇偶校驗控制部601、奇偶校驗檢驗部610、偏移部620和時鐘發生部630。奇偶校驗控制部601可以包括與非門NAND和反相器IVl到IV3。偏移部620和時鐘發生部630可以以與參照圖3而描述的那些相同的方式來配置以及操作。
[0066]奇偶校驗檢驗部610可以判定CA信號CA〈0:22>中的值“I”的數目是奇數還是偶數，并檢測判定結果RES是否對應于信號PAR_SIG、TM1和TM2的組合的邏輯值。奇偶校驗檢驗單元310可以對CA信號CA〈0:22>執行異或運算。判定結果RES可以在CA信號CA〈0:22>中值“ I ”的數目是奇數時變為“ I ”，或在信號的該數目為偶數時變為“O”。
[0067]此外，奇偶校驗檢驗部610可以通過對信號PAR、測試信號TM2以及判定結果RES執行異或運算來判定奇偶校驗狀態PAR_STATE的邏輯值。可以通過對信號PAR_SIG和TMl執行“與”運算來獲得信號PAR。測試信號TMl可以在功能測試期間將信號PAR固定為“O”。盡管信號PAR_SIG在功能測試期間浮置，但信號PAR可以在測試信號TMl為“O”時變為“O”。當測試信號TM2為“O”時，奇偶校驗檢驗部610可以執行奇數檢驗。當測試信號TM2為“I”時，奇偶校驗檢驗部610可以執行偶數檢驗。
[0068]在功能測試期間，功能測試設備120可以產生具有值“O”的測試信號TMl和TM2，以及產生CA信號CA〈0:22>使得CA信號CA〈0:22>中的值“ I ”的數目為偶數。在功能測試期間，功能測試設備120可以產生具有值“O”的測試信號TMl和具有值“I”的測試信號TM2，以及產生CA信號CA〈0:22>使得CA信號CA〈0:22>中的值“ I ”的數目為奇數。
[0069]圖5中的半導體器件110可以以與圖2中的半導體器件110相同的方式來執行測試，以及使用功能測試來執行OS測試。
[0070]圖7是根據本發明的另一個實施例的半導體器件110的配置圖。
[0071]參見圖7，半導體器件110可以包括:輸入引腳101、輸入/輸出引腳102、數據路徑選擇單元701、奇偶校驗單元710、寄存器單元720、命令解碼器730、模式設置單元740、內部電路750和數據轉換單元760。圖7中的半導體器件110可以使用用于控制寄存器單元720的功能測試來對CA輸入引腳101執行OS測試。
[0072]CA信號CA〈0:22>可以劃分為第一組和第二組。第一組可以包括:激活命令信號CA〈0>、行地址選通信號CA〈1>、寫入使能信號CA〈3>、存儲體地址信號CA〈6:7>以及第11地址信號和第12地址信號CA〈19:20>。第二組可以包括:列地址選通信號CA〈2>、存儲體組地址信號CA〈4:5>以及第零地址信號到第十地址信號、第13地址信號以及第17地址信號CA〈8:18>和CA〈21:22>。第一組可以包括用于控制寄存器單元220的操作的CA信號CA〈0: 2>、CA〈3>、CA〈6: 7>和CA〈19:20>，而第二組可以包括不用于控制寄存器單元220的操作的CA信號CA〈2>、CA〈4:5>、CA<8:18>和CA〈21:22>。為何將CA信號劃分為兩組來執行OS測試的原因可以描述如下。
[0073]第一組的CA信號可以用于控制寄存器單元220的操作。因此，通過確認寄存器單元220響應于被施加到寄存器單元220的第一組的CA信號而執行了預期操作來判定第一組的CA輸入引腳101是否正確耦接是可能的。換言之，當寄存器單元220執行了與被提供給半導體器件110的第一組的CA信號相對應的預期操作時，其可以表明第一組的CA輸入引腳101正確耦接。當寄存器單元220未執行與被提供給半導體器件110的第一組的CA信號相對應的預期操作時，其可以表明第一組的CA輸入引腳101未正確耦接。
[0074]另一方面，由于第二組的CA信號未用于控制寄存器單元220的操作，故不能通過與第一組的CA信號相同的方法來判定第二組的CA輸入引腳101是否正確耦接。在這種情形下，功能測試設備120可以施加第二組的CA信號到半導體器件110、并儲存提供的CA信號，而半導體器件110可以將接收到的第二組的CA信號儲存在多用途寄存器MPRO到MPR31中，并將儲存的CA信號輸出到功能測試設備。然后，功能測試設備120可以將從半導體器件110輸出的第二組的CA信號與儲存在功能測試設備120中的第二組的CA信號相比較，并判定第二組的CA輸入引腳101是否正確耦接。
[0075]在下文中，將如下描述哪種操作由第一組的CA信號CA〈0:2>、CA〈3>、CA〈6:7>和CA<19:20>來控制以及在功能測試期間如何執行對第一組的CA輸入引腳101的OS測試。
[0076]可以在施加其中僅CA〈0>是“I”而CA〈1:3>是“O”的CA信號CA〈0:3>時激活模式寄存器設置命令MRS。因此，功能測試設備120可以施加CA信號CA〈0:3>為“1000”，并檢驗半導體器件110是否正確地執行了 MRS設置，由此檢測CA信號CA〈0>的輸入引腳101是否正確耦接。
[0077]可以在CA信號CA〈0:3>是“1100”時激活寫入命令WT。因此，功能測試設備120可以在MPR模式中施加CA信號CA〈0: 3>為“ 1100”，并檢驗數據是否被正確地寫入多用途寄存器MPRO到MPR31，由此檢測CA信號CA〈1>的輸入引腳101是否正確耦接。
[0078]可以在CA信號CA〈0:3>是“1101”時激活讀取命令1?。因此，功能測試設備120可以在MPR模式中施加CA信號CA〈0:3>為“1101”，以及檢驗多用途寄存器MPRO到MPR31中的數據是否被正確地讀取，由此檢測CA信號CA〈3>的輸入引腳101是否正確耦接。
[0079]存儲體地址信號CA〈6:7>是用于選擇多個多用途寄存器MPRO到MPR31之中的多用途寄存器來讀取/寫入數據的信號。例如，當存儲體地址信號CA〈6:7>是“00”、“10”、“01”和“11”時，多用途寄存器MPRO到MPR7、多用途寄存器MPR8到MPR15、多用途寄存器MPR16到MPR23和多用途寄存器MPR24到MPR31可以分別被選中。當半導體器件110被復位時，多用途寄存器MPRO到MPR31可以被復位以儲存特定值。例如，多用途寄存器MPRO到MPR7、多用途寄存器MPR8到MPR15、多用途寄存器MPR16到MPR23和多用途寄存器MPR24至IjMPR31 可以被設置為分別儲存“10101010”、“ 11001100”、“ 11110000”和“00000000”。因此，在改變存儲體地址信號CA〈6: 7>的值的同時讀取并檢驗多用途寄存器的數據時，功能測試設備120可以根據存儲體地址信號CA〈6:7>的值來檢驗是否選中正確的多用途寄存器，由此檢測存儲體地址信號CA〈6:7>的輸入引腳101是否正確耦接。
[0080]第11地址信號和第12地址信號CA〈19:20>可以被用來選擇儲存在多用途寄存器MPRO到MPR31中的數據的輸出模式。儲存在多用途寄存器MPRO到MPR31中的數據可以通過輸入/輸出引腳102來輸出。此時，假定為多用途寄存器MPRO到MPR31的數據可以通過8個輸入/輸出引腳102來輸出。此外，假定為該8個輸入/輸出引腳用DQO到DQ7來表示，且儲存在選中的多用途寄存器MPRO到MPR7中的值為“01111111”。
[0081]在其中第11地址信號和第12地址信號CA〈19:20>是“00”的第一模式中，儲存在選中的多用途寄存器MPRO到MPR7中的數據可以串行地輸出到輸入/輸出引腳DQO到DQ7。即，“01111111”可以串行地輸出到輸入/輸出引腳DQO到DQ7中的每個。在其中第11地址信號和第12地址信號CA〈19:20>是“ 10”的第二模式中，儲存在選中的多用途寄存器MPRO到MPR7中的數據可以輸出到對應的輸入/輸出引腳DQO到DQ7。即，“O”可以輸出到輸入/輸出引腳DQO，而“ I”可以輸出到輸入/輸出引腳DQI到DQ7。在其中第11地址信號和第12地址信號CA〈19:20>是“01”的第三模式中，多用途寄存器MPRO到MPR31的數據可以通過對應的輸入/輸出引腳102來串行地輸出。例如，當假定“ 1111 ”、“ 11001100 ”、“11110000”和“00000000”分別儲存在多用途寄存器MPRO到MPR7、多用途寄存器MPR8到MPR15、多用途寄存器MPR16到MPR23和多用途寄存器MPR24到MPR31中時，“ 10101010”可以通過輸入/輸出引腳DQO來串行地輸出，“ 11001100 ”可以通過輸入/輸出引腳DQI來串行地輸出，“ 11110000 ”可以通過輸入/輸出引腳DQ2來串行地輸出，以及“ 00000000 ”可以通過輸入/輸出引腳DQ3來串行地輸出。
[0082]因此，當改變第11地址信號和第12地址信號CA〈19:20>的值的同時讀取并檢驗多用途寄存器中的數據時，功能測試設備120可以根據第11地址信號和第12地址信號CA<19:20>的值來檢驗是否選中正確的多用途寄存器，由此檢測第11地址信號和第12地址信號CA〈19:20>的輸入引腳101是否正確耦接。
[0083]在下文中，將描述在功能測試期間如何執行針對第二組的CA輸入引腳101的OS測試。此時，僅使用多個寄存器MPRO到MPR31之中的多用途寄存器MPRO到MPR7來執行OS測試的方法將被描述如下。
[0084]由于第二組的CA信號CA〈2>、CA〈4:5>、CA〈8:18>和CA〈21:22>的數目為16而用于功能測試的多用途寄存器MPRO到MPR7的數目為8，故可以通過將數據寫入多用途寄存器MPRO到MPR7兩次或從多用途寄存器MPRO到MPR7讀取兩次數據來完成對第二組的CA輸入引腳101的OS測試。此時，可以根據測試信號TM3來選擇儲存在多用途寄存器MPRO到MPR7中的CA信號。測試信號TM3可以通過分開形成在半導體器件110中的輸入引腳101來從功能測試設備120輸入到半導體器件110。
[0085]首先，當測試信號TM3是“O”時，寄存器單元720可以通過寫入操作來將CA信號CA〈2>、CA<4:5>和CA〈8:12>儲存在多用途寄存器MPRO到MPR7中。然后，功能測試設備120可以將通過讀取操作而從多用途寄存器MPRO到MPR7輸出的CA信號CA〈2>、CA〈4:5>和CA<8:12>與儲存在功能測試設備120中的CA信號相比較，并檢測CA信號CA〈2>、CA<4:5>和CA〈8:12>的輸入引腳101是否正確耦接。
[0086]然后，當測試信號TM3是“I”時，寄存器單元720可以通過寫入操作來將CA信號〇八〈13:18>和04〈21:22>儲存在多用途寄存器10^0到10^7中。然后，功能測試設備120可以將通過讀取操作而從多用途寄存器MPRO到MPR7輸出的CA信號CA〈13:18>和CA〈21:22>與儲存在功能測試設備120中的CA信號相比較，并檢測CA信號CA〈13:18>和CA〈21:22>的輸入引腳101是否正確耦接。
[0087]數據轉換單元750可以對輸入到輸入/輸出引腳102的數據執行串行到并行轉換，并將轉換過的數據加載到全局總線G10〈0:63>上，或者對全局總線G10〈0:63>的數據執行并行到串行轉換并將轉換過的數據輸出到輸入/輸出引腳102。
[0088]圖1中的半導體系統和圖7中的半導體器件110可以使用半導體器件110的寄存器單元720來通過僅能夠執行功能測試的功能測試設備120來執行對CA輸入引腳101的OS測試。因此，可以減少制備時間和成本。
[0089]圖8是寄存器單元720的配置圖。
[0090]參見圖8，寄存器單元720可以包括:多用途寄存器MPRO到MPR31、選擇部810和寄存器控制部820。寄存器控制部820可以包括解碼器821和讀取控制器822。
[0091]選擇部810可以響應于測試信號TM3來選擇CA信號CA〈2>、CA〈4:5>、CA〈8:18>和CA〈21:22>中的部分，以及通過輸入線A〈0:7>來將選中的信號傳送到多用途寄存器MPRO到MPR31。選擇部810可以在測試信號TM3為“O”時選擇CA信號CA〈2>、CA〈4:5>、CA<8:12>并將選中的信號傳送到輸入線A〈0>到A〈7>，或者在測試信號TM3為“I”時選擇CA信號CA<13:18>和CA〈21:22>并將選中的信號傳送到輸入線A〈0>到A〈7>。
[0092]在其中MPR信號被激活的MPR模式中，寄存器單元720可以從多用途寄存器MPRO到MPR31中讀取數據或將數據寫入多用途寄存器MPRO到MPR31。解碼器821可以對存儲體地址信號CA〈4:5>解碼，并將選擇信號EN〈0:3>之中的與存儲體地址信號CA〈4:5>的值相對應的一個選擇信號激活。當在MPR模式中寫入命令WT被激活時，被傳送到輸入線A〈0: 7>的信號可以被儲存在選中的多用途寄存器中。例如，當存儲體地址信號CA〈4:5>是“00”時，選擇信號ENO可以被激活。當在MPR模式中寫入命令WT被激活時，輸入線A〈0>到A〈7>的信號可以被儲存在多用途寄存器MPRO到MPR7中。
[0093]當在MPR模式中讀取命令RD被激活時，讀取控制器822可以根據通過第11地址信號和第12地址信號CA〈19:20>而設置的輸出模式來將多用途寄存器MPRO到MPR31中的數據傳送到全局總線G10〈0:63>。全局總線G10〈0:63>的數據可以通過輸入/輸出引腳102來輸出到半導體器件110的外部。
[0094]圖9是用于描述用來測試根據本發明的一個實施例的半導體器件的方法的流程圖。圖9中的用于測試半導體器件的方法可以包括使用圖2或圖5中的半導體器件110的測試方法。
[0095]參見圖9，用于測試半導體器件的方法可以包括:CA信號施加步驟S910、奇偶校驗檢驗步驟S920、CA信號儲存步驟S930、CA信號輸出步驟S940和信號比較步驟S950。
[0096]在CA信號施加步驟S910，功能測試設備120可以施加CA信號CA〈0:22>到半導體器件110。如以上參照圖2所述，功能測試設備120可以直接產生CA信號CA〈0:22>和奇偶校驗位PAR使得CA信號CA〈0:22>中的值“ I ”的數目不對應于奇偶校驗位PAR，并將CA信號CA〈0:22>和奇偶校驗位PAR施加到半導體器件110。另一方面，如以上參照圖5所述，功能測試設備120可以產生具有預定數目的值“I”的CA信號CA〈0:22>以及產生信號PAR_SIG、TM1和TM2，使得圖5中的半導體器件110通過信號PAR_SIG、TM1和TM2的組合來對CA信號CA〈0:22>或者執行偶數校驗檢驗或者執行奇數校驗檢驗，所述偶數校驗檢驗或奇數校驗檢驗的結果為失敗。
[0097]在奇偶校驗檢驗步驟S920，功能測試設備120可以對CA信號CA〈0:22>執行奇偶校驗操作并產生奇偶校驗時鐘PAR_CLK和奇偶校驗狀態PAR_STATE。作為參考，當CA輸入引腳101正確耦接時，奇偶校驗時鐘PAR_CLK可以被激活，而奇偶校驗狀態PAR_STATE可以變為“I”。
[0098]當作為奇偶校驗檢驗結果而奇偶校驗時鐘PAR_CLK被激活且奇偶校驗狀態PAR_STATE變為“I”時，CA信號CA〈0:22>可以在CA信號儲存步驟S930中被儲存在多用途寄存器MPRO到MPR3中。
[0099]在CA信號輸出步驟S940，可以將奇偶校驗狀態PAR_STATE和儲存在多用途寄存器MPRO到MPR3中的CA信號CA〈0:22>向外部輸出。輸出的CA信號CA〈0:22>可以被輸入到功能測試設備120。
[0100]在信號比較步驟S950，功能測試設備120可以將儲存于其中的CA信號CA〈0:22>與從半導體器件I1輸出的CA信號CA〈0:22>相比較，并檢測CA輸入引腳101是否正確耦接。
[0101]圖10是用于描述用來測試根據本發明的一個實施例的半導體器件的方法的流程圖。圖10中的用于測試半導體器件的方法包括使用圖7中的半導體器件I1的測試方法。
[0102]參見圖10，用于測試半導體器件的方法可以包括:CA信號施加步驟S1010、命令執行步驟S1020、第一組判定步驟S1030和第二組判定步驟S1040。
[0103]在CA信號施加步驟S1010，可以施加CA信號CA〈0:22>到功能測試設備120。此時，CA信號可以包括用于執行MRS模式的組合、用于執行寫入操作的組合、用于執行讀取操作的組合、用于選擇多用途寄存器MPRO到MPR31中的部分的組合以及用于選擇儲存在多用途寄存器MPRO到MPR31中的數據的輸出模式的組合。
[0104]在命令執行步驟S1020，半導體器件110可以執行與在CA信號施加步驟S1010施加的CA信號之中的第一組的CA信號的組合相對應的操作。在第一組判定步驟S1030，功能測試設備120可以通過檢測半導體器件110是否正確地執行了命令執行步驟S1020中的命令來執行針對第一組的CA輸入引腳的OS測試。
[0105]此時，命令執行步驟S1020可以包括將第二組的CA信號儲存在多用途寄存器MPRO到MPR31中以及將儲存的CA信號輸出。在第二組判定步驟S1040，功能測試設備120可以通過將儲存于其中的CA信號與在命令執行步驟S1020輸出的第二組的CA信號相比較來執行針對第二組的CA輸入引腳的OS測試。
[0106]根據第二組判定步驟S1040之后是否針對所有的CA輸入引腳的OS測試都被完成，過程可以結束，或者步驟S1010到步驟S1040可以重復。
[0107]根據本發明的實施例，半導體系統及用于測試半導體器件的方法可以使用對包括多用途寄存器的半導體器件執行功能測試的封裝功能測試設備來執行針對半導體器件的輸入/輸出引腳的OS測試。
[0108]盡管已經處于說明性的目的而描述了各種實施例，但對于本領域技術人員將明顯的是，在不脫離如所附權利要求書中所限定的本發明的精神和范圍的情況下，可以做出各種改變和變型。
[0109]通過以上實施例可以看出，本申請提供了以下的技術方案。
[0110]技術方案1.一種半導體系統，包括:
[0111]半導體器件，包括:
[0112]多個第一輸入引腳，適用于接收多個命令信號/地址信號；
[0113]多個多用途寄存器；以及
[0114]奇偶校驗檢驗單元，適用于:在命令信號/地址信號中的第一邏輯值的數目對應于奇偶校驗位的邏輯值時將奇偶校驗檢驗結果確定為通過，在第一邏輯值的數目與奇偶校驗位的邏輯值不對應時將奇偶校驗檢驗結果確定為失敗，以及控制命令信號/地址信號被儲存在多用途寄存器中；以及
[0115]功能測試設備，適用于:在功能測試期間施加命令信號/地址信號到第一輸入引腳，以及控制命令信號/地址信號使得第一邏輯值的數目與奇偶校驗位的邏輯值不對應。
[0116]技術方案2.如技術方案I所述的半導體系統，
[0117]其中，當奇偶校驗位具有第一奇偶校驗檢驗值時，奇偶校驗檢驗單元在第一邏輯值的數目為奇數時將奇偶校驗檢驗結果確定為通過，而在第一邏輯值的數目為偶數時將奇偶校驗檢驗結果確定為失敗，以及
[0118]其中，當奇偶校驗位具有第二奇偶校驗檢驗值時，奇偶校驗檢驗單元在第一邏輯值的數目為偶數時將奇偶校驗檢驗結果確定為通過，而在第一邏輯值的數目為奇數時將奇偶校驗檢驗結果確定為失敗。
[0119]技術方案3.如技術方案I所述的半導體系統，
[0120]其中，半導體器件包括適用于接收奇偶校驗位的第二輸入引腳，以及
[0121]其中，功能測試設備在功能測試期間施加命令信號/地址信號以及奇偶校驗位使得第一邏輯值的數目與奇偶校驗位的邏輯值不對應。
[0122]技術方案4.如技術方案I所述的半導體系統，
[0123]其中，半導體器件包括:
[0124]第二輸入引腳，適用于接收奇偶校驗信號；
[0125]—個或更多個測試輸入引腳，適用于接收一個或更多個測試信號；以及
[0126]奇偶校驗控制單元，適用于通過組合奇偶校驗信號和所述一個或更多個測試信號來產生奇偶校驗位，以及
[0127]其中，在功能測試期間，功能測試設備施加命令信號/地址信號使得第一邏輯值的數目對應于奇偶校驗信號的邏輯值，以及施加所述一個或更多個測試信號使得第一邏輯值的數目與奇偶校驗位的邏輯值不對應。
[0128]技術方案5.如技術方案I所述的半導體系統，其中，半導體器件將奇偶校驗檢驗單元的判定結果儲存在多用途寄存器中、以及將儲存在多用途寄存器中的奇偶校驗檢驗單元的判定結果以及命令信號/地址信號輸出，以及功能測試設備將施加到半導體器件的命令信號/地址信號與從半導體器件輸出的命令信號/地址信號相比較。
[0129]技術方案6.如技術方案5所述的半導體系統，
[0130]其中，功能測試設備在判定結果為失敗且儲存的命令信號/地址信號等于輸出的命令信號/地址信號時將針對第一輸入引腳的測試結果確定為通過，以及
[0131]其中，功能測試設備在判定結果為失敗且儲存的命令信號/地址信號不同于輸出的命令信號/地址信號時、或者在判定結果為通過時將針對第一輸入引腳的測試結果確定為失敗。
[0132]技術方案7.如技術方案I所述的半導體系統，其中，奇偶校驗檢驗單元將通過對命令信號/地址信號執行異或運算而獲得的組合信號的邏輯值與奇偶校驗位相比較，并判定第一邏輯值的數目是否對應于所述組合信號的邏輯值。
[0133]技術方案8.如技術方案I所述的半導體系統，
[0134]其中，半導體器件還包括內部電路，所述內部電路適用于:當奇偶校驗檢驗單元的判定結果為通過時，所述內部電路在正常操作期間對由命令信號/地址信號之中的一個或更多個信號的組合指定的位置執行通過命令信號/地址信號之中的所述一個或更多個信號的組合而施加的命令，以及
[0135]當半導體器件是存儲器件時，內部電路包括多個存儲單元，并根據所述命令來訪問指定的位置處的存儲單元，其中，所述命令包括數據讀取命令或數據寫入命令，訪問包括數據讀取操作或數據寫入操作。
[0136]技術方案9.如技術方案8所述的半導體系統，其中，半導體器件還包括數據經其而輸入/輸出的多個數據輸入/輸出引腳，并將儲存在多用途寄存器中的命令信號/地址信號輸出到數據輸入/輸出引腳。
[0137]技術方案10.如技術方案I所述的半導體系統，其中，所述多個命令信號/地址信號包括激活命令信號、列選通命令信號、行選通命令信號、寫入使能命令信號、一個或更多個存儲體組地址信號、一個或更多個存儲體地址信號以及一個或更多個地址信號中的一個或更多個命令信號/地址信號。
[0138]技術方案11.一種半導體系統，包括:
[0139]半導體器件包括:
[0140]多個多用途寄存器；以及
[0141]多個第一輸入引腳，適用于接收被劃分為第一組和第二組的多個命令信號/地址信號，且適用于執行由第一組的命令信號/地址信號指定的一個或更多個功能測試，其中，功能測試操作包括將第二組的命令信號/地址信號儲存在多用途寄存器中以及將第二組的命令信號/地址信號從多用途寄存器輸出的操作，
[0142]功能測試設備，適用于:在功能測試期間施加命令信號/地址信號到第一輸入引腳，并根據半導體器件是否正確地執行功能測試操作以及儲存于其中的命令信號/地址信號與從半導體器件輸出的命令信號/地址信號之間的比較結果來判定針對第一輸入引腳的測試結果。
[0143]技術方案12.如技術方案11所述的半導體系統，
[0144]其中，功能測試設備在半導體器件正確地執行功能測試操作時將針對與第一組的命令信號/地址信號相對應的第一輸入引腳的測試結果確定為通過，以及
[0145]其中，功能測試設備在半導體器件未正確地執行功能測試操作時將針對與第一組的命令信號/地址信號相對應的第一輸入引腳的測試結果確定為失敗。
[0146]技術方案13.如技術方案11所述的半導體系統，
[0147]其中，當從半導體器件輸出的命令信號/地址信號等于儲存的命令信號/地址信號時，功能測試設備將針對與第二組的命令信號/地址信號相對應的第一輸入引腳的測試結果確定為通過，以及
[0148]其中，當從半導體器件輸出的命令信號/地址信號不同于儲存的命令信號/地址信號時，功能測試設備將針對與第二組的命令信號/地址信號相對應的第一輸入引腳的測試結果確定為失敗。
[0149]技術方案14.如技術方案11所述的半導體系統，其中，所述一個或更多個功能測試操作包括以下操作之中的一個或更多個操作:
[0150]控制半導體器件進入用于訪問多用途寄存器的模式的操作；
[0151]選擇所述多個多用途寄存器中的一個或更多個多用途寄存器的操作；
[0152]將命令信號/地址信號儲存在多用途寄存器中的操作；
[0153]將存儲在多用途寄存器中的命令信號/地址信號輸出的操作；以及
[0154]選擇儲存在多用途寄存器中的命令信號/地址信號的輸出模式的操作。
[0155]技術方案15.如技術方案11所述的半導體系統，
[0156]其中，半導體器件還包括適用于接收測試信號的測試輸入引腳，以及
[0157]其中，半導體器件通過測試信號來選擇第二組的命令信號/地址信號之中的要儲存在多用途寄存器中的命令信號/地址信號以及要從多用途寄存器輸出的命令信號/地址信號。
[0158]技術方案16.如技術方案14所述的半導體系統，
[0159]其中，半導體器件還包括數據經其輸入/輸出的多個數據輸入/輸出引腳，以及
[0160]其中，半導體器件將儲存在多用途寄存器中的命令信號/地址信號輸出到數據輸入/輸出引腳。
[0161]技術方案17.如技術方案16所述的半導體系統，其中，半導體器件在以下模式中的一個或更多個輸出模式期間將儲存在多用途寄存器中的命令信號/地址信號輸出到數據輸入/輸出引腳:
[0162]模式，其中儲存在多用途寄存器中的所有命令信號/地址信號被串行地輸出到數據輸入/輸出引腳中的每個；
[0163]模式，其中儲存在多用途寄存器中的命令信號/地址信號中的每個被輸出到對應的數據輸入/輸出引腳；以及
[0164]模式，其中儲存在對應的多用途寄存器中的命令信號/地址信號被輸出到數據輸入/輸出引腳中的每個。
[0165]技術方案18.如技術方案11所述的半導體系統，其中，所述多個命令信號/地址信號包括激活命令信號、列選通命令信號、行選通命令信號、寫入使能命令信號、一個或更多個存儲體組地址信號、一個或更多個存儲體地址信號以及一個或更多個地址信號中的一個或更多個命令信號/地址信號。
[0166]技術方案19.一種用于測試半導體器件的方法，所述半導體器件包括用于接收多個命令信號/地址信號的多個輸入引腳且包括多個多用途寄存器，所述方法包括:
[0167]通過輸入引腳施加命令信號/地址信號到半導體器件，而控制命令信號/地址信號使得命令信號/地址信號中的第一邏輯值的數目不對應于奇偶校驗位的奇偶校驗檢驗值；
[0168]執行奇偶校驗檢驗，并在第一邏輯值的數目對應于奇偶校驗位的奇偶校驗檢驗值時將奇偶校驗檢驗結果確定為通過，或者在第一邏輯值的數目與奇偶校驗位的奇偶校驗檢驗值不對應時將奇偶校驗檢驗結果確定為失敗；以及
[0169]當奇偶校驗檢驗結果被確定為失敗時將命令信號/地址信號以及奇偶校驗位儲存在多用途寄存器中。
[0170]技術方案20.如技術方案19所述的方法，其中，在執行奇偶校驗檢驗中，
[0171]當奇偶校驗位具有第一奇偶校驗檢驗值時，奇偶校驗檢驗結果在第一邏輯值的數目為奇數時被確定為通過、以及在第一邏輯值的數目為偶數時被確定為失敗，以及
[0172]其中，當奇偶校驗位具有第二奇偶校驗檢驗值時，奇偶校驗檢驗結果在第一邏輯值的數目為偶數時被確定為通過、以及在第一邏輯值的數目為奇數時被確定為失敗。
[0173]技術方案21.如技術方案19所述的方法，
[0174]其中，施加命令信號/地址信號包括通過半導體器件的奇偶校驗輸入引腳來施加奇偶校驗位，以及
[0175]其中，奇偶校驗位具有與命令信號/地址信號中的第一邏輯值的數目不對應的奇偶fe驗檢驗值。
[0176]技術方案22.如技術方案19所述的方法，其中，施加命令信號/地址信號包括:
[0177]通過半導體器件的奇偶校驗輸入引腳來施加奇偶校驗信號，其中，奇偶校驗信號具有與第一邏輯值的數目相對應的邏輯值；以及
[0178]通過半導體器件的一個或更多個測試輸入引腳來施加一個或更多個測試信號，以及控制通過所述一個或更多個測試信號與奇偶校驗信號的組合而產生的奇偶校驗位使得奇偶校驗位與命令信號/地址信號中的第一邏輯值的數目不對應。
[0179]技術方案23.如技術方案19所述的方法，
[0180]其中，當奇偶校驗檢驗結果為失敗且施加到半導體器件的命令信號/地址信號等于輸出的命令信號/地址信號時，將針對第一輸入引腳的測試結果確定為通過，以及
[0181]其中，當奇偶校驗檢驗結果為失敗且施加到半導體器件的命令信號/地址信號不同于輸出的命令信號/地址信號時、或者奇偶校驗檢驗結果為通過時，將針對第一輸入引腳的測試結果確定為失敗。
[0182]技術方案24.—種用于測試半導體器件的方法，所述半導體器件包括多個多用途寄存器以及用于接收被劃分為第一組和第二組的多個命令信號/地址信號的多個輸入引腳，所述方法包括:
[0183]通過輸入引腳來施加命令信號/地址信號到半導體器件；
[0184]執行由第一組的命令信號/地址信號指定的一個或更多個功能測試操作，其中，測試操作包括將第二組的命令信號/地址信號儲存在多用途寄存器中以及從多用途寄存器中輸出第二組的命令信號/地址信號的操作；
[0185]根據半導體器件是否正確地執行所述一個或更多個功能測試操作來判定針對與第一組的命令信號/地址信號相對應的輸入引腳的測試結果；以及
[0186]根據施加到半導體器件的命令信號/地址信號與從半導體器件輸出的命令信號/地址信號之間的比較結果來判定針對與第二組的命令信號/地址信號相對應的輸入引腳的測試結果。
[0187]技術方案25.如技術方案24所述的方法，
[0188]其中，判定針對與第一組的命令信號/地址信號相對應的輸入引腳的測試結果在半導體器件正確地執行功能測試操作時將測試結果確定為通過，以及
[0189]其中，判定針對與第一組的命令信號/地址信號相對應的輸入引腳的測試結果在半導體器件未正確地執行功能測試操作時將測試結果確定為失敗。
[0190]技術方案26.如技術方案24所述的方法，
[0191]其中，當施加到半導體器件的命令信號/地址信號等于從半導體器件輸出的命令信號/地址信號時，將針對與第二組的命令信號/地址信號相對應的輸入引腳確定為通過，以及
[0192]其中，當施加到半導體器件的命令信號/地址信號不同于從半導體器件輸出的命令信號/地址信號時，將針對與第二組的命令信號/地址信號相對應的輸入引腳確定為失敗。
【主權項】
1.一種半導體系統，包括: 半導體器件，包括: 多個第一輸入引腳，適用于接收多個命令信號/地址信號； 多個多用途寄存器；以及 奇偶校驗檢驗單元，適用于:在命令信號/地址信號中的第一邏輯值的數目對應于奇偶校驗位的邏輯值時將奇偶校驗檢驗結果確定為通過，在第一邏輯值的數目與奇偶校驗位的邏輯值不對應時將奇偶校驗檢驗結果確定為失敗，以及控制命令信號/地址信號被儲存在多用途寄存器中；以及 功能測試設備，適用于:在功能測試期間施加命令信號/地址信號到第一輸入引腳，以及控制命令信號/地址信號使得第一邏輯值的數目與奇偶校驗位的邏輯值不對應。2.如權利要求1所述的半導體系統， 其中，當奇偶校驗位具有第一奇偶校驗檢驗值時，奇偶校驗檢驗單元在第一邏輯值的數目為奇數時將奇偶校驗檢驗結果確定為通過，而在第一邏輯值的數目為偶數時將奇偶校驗檢驗結果確定為失敗，以及 其中，當奇偶校驗位具有第二奇偶校驗檢驗值時，奇偶校驗檢驗單元在第一邏輯值的數目為偶數時將奇偶校驗檢驗結果確定為通過，而在第一邏輯值的數目為奇數時將奇偶校驗檢驗結果確定為失敗。3.如權利要求1所述的半導體系統， 其中，半導體器件包括適用于接收奇偶校驗位的第二輸入引腳，以及其中，功能測試設備在功能測試期間施加命令信號/地址信號以及奇偶校驗位使得第一邏輯值的數目與奇偶校驗位的邏輯值不對應。4.如權利要求1所述的半導體系統， 其中，半導體器件包括: 第二輸入引腳，適用于接收奇偶校驗信號； 一個或更多個測試輸入引腳，適用于接收一個或更多個測試信號；以及奇偶校驗控制單元，適用于通過組合奇偶校驗信號和所述一個或更多個測試信號來產生奇偶校驗位，以及 其中，在功能測試期間，功能測試設備施加命令信號/地址信號使得第一邏輯值的數目對應于奇偶校驗信號的邏輯值，以及施加所述一個或更多個測試信號使得第一邏輯值的數目與奇偶校驗位的邏輯值不對應。5.如權利要求1所述的半導體系統，其中，半導體器件將奇偶校驗檢驗單元的判定結果儲存在多用途寄存器中、以及將儲存在多用途寄存器中的奇偶校驗檢驗單元的判定結果以及命令信號/地址信號輸出，以及功能測試設備將施加到半導體器件的命令信號/地址信號與從半導體器件輸出的命令信號/地址信號相比較。6.如權利要求5所述的半導體系統， 其中，功能測試設備在判定結果為失敗且儲存的命令信號/地址信號等于輸出的命令信號/地址信號時將針對第一輸入引腳的測試結果確定為通過，以及 其中，功能測試設備在判定結果為失敗且儲存的命令信號/地址信號不同于輸出的命令信號/地址信號時、或者在判定結果為通過時將針對第一輸入引腳的測試結果確定為失敗。7.如權利要求1所述的半導體系統，其中，奇偶校驗檢驗單元將通過對命令信號/地址信號執行異或運算而獲得的組合信號的邏輯值與奇偶校驗位相比較，并判定第一邏輯值的數目是否對應于所述組合信號的邏輯值。8.一種半導體系統，包括: 半導體器件包括: 多個多用途寄存器；以及 多個第一輸入引腳，適用于接收被劃分為第一組和第二組的多個命令信號/地址信號，且適用于執行由第一組的命令信號/地址信號指定的一個或更多個功能測試，其中，功能測試操作包括將第二組的命令信號/地址信號儲存在多用途寄存器中以及將第二組的命令信號/地址信號從多用途寄存器輸出的操作， 功能測試設備，適用于:在功能測試期間施加命令信號/地址信號到第一輸入引腳，并根據半導體器件是否正確地執行功能測試操作以及儲存于其中的命令信號/地址信號與從半導體器件輸出的命令信號/地址信號之間的比較結果來判定針對第一輸入引腳的測試結果。9.一種用于測試半導體器件的方法，所述半導體器件包括用于接收多個命令信號/地址信號的多個輸入引腳且包括多個多用途寄存器，所述方法包括: 通過輸入引腳施加命令信號/地址信號到半導體器件，而控制命令信號/地址信號使得命令信號/地址信號中的第一邏輯值的數目不對應于奇偶校驗位的奇偶校驗檢驗值；執行奇偶校驗檢驗，并在第一邏輯值的數目對應于奇偶校驗位的奇偶校驗檢驗值時將奇偶校驗檢驗結果確定為通過，或者在第一邏輯值的數目與奇偶校驗位的奇偶校驗檢驗值不對應時將奇偶校驗檢驗結果確定為失敗；以及 當奇偶校驗檢驗結果被確定為失敗時將命令信號/地址信號以及奇偶校驗位儲存在多用途寄存器中。10.一種用于測試半導體器件的方法，所述半導體器件包括多個多用途寄存器以及用于接收被劃分為第一組和第二組的多個命令信號/地址信號的多個輸入引腳，所述方法包括: 通過輸入引腳來施加命令信號/地址信號到半導體器件； 執行由第一組的命令信號/地址信號指定的一個或更多個功能測試操作，其中，測試操作包括將第二組的命令信號/地址信號儲存在多用途寄存器中以及從多用途寄存器中輸出第二組的命令信號/地址信號的操作； 根據半導體器件是否正確地執行所述一個或更多個功能測試操作來判定針對與第一組的命令信號/地址信號相對應的輸入引腳的測試結果；以及 根據施加到半導體器件的命令信號/地址信號與從半導體器件輸出的命令信號/地址信號之間的比較結果來判定針對與第二組的命令信號/地址信號相對應的輸入引腳的測試結果。
【文檔編號】G11C29/08GK105938727SQ201510609566
【公開日】2016年9月14日
【申請日】2015年9月22日
【發明人】玄相娥, 金載鎰
【申請人】愛思開海力士有限公司