存儲器控制器及其操作方法

存儲器控制器及其操作方法
【專利摘要】一種存儲器控制器的操作方法，包括：基于讀取重試表格來執(zhí)行第一硬判決讀取操作，讀取重試表格包括表示半導(dǎo)體存儲器件的讀取環(huán)境的索引，其中，讀取重試表格定義多電平單元的多個(gè)硬讀取電壓電平的硬讀取電壓值；以及當(dāng)?shù)谝挥才袥Q讀取操作失敗時(shí)，基于讀取重試表格的硬讀取電壓值通過獨(dú)立地改變硬讀取電壓電平中的每個(gè)來執(zhí)行第二硬判決讀取操作。
【專利說明】存儲器控制器及其操作方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求于2015年2月23日提交的第10-2015-0025197號韓國專利申請的優(yōu)先權(quán)，該韓國專利申請通過引用全部合并于此。
技術(shù)領(lǐng)域
[0003]本發(fā)明的各種示例性實(shí)施例涉及一種半導(dǎo)體設(shè)計(jì)技術(shù)，更具體地，涉及一種存儲器控制器及其操作方法。
【背景技術(shù)】
[0004]半導(dǎo)體存儲器件一般分為易失性存儲器件(諸如動態(tài)隨機(jī)存取存儲器(DRAM)和靜態(tài)RAM(SRAM))和非易失性存儲器件(諸如只讀存儲器(R0M)、掩模ROM(MROM)、可編程ROM (PROM)、可擦除 PROM (EPROM)、電 EPROM (EEPROM)、鐵磁 RAM (FRAM)、相變 RAM (PRAM)、磁阻RAM(MRAM)、電阻型RAM(RRAM)和閃速存儲器)。
[0005]易失性存儲器件當(dāng)其電源被切斷時(shí)丟失其儲存的數(shù)據(jù)，而非易失性存儲器件即使沒有恒定電源時(shí)也可以保持其數(shù)據(jù)。閃速存儲器件因?yàn)槠涓呔幊趟俣?、低功耗和大?shù)據(jù)儲存容量，因此廣泛地用作計(jì)算機(jī)系統(tǒng)中的儲存介質(zhì)。
[0006]在非易失性存儲器件中，尤其是閃速存儲器件中，在每個(gè)存儲單元中可儲存的數(shù)據(jù)狀態(tài)基于儲存在存儲單元中的位的數(shù)量來確定。每單元儲存I位數(shù)據(jù)的存儲單元被稱為單位(single bit)單元或單電平單元(SLC，single-level cell)。每單元儲存多位數(shù)據(jù)(即，2位或更多位數(shù)據(jù))的存儲單元被稱為多位單元、多電平單元(MLC，mult1-levelcell)或多狀態(tài)單元。多位單元是有利的，因?yàn)槠湓试S更多數(shù)據(jù)被儲存在有限區(qū)域中。然而，隨著在每個(gè)存儲單元中被編程的位的數(shù)量增加，可靠性降低且讀取失敗率增加。
[0007]例如，當(dāng)在存儲單元中要編程k位時(shí)，在存儲單元中形成2k閾值電壓中的一個(gè)。由于存儲單元的電特性之間的微小差異，因此編程有相同數(shù)據(jù)的存儲單元的閾值電壓形成閾值電壓分布。閾值電壓分布分別對應(yīng)于具有k位信息的2k數(shù)據(jù)值。
[0008]然而，可用于閾值電壓分布的電壓窗是有限的。因此，隨著值k增大，閾值電壓分布之間的距離減小，并且相鄰的閾值電壓分布彼此重疊。隨著相鄰的閾值電壓分布彼此重疊，讀取數(shù)據(jù)可能包括錯(cuò)誤位。
[0009]圖1是非易失性存儲器件中的3位多電平單元(3位MLC)的編程狀態(tài)和擦除狀態(tài)的閾值電壓分布。
[0010]圖2是圖示在3位MLC非易失性存儲器件中特性劣化之后的編程狀態(tài)和擦除狀態(tài)的閾值電壓分布。
[0011]在MLC非易失性存儲器件中，例如，在k位數(shù)據(jù)被編程在存儲單元中的MLC閃速存儲器件中，存儲單元可以具有2k閾值電壓分布中的一個(gè)。例如，3位MLC具有8個(gè)閾值電壓分布中的一個(gè)。
[0012]編程有相同數(shù)據(jù)的存儲單元的閾值電壓因存儲單元之間的特性差異而形成閾值電壓分布。如圖1中圖示的，在3位MLC非易失性存儲器件中，形成具有第一編程狀態(tài)“P1”至第七編程狀態(tài)“P7”和擦除狀態(tài)“E”的閾值電壓分布。圖1示出閾值電壓分布不重疊且在其間具有讀取電壓裕度的理想情況。
[0013]參照圖2的閃速存儲器示例，當(dāng)在浮柵或隧道氧化物膜處捕獲的電子隨時(shí)間放電時(shí)，存儲單元可以經(jīng)歷電荷損失。當(dāng)隧道氧化物膜通過反復(fù)的編程操作和擦除操作而劣化時(shí)，會加速這種電荷損失。電荷損失導(dǎo)致存儲單元的閾值電壓的減小。例如，如圖2中圖示的，閾值電壓分布可以因電荷損失而向左偏移。
[0014]此夕卜，編程干擾、擦除干擾和/或后臺模式相關(guān)性(back pattern dependency)也導(dǎo)致閾值電壓的增大。隨著存儲單元的特性劣化，如上所述，相鄰狀態(tài)的閾值電壓分布會重疊，如圖2中圖示的。
[0015]—旦閾值電壓分布重疊，當(dāng)特定讀取電壓被施加至選中字線時(shí)，讀取數(shù)據(jù)可以包括相當(dāng)數(shù)量的錯(cuò)誤。例如，當(dāng)根據(jù)被施加至選中字線的讀取電壓Vread3的存儲單元的感測狀態(tài)是接通時(shí)，存儲單元被確定為具有第二編程狀態(tài)“P2”。當(dāng)根據(jù)被施加至選中字線的讀取電壓Vread3的存儲單元的感測狀態(tài)是關(guān)斷時(shí)，存儲單元被確定為具有第三編程狀態(tài)“P3”。然而，當(dāng)閾值電壓分布重疊時(shí)，實(shí)際上具有第三編程狀態(tài)“P3”的存儲單元可能被錯(cuò)誤地確定為具有第二編程狀態(tài)“P2”。簡而言之，如圖2中圖示的，當(dāng)閾值電壓分布重疊時(shí)，讀取數(shù)據(jù)可能包括相當(dāng)數(shù)量的錯(cuò)誤。
[0016]因此，需要一種用于精確地確定儲存在半導(dǎo)體存儲器件的存儲單元中的數(shù)據(jù)的最佳讀取電壓的方案。

【發(fā)明內(nèi)容】

[0017]本發(fā)明的各種實(shí)施例涉及一種存儲器控制器及其操作方法，其能夠精確地確定儲存在存儲單元中的數(shù)據(jù)的最佳讀取電壓。
[0018]根據(jù)本發(fā)明的實(shí)施例，一種存儲器控制器的操作方法可以包括:基于讀取重試表格來執(zhí)行第一硬判決讀取操作，讀取重試表格包括表示半導(dǎo)體存儲器件的讀取環(huán)境的索弓丨，其中，讀取重試表格定義多電平單元的多個(gè)硬讀取電壓電平的硬讀取電壓值；以及當(dāng)?shù)谝挥才袥Q讀取操作失敗時(shí)，基于讀取重試表格的硬讀取電壓值通過獨(dú)立地改變多個(gè)硬讀取電壓電平中的每個(gè)來執(zhí)行第二硬判決讀取操作。
[0019]優(yōu)選地，可以通過響應(yīng)于讀取重試表格的索引順序地改變多個(gè)硬讀取電壓電平中的每個(gè)的硬讀取電壓值，來響應(yīng)于多個(gè)硬讀取電壓電平執(zhí)行第二硬判決讀取操作。
[0020]優(yōu)選地，可以通過順序地改變多個(gè)硬讀取電壓電平來響應(yīng)于多個(gè)硬讀取電壓電平執(zhí)行第二硬判決讀取操作。
[0021]優(yōu)選地，第二硬判決讀取操作可以改變第一硬讀取電壓電平，同時(shí)固定在多個(gè)硬讀取電壓電平之中的其他硬讀取電壓電平。
[0022]優(yōu)選地，第二硬判決讀取操作可以將其他硬讀取電壓電平固定為由讀取重試表格定義的硬讀取電壓值。
[0023]優(yōu)選地，在通過順序地改變第一硬讀取電壓電平的硬讀取電壓值來響應(yīng)于第一硬讀取電壓電平執(zhí)行第二硬判決讀取操作之后，當(dāng)響應(yīng)于第一硬讀取電壓電平的第二硬判決讀取操作失敗時(shí)，可以響應(yīng)于第二硬讀取電壓電平來執(zhí)行第二硬判決讀取操作。優(yōu)選地，第一硬讀取電壓電平和第二硬讀取電壓電平可以包括在多個(gè)硬讀取電壓電平中。
[0024]優(yōu)選地，當(dāng)響應(yīng)于被設(shè)置為初始硬讀取電壓值的多個(gè)硬讀取電壓電平的硬判決讀取操作失敗時(shí)，可以執(zhí)行第一硬判決讀取操作。
[0025]優(yōu)選地，該操作方法還可以包括:當(dāng)響應(yīng)于讀取重試表格的所有硬讀取電壓值的第二硬判決讀取操作失敗時(shí)，執(zhí)行軟判決讀取操作。
[0026]優(yōu)選地，可以基于低密度奇偶校驗(yàn)(LDPC)解碼處理來執(zhí)行第一硬判決讀取操作、第二硬判決讀取操作和軟判決讀取操作中的一個(gè)或更多個(gè)。
[0027]優(yōu)選地，半導(dǎo)體存儲器件的讀取環(huán)境可以包括保留特性和讀取干擾特性中的一種或更多種。
[0028]根據(jù)本發(fā)明的實(shí)施例，一種存儲器控制器可以包括:第一裝置，用于基于讀取重試表格來執(zhí)行第一硬判決讀取操作，讀取重試表格包括表示半導(dǎo)體存儲器件的讀取環(huán)境的索弓丨，其中，讀取重試表格定義多電平單元的多個(gè)硬讀取電壓電平的硬讀取電壓值；以及第二裝置，用于在第一硬判決讀取操作失敗時(shí)，基于讀取重試表格的硬讀取電壓值通過獨(dú)立地改變多個(gè)硬讀取電壓電平中的每個(gè)來執(zhí)行第二硬判決讀取操作。
[0029]優(yōu)選地，第二裝置可以通過響應(yīng)于讀取重試表格的索引順序地改變多個(gè)硬讀取電壓電平中的每個(gè)的硬讀取電壓值來響應(yīng)于多個(gè)硬讀取電壓電平執(zhí)行第二硬判決讀取操作。
[0030]優(yōu)選地，第二裝置可以通過順序地改變多個(gè)硬讀取電壓電平來響應(yīng)于多個(gè)硬讀取電壓電平執(zhí)行第二硬判決讀取操作。
[0031]優(yōu)選地，第二裝置可以改變第一硬讀取電壓電平，同時(shí)固定多個(gè)硬讀取電壓電平之中的其他硬讀取電壓電平。
[0032]優(yōu)選地，第二裝置可以將其他硬讀取電壓電平固定為由讀取重試表格定義的硬讀取電壓值。
[0033]優(yōu)選地，在第二裝置通過順序地改變第一硬讀取電壓電平的硬讀取電壓值來響應(yīng)于第一硬讀取電壓電平執(zhí)行第二硬判決讀取操作之后，當(dāng)響應(yīng)于第一硬讀取電壓電平的第二硬判決讀取操作失敗時(shí)，第二裝置可以響應(yīng)于第二硬讀取電壓電平來執(zhí)行第二硬判決讀取操作。優(yōu)選地，第一硬讀取電壓電平和第二硬讀取電壓電平可以包括在多個(gè)硬讀取電壓電平中。
[0034]優(yōu)選地，當(dāng)響應(yīng)于被設(shè)置為初始硬讀取電壓值的多個(gè)硬讀取電壓電平的硬判決讀取操作失敗時(shí)，第一裝置可以執(zhí)行第一硬判決讀取操作。
[0035]優(yōu)選地，存儲器控制器還可以包括第三裝置，第三裝置用于在響應(yīng)于讀取重試表格的所有硬讀取電壓值的第二硬判決讀取操作失敗時(shí)，執(zhí)行軟判決讀取操作。
[0036]優(yōu)選地，第一裝置至第三裝置中的一個(gè)或更多個(gè)可以基于低密度奇偶校驗(yàn)(LDPC)解碼處理來執(zhí)行第一硬判決讀取操作、第二硬判決讀取操作和軟判決讀取操作。
[0037]優(yōu)選地，半導(dǎo)體存儲器件的讀取環(huán)境可以包括保留特性和讀取干擾特性中的一種或更多種。
[0038]根據(jù)本發(fā)明的各種實(shí)施例，可以有效確定儲存在半導(dǎo)體存儲器件的存儲單元中的數(shù)據(jù)的最佳讀取電壓。
【附圖說明】
[0039]圖1是示意性圖示3位多電平單元(3位MLC)非易失性存儲器件的編程狀態(tài)和擦除狀態(tài)的閾值電壓分布。
[0040]圖2是示意性圖示因3位MLC非易失性存儲器件的特性劣化導(dǎo)致的編程狀態(tài)和擦除狀態(tài)的閾值電壓分布。
[0041]圖3是示意性圖示根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體存儲系統(tǒng)的框圖。
[0042]圖4A是圖示圖3中示出的半導(dǎo)體存儲系統(tǒng)的詳細(xì)框圖。
[0043]圖4B是圖示圖4A中示出的存儲塊的電路圖。
[0044]圖5是圖示圖4A中示出的存儲器控制器的操作的流程圖。
[0045]圖6是圖示包括在圖4A中示出的存儲器控制器中的讀取重試表格的示意圖。
[0046]圖7A和圖7B是圖示讀取錯(cuò)誤的示意圖。
[0047]圖7C是圖示讀取重試操作的示意圖。
[0048]圖8A是圖示根據(jù)對比示例的確定硬讀取電壓的操作的示意圖。
[0049]圖8B是圖示根據(jù)本發(fā)明的示例性實(shí)施例的確定硬讀取電壓的操作的示意圖。
[0050]圖SC是圖示根據(jù)本發(fā)明的示例性實(shí)施例的存儲器控制器的操作的流程圖。
[0051]圖9至圖13是示意性圖示根據(jù)本發(fā)明的實(shí)施例的三維(3D)非易失性存儲器件的示圖。
[0052]圖14至圖16是示意性圖示根據(jù)本發(fā)明的實(shí)施例的3D非易失性存儲器件的示圖。
[0053]圖17是示意性圖示根據(jù)本發(fā)明的實(shí)施例的包括半導(dǎo)體存儲系統(tǒng)的電子設(shè)備的框圖。
[0054]圖18是示意性圖示根據(jù)本發(fā)明的實(shí)施例的包括半導(dǎo)體存儲系統(tǒng)的電子設(shè)備的框圖。
[0055]圖19是示意性圖示根據(jù)本發(fā)明的實(shí)施例的包括半導(dǎo)體存儲系統(tǒng)的電子設(shè)備的框圖。
[0056]圖20是示意性圖示根據(jù)本發(fā)明的實(shí)施例的包括半導(dǎo)體存儲系統(tǒng)的電子設(shè)備的框圖。
[0057]圖21是示意性圖示根據(jù)本發(fā)明的實(shí)施例的包括半導(dǎo)體存儲系統(tǒng)的電子設(shè)備的框圖。
[0058]圖22是包括圖21中示出的電子設(shè)備的數(shù)據(jù)處理系統(tǒng)的框圖。
【具體實(shí)施方式】
[0059]以下將參照附圖更詳細(xì)地描述各種實(shí)施例。然而，本發(fā)明可以以不同形式來實(shí)施，并且不應(yīng)當(dāng)被解釋為局限于本文所闡述的實(shí)施例。確切地說，提供這些實(shí)施例使得本公開將是徹底和完全的，并且這些實(shí)施例將把本發(fā)明的范圍充分地傳達(dá)給本領(lǐng)域技術(shù)人員。附圖不一定成比例繪制，在某些情況下，可以夸大比例以清楚地說明實(shí)施例的特征。貫穿本公開，附圖標(biāo)記在本發(fā)明的各種附圖和實(shí)施例中直接對應(yīng)于相同的部分。還要注意的是，在說明書中，“連接/耦接”不僅是指一個(gè)組件直接與另一組件耦接，還指通過中間組件間接與另一組件耦接。另外，只要在句子中沒有特別提及，單數(shù)形式可以包括復(fù)數(shù)形式。容易理解的是，在本公開中，“在…上”和“在…之上”的意思應(yīng)當(dāng)以寬泛的方式來解釋，從而“在…上”不僅意味著“直接在”某物“上”，還意味著通過其間的中間特征或?qū)佣霸凇蹦澄铩吧稀?，以及“在…之上”不僅意味著直接在某物的頂部上，還意味著通過其間的中間特征或?qū)佣谀澄锏捻敳可稀．?dāng)?shù)谝粚颖环Q為“在”第二層“上”或襯底“上”，不僅指第一層直接形成在第二層或襯底上的情況，還指第三層存在于第一層與第二層或襯底之間的情況。
[0060]圖3是示意性圖示根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體存儲系統(tǒng)10的框圖。
[0061]圖4A是圖示圖3中示出的半導(dǎo)體存儲系統(tǒng)10的詳細(xì)框圖。
[0062]圖4B是圖示圖4A中示出的存儲塊211的電路圖。
[0063]圖5是圖示圖4A中示出的存儲器控制器100的操作的流程圖。
[0064]參照圖3至圖5，半導(dǎo)體存儲系統(tǒng)10可以包括半導(dǎo)體存儲器件200和存儲器控制器 100。
[0065]半導(dǎo)體存儲器件200可以在存儲器控制器100的控制下執(zhí)行一個(gè)或多個(gè)擦除操作、編程操作和讀取操作。半導(dǎo)體存儲器件200可以通過輸入/輸出線來接收命令CMDdft址ADDR和數(shù)據(jù)DATA。半導(dǎo)體存儲器件200可以通過電源線接收電源PWR以及通過控制線接收控制信號CTRL?？刂菩盘柨梢园铈i存使能(CLE)信號、地址鎖存使能(ALE)信號、芯片使能(CE)信號、寫入使能(WE)信號、讀取使能(RE)信號等。
[0066]存儲器控制器100可以控制半導(dǎo)體存儲器件200的整體操作。存儲器控制器100可以包括用于校正錯(cuò)誤位的ECC單元130。ECC單元130可以包括ECC編碼器131和ECC解碼器133。
[0067]ECC編碼器131可以對要被編程在半導(dǎo)體存儲器件200中的數(shù)據(jù)執(zhí)行錯(cuò)誤校正編碼以輸出添加有奇偶位的數(shù)據(jù)。奇偶位可以被儲存在半導(dǎo)體存儲器件200中。
[0068]ECC解碼器133可以對從半導(dǎo)體存儲器件200讀取的數(shù)據(jù)執(zhí)行錯(cuò)誤校正解碼。ECC解碼器133可以判斷錯(cuò)誤校正解碼是否成功，并且可以基于判斷結(jié)果來輸出指令信號。ECC解碼器133可以使用通過ECC編碼產(chǎn)生的奇偶位來校正數(shù)據(jù)的錯(cuò)誤位。
[0069]當(dāng)錯(cuò)誤位的數(shù)量超過ECC單元130的錯(cuò)誤校正能力時(shí)，ECC單元130可以不校正錯(cuò)誤位。在這個(gè)情況下，ECC單元130可以產(chǎn)生錯(cuò)誤校正失敗信號。
[0070]ECC單元130可以通過編碼調(diào)制(諸如低密度奇偶校驗(yàn)(LDPC)碼、博斯-喬赫里-霍克文黑姆(BCH, Bose-Chaudhur1-Hocquenghem)碼、禍輪碼、里德-所羅門(RS,Reed-Solomon)碼、卷積碼、遞歸系統(tǒng)碼(RSC)、格形編碼調(diào)制(TCM)、塊編碼調(diào)制(BCM)等)來校正錯(cuò)誤。ECC單元130可以包括用于錯(cuò)誤校正的所有電路、系統(tǒng)或設(shè)備。
[0071]根據(jù)本發(fā)明的實(shí)施例，ECC單元130可以使用硬讀取數(shù)據(jù)(hard read data)和軟讀取數(shù)據(jù)(soft read data)來執(zhí)行錯(cuò)誤位校正操作。
[0072]存儲器控制器100和半導(dǎo)體存儲器件200可以被集成在單個(gè)半導(dǎo)體設(shè)備中。例如，存儲器控制器100和半導(dǎo)體存儲器件200可以被集成在諸如固態(tài)驅(qū)動器(SSD)的單個(gè)半導(dǎo)體設(shè)備中。固態(tài)驅(qū)動器可以包括用于將數(shù)據(jù)儲存在其中的儲存設(shè)備。當(dāng)半導(dǎo)體存儲系統(tǒng)10用在SSD中時(shí)，可以顯著改善耦接至半導(dǎo)體存儲系統(tǒng)10的主機(jī)(未示出)的操作速度。
[0073]存儲器控制器100和半導(dǎo)體存儲器件200可以被集成在諸如存儲卡的單個(gè)半導(dǎo)體設(shè)備中。例如，存儲器控制器100和半導(dǎo)體存儲器件200可以被集成在單個(gè)半導(dǎo)體設(shè)備中以配置存儲卡，諸如個(gè)人計(jì)算機(jī)存儲卡國際協(xié)會(PCMCIA)的PC卡、緊湊型閃存(CF)卡、智能媒介(SM)卡、記憶棒、多媒體卡(MMC)、縮小尺寸多媒體卡(RS-MMC)、微型版本MMC(微型MMC)、安全數(shù)字(SD)卡、迷你安全數(shù)字(迷你SD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字大容量(SDHC)和通用閃速儲存器(UFS)。
[0074]再例如，半導(dǎo)體存儲系統(tǒng)10可以被設(shè)置為包括電子設(shè)備(諸如計(jì)算機(jī)、超移動PC(UMPC)、工作站、網(wǎng)絡(luò)本計(jì)算機(jī)、個(gè)人數(shù)字助手(PDA)、便攜式計(jì)算機(jī)、網(wǎng)絡(luò)板PC、無線電話、移動電話、智能電話、電子書閱讀器、便攜式多媒體播放器(PMP)、便攜式游戲機(jī)、導(dǎo)航設(shè)備、黑匣子、數(shù)字相機(jī)、數(shù)字多媒體廣播(DMB)播放器、三維電視、智能電視、數(shù)字錄音機(jī)、數(shù)字音頻播放器、數(shù)字圖像記錄儀、數(shù)字圖像播放器、數(shù)字錄像機(jī)、數(shù)字視頻播放器、數(shù)據(jù)中心的儲存設(shè)備、能夠在無線環(huán)境中收發(fā)信息的設(shè)備、家庭網(wǎng)絡(luò)的電子設(shè)備中的一種、計(jì)算機(jī)網(wǎng)絡(luò)的電子設(shè)備中的一種、遠(yuǎn)程信息處理網(wǎng)絡(luò)的電子設(shè)備中的一種、射頻識別(RFID)設(shè)備或計(jì)算系統(tǒng)的元件設(shè)備)的各種元件中的一種。
[0075]參照圖4A，存儲器控制器100可以包括儲存單元110、CPU 120、ECC單元130、主機(jī)接口 140、存儲器接口 150和系統(tǒng)總線160。儲存單元110可以作為CPU 120的工作存儲器來操作。例如，儲存單元110可以儲存稍后將描述的讀取重試表格(RRT)。
[0076]主機(jī)接口 140可以通過各種接口協(xié)議(諸如通用串行總線(USB)、多媒體卡(MMC)、外設(shè)組件互連-快速(PC1-E)、小型計(jì)算機(jī)系統(tǒng)接口(SCSI)、串行附件SCSI (SAS)、串行高級技術(shù)附件(SATA)、并行高級技術(shù)附件(PATA)、增強(qiáng)小型磁盤接口(ESDI)和集成驅(qū)動電路(IDE))中的一種或更多種與主機(jī)通信。
[0077]ECC單元130可以檢測和校正包括在從半導(dǎo)體存儲器件200讀取的數(shù)據(jù)中的錯(cuò)誤。存儲器接口 150可以與半導(dǎo)體存儲器件200接口。CPU 120可以執(zhí)行一般控制操作。
[0078]半導(dǎo)體存儲器件200可以包括存儲單元陣列210、控制電路220、電壓供應(yīng)單元230、電壓傳送單元240、讀取/寫入電路250和列選擇單元260。
[0079]存儲單元陣列210可以包括多個(gè)存儲塊211。用戶數(shù)據(jù)可以被儲存在存儲塊211中。
[0080]參照圖4B，存儲塊211可以包括分別耦接至位線BLO至BLm-1的多個(gè)單元串221。每列的單元串211可以包括一個(gè)或更多個(gè)漏極選擇晶體管DST和一個(gè)或更多個(gè)源極選擇晶體管SST。多個(gè)存儲單元或存儲單元晶體管可以串聯(lián)耦接在選擇晶體管DST與SST之間。存儲單元MCO至MCn-1中的每個(gè)可以由每個(gè)單元中儲存多位的數(shù)據(jù)信息的多電平單元(MLC)形成。單元串221可以分別電耦接至對應(yīng)的位線BLO至BLm-1。
[0081]圖4B示例性地圖示包括與非(NAND)型閃速存儲單元的存儲塊211。然而，半導(dǎo)體存儲器件200的存儲塊211不局限于NAND閃速存儲器，而是可以包括或非(NOR)型閃速存儲器、其中組合有兩種或更多種類型的存儲單元的混合閃速存儲器以及其中控制器被嵌入在存儲芯片內(nèi)部的一體NAND閃速存儲器(one-NAND flash memory)。半導(dǎo)體器件的操作特性可以應(yīng)用至其中電荷儲存層由絕緣層形成的電荷捕獲閃存(CTF)以及其中電荷儲存層由導(dǎo)電浮柵形成的閃速存儲器件。
[0082]返回參照圖4A，控制電路220可以控制與半導(dǎo)體存儲器件200的編程操作、擦除操作和讀取操作有關(guān)的全部操作。
[0083]電壓供應(yīng)單元230可以根據(jù)操作模式將字線電壓(例如，編程電壓、讀取電壓和通過電壓)提供給相應(yīng)的字線，以及可以將要被供應(yīng)的電壓提供給塊體(例如，其中形成有存儲單元的阱區(qū))。電壓供應(yīng)單元230的電壓發(fā)生操作可以在控制電路220的控制下執(zhí)行。
[0084]電壓供應(yīng)單元230可以產(chǎn)生用于產(chǎn)生多個(gè)讀取數(shù)據(jù)的多個(gè)可變讀取電壓。
[0085]電壓傳送單元240可以選擇存儲單元陣列210的存儲塊211或扇區(qū)中的一個(gè)，以及可以在控制電路220的控制下選擇選中存儲塊的字線中的一個(gè)。電壓傳送單元240可以在控制電路220的控制下將從電壓供應(yīng)單元230產(chǎn)生的字線電壓提供給選中字線或未選中字線。
[0086]讀取/寫入電路250可以通過控制電路220來控制，并且可以根據(jù)操作模式操作作為感測放大器或?qū)懭腧?qū)動器。例如，在驗(yàn)證讀取操作/正常讀取操作期間，讀取/寫入電路250可以操作作為用于從存儲單元陣列210讀取數(shù)據(jù)的感測放大器。在正常讀取操作期間，列選擇單元260可以基于列地址信息來將從讀取/寫入電路250讀取的數(shù)據(jù)輸出至外部(例如，存儲器控制器100)。另一方面，在驗(yàn)證讀取操作期間，讀取數(shù)據(jù)可以被提供至包括在半導(dǎo)體存儲器件200中的通過/失敗驗(yàn)證電路(未圖示)，以及被用于判斷存儲單元的編程操作是否成功。
[0087]在編程操作期間，讀取/寫入電路250可以操作作為用于根據(jù)要被儲存在存儲單元陣列210中的數(shù)據(jù)來驅(qū)動位線的寫入驅(qū)動器。在編程操作期間，讀取/寫入電路250可以從緩沖器(未圖示)接收要被寫入在存儲單元陣列210中的數(shù)據(jù)，以及可以根據(jù)輸入數(shù)據(jù)來驅(qū)動位線。為此，讀取/寫入電路250可以包括與列(或位線)或列對(或位線對)分別對應(yīng)的多個(gè)頁緩沖器(PB) 251。多個(gè)鎖存器可以被包括在頁緩沖器251的每個(gè)中。
[0088]參照圖4A至圖5，詳細(xì)地解釋存儲器控制器100的操作。存儲器控制器100的操作可以包括第一 ECC解碼步驟S510，以及還可以包括第二 ECC解碼步驟S530。
[0089]第一 ECC解碼步驟S510可以包括預(yù)定長度數(shù)據(jù)的硬判決(hard decis1n)ECC解碼的步驟，預(yù)定長度數(shù)據(jù)根據(jù)硬讀取電壓Vhd從存儲塊211的存儲單元讀取。第一 ECC解碼步驟S510可以包括步驟S511至步驟S515。
[0090]當(dāng)?shù)谝?ECC解碼步驟S510的硬判決ECC解碼最終失敗時(shí)，第二 ECC解碼步驟S530可以包括根據(jù)與預(yù)定硬讀取電壓Vhd對應(yīng)的軟讀取電壓V⑶通過產(chǎn)生軟讀取數(shù)據(jù)來軟判決ECC解碼數(shù)據(jù)的步驟。第二 ECC解碼步驟S530可以包括步驟S531至步驟S535。
[0091]在步驟S511處，可以根據(jù)硬讀取電壓Vhd從半導(dǎo)體存儲器件200讀取數(shù)據(jù)。存儲器控制器100可以將讀取命令和地址提供給半導(dǎo)體存儲器件200。半導(dǎo)體存儲器件200可以響應(yīng)于讀取命令和地址對其中與硬讀取電壓Vhd對應(yīng)的數(shù)據(jù)執(zhí)行讀取操作。讀取的數(shù)據(jù)可以被提供給存儲器控制器100。
[0092]在步驟S513處，可以執(zhí)行作為第一 ECC解碼的硬判決ECC解碼。ECC單元130可以基于錯(cuò)誤校正碼，對根據(jù)步驟S511處的硬讀取電壓Vhd從半導(dǎo)體存儲器件200讀取的數(shù)據(jù)(以下“硬讀取數(shù)據(jù)”)執(zhí)行硬判決ECC解碼。
[0093]在步驟S515處，可以判斷硬判決ECC解碼是成功還是失敗。S卩，在步驟S515處，可以判斷在步驟S513處對其執(zhí)行硬判決ECC解碼的硬讀取數(shù)據(jù)的錯(cuò)誤是否被校正。例如，存儲器控制器100可以基于硬讀取數(shù)據(jù)和奇偶校驗(yàn)矩陣來判斷硬讀取數(shù)據(jù)(在步驟S513處對其執(zhí)行硬判決ECC解碼)的錯(cuò)誤是否被校正。當(dāng)奇偶校驗(yàn)矩陣和硬讀取數(shù)據(jù)(在步驟S513處對其執(zhí)行硬判決ECC解碼)的乘積結(jié)果是零向量(“立”)時(shí)，可以確定對其執(zhí)行硬判決ECC解碼的硬讀取數(shù)據(jù)被校正。另一方面，當(dāng)奇偶校驗(yàn)矩陣和硬讀取數(shù)據(jù)(對其執(zhí)行硬判決ECC解碼)的乘積結(jié)果不是零向量(“Q”)時(shí)，可以確定對其執(zhí)行硬判決ECC解碼的硬讀取數(shù)據(jù)未被校正。
[0094]當(dāng)在步驟S515處確定對其執(zhí)行硬判決ECC解碼的硬讀取數(shù)據(jù)被校正時(shí)(是)，在步驟S520處可以確定在步驟S511處根據(jù)硬讀取電壓Vhd的讀取操作成功，并且存儲器控制器100的操作可以結(jié)束。在步驟S513處對其執(zhí)行硬判決ECC解碼的硬讀取數(shù)據(jù)可以是錯(cuò)誤校正的數(shù)據(jù)，并且可以被提供給外部(例如，至主機(jī)或外部設(shè)備)或用在存儲器控制器100中。
[0095]當(dāng)在步驟S515處確定對其執(zhí)行硬判決ECC解碼的硬讀取數(shù)據(jù)未被校正時(shí)(否)，可以執(zhí)行第二 ECC解碼步驟S530。
[0096]在步驟S531處，可以根據(jù)軟讀取電壓Vsd從半導(dǎo)體存儲器件200讀取數(shù)據(jù)。例如，可以對存儲單元(對其執(zhí)行根據(jù)硬讀取電壓Vhd的第一 ECC解碼步驟S510)執(zhí)行根據(jù)軟讀取電壓Vsd的額外讀取操作。軟讀取電壓V 5:)可以具有與硬讀取電壓V hdF同的電壓。
[0097]在步驟S533處，可以執(zhí)行作為第二 ECC解碼的軟判決ECC解碼?？梢曰谲涀x取數(shù)據(jù)和硬讀取數(shù)據(jù)(在步驟S513處對其執(zhí)行硬判決ECC解碼)以及在步驟S531處根據(jù)軟讀取電壓Vsd從存儲單元讀取的數(shù)據(jù)來執(zhí)行軟判決ECC解碼。硬讀取電壓V HdP軟讀取電壓Vsd可以具有不同的電壓。
[0098]例如，半導(dǎo)體存儲器件200的存儲單元MCO至MCn-1中的每個(gè)可以屬于包括第一編程狀態(tài)“P1”至第七編程狀態(tài)“P7”和擦除狀態(tài)“E”的閾值電壓分布中的一個(gè)。
[0099]硬讀取電壓Vhd中的每個(gè)可以處于選自第一編程狀態(tài)“P1”至第七編程狀態(tài)“P7”和擦除狀態(tài)“E”的兩個(gè)相鄰狀態(tài)之間。軟讀取電壓Vsd中的每個(gè)可以處于選自第一編程狀態(tài)“P1”至第七編程狀態(tài)“P7”和擦除狀態(tài)“E”的兩個(gè)相鄰狀態(tài)之間，其不同于硬讀取電壓Vhdo
[0100]根據(jù)硬讀取電壓Vhd從存儲單元MCO至MCn-1讀取的硬讀取數(shù)據(jù)以及根據(jù)軟讀取電壓Vsd從存儲單元MCO至MCn-1讀取的軟讀取數(shù)據(jù)彼此可以具有不同的值。例如，在存儲單元MCO至MCn-1中可以存在具有在正常邏輯狀態(tài)的閾值電壓分布之外的閾值電壓的尾存儲單元(tailing memory cell)。根據(jù)硬讀取電壓Vhd從尾存儲單元讀取的硬讀取數(shù)據(jù)和根據(jù)軟讀取電壓Vsd從尾存儲單元讀取的軟讀取數(shù)據(jù)可以彼此具有不同的值。當(dāng)在根據(jù)硬讀取電壓Vhd的讀取操作之后執(zhí)行根據(jù)軟讀取電壓Vsd的額外讀取操作時(shí)，可以得到有關(guān)于存儲單元MCO至MCn-1的閾值電壓的額外信息，即，有關(guān)于尾存儲單元的信息。
[0101]當(dāng)?shù)玫筋~外信息時(shí)，可以增加存儲單元MCO至MCn-1的數(shù)據(jù)屬于第一狀態(tài)(例如，“I”)還是第二狀態(tài)(例如，“2”)的可能性。S卩，可以增加ECC解碼的可靠性。存儲器控制器100可以基于根據(jù)硬讀取電壓Vhd的硬讀取數(shù)據(jù)和根據(jù)軟讀取電壓V SD的軟讀取數(shù)據(jù)來執(zhí)行軟判決ECC解碼。
[0102]在步驟S535處，可以判斷軟判決ECC解碼是成功還是失敗。S卩，在步驟S535處，可以判斷在步驟S533處對其執(zhí)行軟判決ECC解碼的軟讀取數(shù)據(jù)的錯(cuò)誤是否被校正。例如，存儲器控制器100可以基于軟讀取數(shù)據(jù)和奇偶校驗(yàn)矩陣來判斷軟讀取數(shù)據(jù)(在步驟S533處對其執(zhí)行軟判決ECC解碼)的錯(cuò)誤是否被校正。當(dāng)奇偶校驗(yàn)矩陣和軟讀取數(shù)據(jù)(在步驟S533處對其執(zhí)行軟判決ECC解碼)的乘積結(jié)果是零向量(“立”)時(shí)，可以確定對其執(zhí)行軟判決ECC解碼的軟讀取數(shù)據(jù)被校正。另一方面，當(dāng)奇偶校驗(yàn)矩陣和軟讀取數(shù)據(jù)(對其執(zhí)行軟判決ECC解碼)的乘積結(jié)果不是零向量(“Q”)時(shí)，可以確定對其執(zhí)行軟判決ECC解碼的軟讀取數(shù)據(jù)未被校正。
[0103]在第一 ECC解碼步驟S510期間的奇偶校驗(yàn)矩陣和硬讀取數(shù)據(jù)的乘積處理可以與在第二 ECC解碼步驟S530期間的奇偶校驗(yàn)矩陣和軟讀取數(shù)據(jù)的乘積處理基本上相同。
[0104]當(dāng)在步驟S535處確定對其執(zhí)行軟判決ECC解碼的軟讀取數(shù)據(jù)被校正時(shí)(是)，在步驟S520處可以確定在步驟S531處根據(jù)軟讀取電壓Vsd的額外讀取操作成功，并且存儲器控制器100的操作可以結(jié)束。在步驟S533處對其執(zhí)行軟判決ECC解碼的軟讀取數(shù)據(jù)可以是錯(cuò)誤校正的數(shù)據(jù)，并且可以被提供給外部或用在存儲器控制器100中。
[0105]當(dāng)在步驟S535處確定對其執(zhí)行軟判決ECC解碼的軟讀取數(shù)據(jù)未被校正時(shí)(否)，在步驟S540處可以確定存儲器控制器100對存儲單元MCO至MCn-1的讀取操作最終失敗，并且存儲器控制器100的操作可以結(jié)束。
[0106]圖6是圖示包括在圖4A中示出的存儲器控制器100中的讀取重試表格TABl至TAB3的示意圖。
[0107]參照圖6，讀取重試表格TABl至TAB3中的每個(gè)可以具有表示半導(dǎo)體存儲系統(tǒng)10的讀取環(huán)境的索引。半導(dǎo)體存儲系統(tǒng)10的讀取環(huán)境可以被定義為半導(dǎo)體存儲系統(tǒng)10的特性，諸如半導(dǎo)體存儲器件200的保留特性、讀取干擾特性等，該特性可以影響對編程在半導(dǎo)體存儲器件200中的數(shù)據(jù)的讀取操作。例如，因保留特性和讀取干擾特性而可以從半導(dǎo)體存儲器件200讀取不同于編程數(shù)據(jù)的錯(cuò)誤數(shù)據(jù)。讀取重試表格TABl至TAB3可以被儲存在存儲器控制器100的儲存單元110中。
[0108]讀取重試表格TABl至TAB3中的每個(gè)可以具有η數(shù)目的索引，每個(gè)索引可以表示半導(dǎo)體存儲系統(tǒng)10的讀取環(huán)境。例如，第一索引“I”可以表示讀取干擾特性的第一狀態(tài)，第二索引“2”可以表示讀取干擾特性的第二狀態(tài)。例如，第η索引“η”可以表示保留特性的第一狀態(tài)。
[0109]讀取重試表格TABl至ΤΑΒ3中的每個(gè)在每個(gè)索引可以具有硬讀取電壓值RVij，其中，i和j是大于O的整數(shù)。硬讀取電壓值RVij可以表示在對頁的讀取重試操作期間要被施加至頁(其包括在多個(gè)存儲塊211的選中的一個(gè)中)的硬讀取電壓的電平。
[0110]當(dāng)在半導(dǎo)體存儲器件200中響應(yīng)于初始硬讀取電壓來讀取編程數(shù)據(jù)的讀取操作因ECC解碼失敗而失敗時(shí)，可以在半導(dǎo)體存儲器件200中執(zhí)行讀取重試操作。當(dāng)利用初始硬讀取電壓的讀取操作因響應(yīng)于初始硬讀取電壓的硬讀取數(shù)據(jù)的錯(cuò)誤未被校正而失敗時(shí)，根據(jù)讀取重試表格TABl至TAB3的硬讀取電壓值RVij以不同的硬讀取電壓來執(zhí)行讀取重試操作。讀取重試操作可以由ECC單元130來執(zhí)行作為硬判決ECC解碼。
[0111]ECC單元130可以根據(jù)索引通過順序地改變包括在讀取重試表格TABl至TAB3中的多個(gè)硬讀取電壓電平RLEVl至RLEV3的硬讀取電壓值RVij來執(zhí)行讀取重試操作，直到硬讀取數(shù)據(jù)的錯(cuò)誤被校正。
[0112]讀取重試表格TABl至TAB3中的每個(gè)可以根據(jù)半導(dǎo)體存儲器件200的存儲單元可具有的閾值電壓分布而包括多個(gè)硬讀取電壓電平RLEVl至RLEV3。例如，可以需要7個(gè)不同的硬讀取電壓電平以區(qū)分圖1中示出的存儲單元的8個(gè)狀態(tài)。圖6示例性示出包括3個(gè)硬讀取電壓電平RLEVl至RLEV3的讀取重試表格TABl至TAB3。此外，圖6示例性示出與多個(gè)硬讀取電壓電平RLEVl至RLEV3的第一索引“I”對應(yīng)的3個(gè)硬讀取電壓值RVll至RV13。
[0113]例如，ECC單元130可以利用與讀取重試表格TABl至TAB3的第一讀取重試表格TABl的第一索引“I”對應(yīng)的3個(gè)硬讀取電壓值RV11、RV12和RV13來啟動讀取重試操作。當(dāng)響應(yīng)于與第一讀取重試表格TABl的第一索引“I”對應(yīng)的3個(gè)硬讀取電壓值RVl1、RV12和RV13而讀取的硬讀取數(shù)據(jù)的錯(cuò)誤未被校正時(shí)，ECC單元130可以利用與第一讀取重試表格TABl的下一索引或第二索引“2”對應(yīng)的3個(gè)硬讀取電壓值RV2URV22和RV23再次執(zhí)行讀取重試操作。例如，ECC單元130可以通過順序地改變第一讀取重試表格TABl的3個(gè)硬讀取電壓值RVil、RVi2和RVi3直到第η索引“η”來重復(fù)執(zhí)行讀取重試操作，直到硬讀取數(shù)據(jù)的錯(cuò)誤被校正。
[0114]ECC單元130可以從讀取重試表格TABl至ΤΑΒ3中選擇一個(gè)，以選擇硬讀取電壓值RViU RVi2和RVi3。如圖6中示例性示出，當(dāng)3個(gè)讀取重試表格TABl至ΤΑΒ3被儲存在儲存單元110中時(shí)，ECC單元130可以從3個(gè)讀取重試表格TABl至ΤΑΒ3選擇一個(gè)。圖6示出包括硬讀取電壓值RVi l、RVi2和RVi3的相同指示的讀取重試表格TABl至ΤΑΒ3，對于讀取重試表格TABl至ΤΑΒ3中的每個(gè)，硬讀取電壓值RVi 1、RVi2和RVi3可以不同。
[0115]讀取重試表格TABl至ΤΑΒ3可以對應(yīng)于半導(dǎo)體存儲器件200的耐久性。半導(dǎo)體存儲器件200的耐久性可以對應(yīng)于半導(dǎo)體存儲器件200的編程/擦除循環(huán)。例如，第一讀取重試表格TABl可以對應(yīng)于包括在半導(dǎo)體存儲器件200的存儲單元陣列210中的存儲塊211的編程/擦除循環(huán)小于Ik的情況，第二讀取重試表格ΤΑΒ2可以對應(yīng)于包括在半導(dǎo)體存儲器件200的存儲單元陣列210中的存儲塊211的編程/擦除循環(huán)大于或等于Ik且小于2k的情況，以及第三讀取重試表格TAB3可以對應(yīng)于包括在半導(dǎo)體存儲器件200的存儲單元陣列210中的存儲塊211的編程/擦除循環(huán)大于或等于2k且小于3k的情況。編程/擦除循環(huán)與讀取重試表格TABl至TAB3之間的關(guān)系可以根據(jù)設(shè)計(jì)而改變。
[0116]圖7A和圖7B是圖示讀取錯(cuò)誤的示意圖，圖7C是圖示讀取重試操作的示意圖。
[0117]參照圖7A，在半導(dǎo)體存儲器件200的初始階段，可以通過具有預(yù)定讀取電壓值RVO的初始硬讀取電壓來彼此清楚地區(qū)分用于存儲單元的2個(gè)閾值電壓分布SI和S2。然而，如圖7B中示出的，隨著閾值電壓分布SI和S2因半導(dǎo)體存儲器件200的讀取環(huán)境的變化而失真，錯(cuò)誤數(shù)據(jù)可以響應(yīng)于初始硬讀取電壓而被感測，因此會發(fā)生讀取失敗。參照圖7B，當(dāng)存儲單元在第一閾值電壓分布SI因半導(dǎo)體存儲器件200的讀取環(huán)境的變化而向第二閾值電壓分布S2移動并因此與第二閾值電壓分布S2重疊與陰影部分對應(yīng)的量時(shí)，根據(jù)具有預(yù)定讀取電壓值RVO的初始硬讀取電壓而被讀取時(shí)，在具有比具有預(yù)定讀取電壓值RVO的初始硬讀取電壓大且對應(yīng)于失真的第一閾值電壓分布SI'的陰影區(qū)域的閾值電壓的存儲單元中，可以感測基本上不同于編程數(shù)據(jù)的錯(cuò)誤數(shù)據(jù)。感測錯(cuò)誤可以最終導(dǎo)致讀取失敗。通過閃速存儲器的保留特性或讀取干擾可以導(dǎo)致半導(dǎo)體存儲器件200的讀取環(huán)境的改變。
[0118]當(dāng)根據(jù)具有預(yù)定讀取電壓值RVO的初始硬讀取電壓而讀取的硬讀取數(shù)據(jù)的錯(cuò)誤未被校正時(shí)，存儲器控制器100可以利用讀取重試表格TABl至TAB3來執(zhí)行讀取重試操作。
[0119]參照圖7C，當(dāng)?shù)谝挥沧x取電壓電平RLEVl是用于失真的第一閾值電壓分布SI'和第二閾值電壓分布S2的硬讀取電壓電平時(shí)，如上所述，在初始讀取電壓具有預(yù)定讀取電壓值RVO的情況下可以發(fā)生讀取失敗。在即使ECC單元130通過將第一硬讀取電壓電平RLEVl設(shè)置為第一索引“I”的讀取電壓值RVll來再次執(zhí)行讀取重試操作也發(fā)生讀取失敗時(shí)，如上面參照圖6所描述的，ECC單元130可以通過順序地將第一硬讀取電壓電平RLEVl設(shè)置為下一索引或第二索引“2”和第三索引“3”的硬讀取電壓值RV21和RV31來重復(fù)執(zhí)行讀取重試操作。圖7C示例性示出在ECC單元130通過將第一硬讀取電壓電平RLEVl設(shè)置為第三索引“3”的硬讀取電壓值RV31來執(zhí)行讀取重試操作之后硬讀取數(shù)據(jù)的錯(cuò)誤被校正的情況。
[0120]圖8A是圖示根據(jù)對比示例來確定硬讀取電壓的操作的示意圖。
[0121]圖SB是圖示根據(jù)本發(fā)明的示例性實(shí)施例來確定硬讀取電壓的操作的示意圖。
[0122]如上所述，當(dāng)根據(jù)具有預(yù)定讀取電壓值RVO的初始硬讀取電壓而讀取的硬讀取數(shù)據(jù)的錯(cuò)誤未被校正時(shí)，存儲器控制器100可以利用讀取重試表格TABl至TAB3來執(zhí)行讀取重試操作。
[0123]在讀取重試操作期間，ECC單元130可以根據(jù)索引將包括在讀取重試表格TABl至TAB3中的每個(gè)中的多個(gè)硬讀取電壓電平RLEVl至RLEV3順序設(shè)置為硬讀取電壓值RVij，直到硬讀取數(shù)據(jù)的錯(cuò)誤被校正。
[0124]當(dāng)盡管進(jìn)行讀取重試操作，但根據(jù)硬讀取電壓讀取的數(shù)據(jù)仍然失敗時(shí)，ECC單元130可以通過差異地改變硬讀取電壓電平RLEVl至RLEV3中的每個(gè)以及執(zhí)行硬判決ECC解碼操作來執(zhí)行掃描讀取操作。
[0125]根據(jù)圖8A中示出的對比示例，當(dāng)ECC單元130在掃描讀取操作期間差異地改變N數(shù)量的硬讀取電壓電平RLEVl至RLEVN中的每個(gè)以及執(zhí)行硬判決ECC解碼操作時(shí)，以及當(dāng)分配給N數(shù)量的硬讀取電壓電平RLEVl至RLEVN的每一個(gè)RLEVj的硬讀取電壓值是η數(shù)量的硬讀取電壓值RVlj至RVnj時(shí)，硬判決ECC解碼在掃描讀取操作期間最多應(yīng)當(dāng)執(zhí)行“ηΝ”次。此外，根據(jù)圖8Α中示出的對比示例，硬判決ECC解碼的失敗率可能較高，因?yàn)閷τ趻呙枳x取操作，在分配給N數(shù)量的硬讀取電壓電平RLEVl至RLEVN的每一個(gè)RLEVj的硬讀取電壓值RVij上沒有反映出半導(dǎo)體存儲器件200的讀取環(huán)境。
[0126]然而，根據(jù)圖8Β中示出的本發(fā)明的實(shí)施例，例如，當(dāng)ECC單元130在掃描讀取操作期間差異地改變N數(shù)量的硬讀取電壓電平RLEVl至RLEVN中的每個(gè)以及執(zhí)行硬判決ECC解碼操作時(shí)，以及當(dāng)分配給N數(shù)量的硬讀取電壓電平RLEVl至RLEVN的每一個(gè)RLEVj的硬讀取電壓值是η數(shù)量的硬讀取電壓值RVlj至RVnj時(shí)，對于硬判決ECC解碼，ECC單元130可以設(shè)置N數(shù)量的硬讀取電壓電平RLEVl至RLEVN的一個(gè)RLEVj，同時(shí)在設(shè)置N數(shù)量的硬讀取電壓電平RLEVl至RLEVN的一個(gè)RLEVj的期間固定N數(shù)量的硬讀取電壓電平RLEVl至RLEVN的其余RLEVl至RLEVj-1和RLEVj+Ι至RLEVN的硬讀取電壓值RVij。
[0127]因此，根據(jù)本發(fā)明的實(shí)施例，硬判決ECC解碼的操作的數(shù)量在掃描讀取操作期間可以減少至最多“n*N”次。
[0128]此外，根據(jù)本發(fā)明的實(shí)施例，半導(dǎo)體存儲器件200在掃描讀取操作期間可以使用在讀取重試表格TABl至TAB3中定義的硬讀取電壓值作為分配給N數(shù)量的硬讀取電壓電平RLEVl至RLEVN的每一個(gè)RLEVj的硬讀取電壓值RVi j，這意味著對于掃描讀取操作，在分配給N數(shù)量的硬讀取電壓電平RLEVl至RLEVN的每一個(gè)RLEVj的硬讀取電壓值RVij上反映有半導(dǎo)體存儲器件200的讀取環(huán)境，因此可以降低硬判決ECC解碼的失敗率。
[0129]圖SC是圖示根據(jù)本發(fā)明的示例性實(shí)施例的存儲器控制器100的操作的流程圖。
[0130]參照圖4A和圖8C，存儲器控制器100的操作可以包括使用讀取重試表格TABl至TAB3的第一 ECC解碼步驟S810以及通過掃描讀取操作的第二 ECC解碼步驟S820，以及還可以包括軟判決ECC解碼步驟S830。
[0131]此外，存儲器控制器100的操作還可以包括以上參照圖6至圖7C描述的根據(jù)具有預(yù)定讀取電壓值RVO的初始硬讀取電壓的硬判決ECC解碼，硬判決ECC解碼在使用讀取重試表格TABl至TAB3的第一 ECC解碼步驟S810之前。
[0132]使用讀取重試表格TABl至TAB3的第一ECC解碼步驟S810和通過掃描讀取操作的第二 ECC解碼步驟S820可以對應(yīng)于參照圖5描述的第一 ECC解碼步驟S510。軟判決ECC解碼步驟S830可以對應(yīng)于參照圖5描述的第二 ECC解碼步驟S530。
[0133]使用讀取重試表格TABl至TAB3的第一 ECC解碼步驟S810可以包括對預(yù)定長度的數(shù)據(jù)進(jìn)行硬判決ECC解碼的步驟，預(yù)定長度的數(shù)據(jù)根據(jù)N數(shù)量的硬讀取電壓電平RLEVl至RLEVN從存儲塊211的存儲單元讀取，N數(shù)量的硬讀取電壓電平RLEVl至RLEVN中的每個(gè)具有由讀取重試表格TABl至TAB3定義的η數(shù)量的硬讀取電壓值RVl j至RVnj，如以上參照圖6至圖7C所描述的。第一 ECC解碼步驟S810可以包括步驟S811至步驟S815。
[0134]通過掃描讀取操作的第二 ECC解碼步驟S820可以包括根據(jù)N數(shù)量的硬讀取電壓電平RLEVl至RLEVN對從存儲塊211的存儲單元讀取的數(shù)據(jù)進(jìn)行硬判決ECC解碼的步驟，如以上參照圖8A和圖8B所描述的，N數(shù)量的硬讀取電壓電平RLEVl至RLEVN中的一個(gè)RLEVj被設(shè)置為由讀取重試表格TABl至TAB3定義的η數(shù)量的硬讀取電壓值RVlj至RVnj，同時(shí)在設(shè)置硬讀取電壓電平RLEVj期間固定其他硬讀取電壓電平RLEVl至RLEVj-1和RLEVj+Ι至RLEVN的硬讀取電壓值RVij。第一 ECC解碼步驟S810可以包括步驟S811至步驟S815。
[0135]當(dāng)使用讀取重試表格TABl至TAB3的第一 ECC解碼步驟S810和通過掃描讀取操作的第二 ECC解碼步驟S820 二者的硬判決ECC解碼最終失敗時(shí)，軟判決ECC解碼步驟S830可以包括通過根據(jù)與預(yù)定硬讀取電壓Vhd對應(yīng)的軟讀取電壓V SD產(chǎn)生軟讀取數(shù)據(jù)來對數(shù)據(jù)進(jìn)行軟判決ECC解碼的步驟。第二 ECC解碼步驟S530可以包括步驟S531至步驟S535。
[0136]在使用讀取重試表格TABl至TAB3的第一 ECC解碼步驟S810的步驟S811處，可以根據(jù)N數(shù)量的硬讀取電壓電平RLEVl至RLEVN來從存儲塊211的存儲單元讀取數(shù)據(jù)，N數(shù)量的硬讀取電壓電平RLEVl至RLEVN中的每個(gè)具有由讀取重試表格TABl至TAB3定義的η數(shù)量的硬讀取電壓值RVlj至RVnj，如以上參照圖6至圖7C所描述的。存儲器控制器100可以將讀取命令和地址傳送至半導(dǎo)體存儲器件200。響應(yīng)于讀取命令和地址，存儲器控制器100可以根據(jù)N數(shù)量的硬讀取電壓電平RLEVl至RLEVN對來自半導(dǎo)體存儲器件200的數(shù)據(jù)執(zhí)行讀取操作，N數(shù)量的硬讀取電壓電平RLEVl至RLEVN中的每個(gè)具有由讀取重試表格TABl至TAB3定義的η數(shù)量的硬讀取電壓值RVlj至RVnj。讀取數(shù)據(jù)可以被發(fā)送至存儲器控制器100。
[0137]在步驟S813處，可以執(zhí)行作為第一硬ECC解碼的硬判決ECC解碼。ECC單元130可以使用錯(cuò)誤校正碼對硬讀取數(shù)據(jù)執(zhí)行硬判決ECC解碼?？梢愿鶕?jù)η數(shù)量的硬讀取電壓值RVlj至RVnj (針對由讀取重試表格TABl至ΤΑΒ3定義的N數(shù)量的硬讀取電壓電平RLEVl至RLEVN中的每個(gè)RLEVj)來從半導(dǎo)體存儲器件200讀取硬讀取數(shù)據(jù)。
[0138]在步驟S815處，可以判斷硬判決ECC解碼是成功還是失敗。S卩，在步驟S815處，可以判斷在步驟S813處對其執(zhí)行硬判決ECC解碼的硬讀取數(shù)據(jù)的錯(cuò)誤是否被校正。例如，存儲器控制器100可以基于硬讀取數(shù)據(jù)和奇偶校驗(yàn)矩陣來判斷在步驟S813處對其執(zhí)行硬判決ECC解碼的硬讀取數(shù)據(jù)的錯(cuò)誤是否被校正。當(dāng)奇偶校驗(yàn)矩陣和硬讀取數(shù)據(jù)(在步驟S813處對其執(zhí)行硬判決ECC解碼)的乘積結(jié)果是零向量(“立”)時(shí)，可以確定對其執(zhí)行硬判決ECC解碼的硬讀取數(shù)據(jù)被校正。另一方面，當(dāng)奇偶校驗(yàn)矩陣和硬讀取數(shù)據(jù)(對其執(zhí)行硬判決ECC解碼)的乘積結(jié)果不是零向量(“Q”)時(shí)，可以確定對其執(zhí)行硬判決ECC解碼的硬讀取數(shù)據(jù)未被校正。
[0139]當(dāng)在步驟S815處確定對其執(zhí)行硬判決ECC解碼的硬讀取數(shù)據(jù)被校正時(shí)(是)，在步驟S840處可以確定在步驟S811處根據(jù)η數(shù)量的硬讀取電壓值RVlj至RVnj (針對由讀取重試表格TABl至ΤΑΒ3定義的N數(shù)量的硬讀取電壓電平RLEVl至RLEVN的每個(gè)RLEVj)進(jìn)行的讀取操作是成功的，并且存儲器控制器100的操作可以結(jié)束。在步驟S813處對其執(zhí)行硬判決ECC解碼的硬讀取數(shù)據(jù)可以是錯(cuò)誤校正的數(shù)據(jù)，并且可以被提供給外部(例如，至主機(jī)或外部設(shè)備)或用在存儲器控制器100中。
[0140]當(dāng)在步驟S815處確定對其執(zhí)行硬判決ECC解碼的硬讀取數(shù)據(jù)未被校正時(shí)(否)，可以執(zhí)行第二 ECC解碼步驟S820。
[0141]如參照圖6所描述的，ECC單元130可以根據(jù)索引通過順序地改變包括在讀取重試表格TABl至ΤΑΒ3的每個(gè)中的N數(shù)量的硬讀取電壓電平RLEVl至RLEVN的每個(gè)中的硬讀取電壓值RVij來執(zhí)行讀取重試操作，直到硬讀取數(shù)據(jù)的錯(cuò)誤被校正。例如，當(dāng)響應(yīng)于與第一讀取重試表格TABl的第一索引“I”對應(yīng)的3個(gè)硬讀取電壓值RV1URV12和RV13而讀取的硬讀取數(shù)據(jù)的錯(cuò)誤未被校正時(shí)，ECC單元130可以利用與第一讀取重試表格TABl的下一索引或第二索引“2”對應(yīng)的3個(gè)硬讀取電壓值RV21、RV22和RV23來再次執(zhí)行讀取重試操作。例如，ECC單元130可以通過順序地改變3個(gè)硬讀取電壓值RVil、RVi2和RVi3至第一讀取重試表格TABl的第η索引“η”來重復(fù)執(zhí)行讀取重試操作，直到硬讀取數(shù)據(jù)的錯(cuò)誤被校正。例如，當(dāng)即使ECC單元130根據(jù)來自第一讀取重試表格TABl的第一索引“I”至第η索弓丨“η”的3個(gè)硬讀取電壓值RVi1、RVi2和RVi3順序執(zhí)行讀取重試操作，但在步驟S815處確定對其執(zhí)行步驟S813的硬判決ECC解碼的硬讀取數(shù)據(jù)仍未被校正時(shí)，可以執(zhí)行通過掃描讀取操作S820的第二 ECC解碼步驟S820
[0142]可以根據(jù)N數(shù)量的硬讀取電壓電平RLEVl至RLEVN中的每個(gè)順序地執(zhí)行通過掃描讀取操作的第二 ECC解碼步驟S820期間的步驟S821。即，可以從N數(shù)量的硬讀取電壓電平RLEVl至RLEVN的第一硬讀取電壓電平RLEVl到第N硬讀取電壓電平RLEVN來順序地執(zhí)行步驟S821。
[0143]在步驟S821期間的步驟S831處，存儲器控制器100可以固定除N數(shù)量的硬讀取電壓電平RLEVl至RLEVN的當(dāng)前硬讀取電壓電平RLEVj以外的其他硬讀取電壓電平RLEVl至RLEVj-1和RLEVj+Ι至RLEVN的硬讀取電壓值RVij。固定的硬讀取電壓值RVij可以是與由讀取重試表格TABl至TAB3定義的其他硬讀取電壓電平RLEVl至RLEVj-1和RLEVj+1至RLEVN中的每個(gè)的預(yù)定索引對應(yīng)的硬讀取電壓值。
[0144]接下來，對于當(dāng)前硬讀取電壓電平RLEVj，可以根據(jù)與讀取重試表格TABl至TAB3的第一索引“I”至第η索引“η”對應(yīng)的η數(shù)量的硬讀取電壓值RVlj至RVnj來順序地執(zhí)行在步驟S821期間的步驟S833。S卩，對于當(dāng)前硬讀取電壓電平RLEVj，可以從讀取重試表格TABl至ΤΑΒ3的與第一索引“I”對應(yīng)的第一硬讀取電壓值RVlj至與第η索引“η”對應(yīng)的第η硬讀取電壓RVnj順序地執(zhí)行步驟S833。
[0145]在步驟S833期間的步驟S841處，存儲器控制器100可以將當(dāng)前硬讀取電壓電平RLEVj設(shè)置為與讀取重試表格TABl至ΤΑΒ3的第i索引“i”對應(yīng)的硬讀取電壓值RVij。
[0146]接下來在步驟S833期間的S843處，可以根據(jù)當(dāng)前硬讀取電壓電平RLEVj (其在步驟S841處被設(shè)置為與讀取重試表格TABl至TAB3的第i索引“i”對應(yīng)的硬讀取電壓值RVij)和其他硬讀取電壓電平RLEVl至RLEVj-1和RLEVj+Ι至RLEVN(其在步驟S831處被固定為與讀取重試表格TABl至TAB3的預(yù)定索引對應(yīng)的硬讀取電壓值RVij)來讀取儲存在半導(dǎo)體存儲器件200中的數(shù)據(jù)。在步驟S843處讀取的硬讀取數(shù)據(jù)可以被提供給存儲器控制器100。
[0147]接下來，在步驟S833期間的步驟S845處，可以執(zhí)行作為第二硬ECC解碼的硬判決ECC解碼。ECC單元130可以使用錯(cuò)誤校正碼對在步驟S843處讀取的硬讀取數(shù)據(jù)執(zhí)行硬判決ECC解碼。
[0148]在步驟S833期間的步驟S847處，可以判斷硬判決ECC解碼是成功還是失敗。SP，在步驟S847處，可以判斷在步驟S845處對其執(zhí)行硬判決ECC解碼的硬讀取數(shù)據(jù)的錯(cuò)誤是否被校正。例如，存儲器控制器100可以基于硬讀取數(shù)據(jù)和奇偶校驗(yàn)矩陣來判斷在步驟S813處對其執(zhí)行硬判決ECC解碼的硬讀取數(shù)據(jù)的錯(cuò)誤是否被校正。例如，當(dāng)奇偶校驗(yàn)矩陣和硬讀取數(shù)據(jù)(在步驟S845處對其執(zhí)行硬判決ECC解碼)的乘積結(jié)果是零向量(“立”)時(shí)，可以確定對其執(zhí)行硬判決ECC解碼的硬讀取數(shù)據(jù)被校正。另一方面，當(dāng)奇偶校驗(yàn)矩陣和硬讀取數(shù)據(jù)(對其執(zhí)行硬判決ECC解碼)的乘積結(jié)果不是零向量(“Q”)時(shí)，可以確定對其執(zhí)行硬判決ECC解碼的硬讀取數(shù)據(jù)未被校正。
[0149]當(dāng)在步驟S847處確定對其執(zhí)行硬判決ECC解碼的硬讀取數(shù)據(jù)被校正時(shí)(是)，在步驟S840處可以確定在步驟S847處根據(jù)硬讀取電壓的讀取操作是成功的，并且存儲器控制器100的操作可以結(jié)束。
[0150]當(dāng)在步驟S847處確定對其執(zhí)行硬判決ECC解碼的硬讀取數(shù)據(jù)未被校正時(shí)(否)，存儲器控制器100可以將步驟S841的當(dāng)前硬讀取電壓電平RLEVj設(shè)置為與讀取重試表格TABl至TAB3的下一索引“i+Ι”對應(yīng)的硬讀取電壓值RVij。利用被設(shè)置為與下一索引“ i+1”對應(yīng)的硬讀取電壓值RVij的當(dāng)前硬讀取電壓電平RLEVj，可以重復(fù)步驟S841至步驟S847?？梢猿掷m(xù)這樣的重復(fù)，直到被設(shè)置為硬讀取電壓值RVij的當(dāng)前硬讀取電壓電平RLEVj對應(yīng)于讀取重試表格TABl至TAB3的最后索引“η”。
[0151]此外，當(dāng)在步驟S847處確定即使利用被設(shè)置為與讀取重試表格TABl至ΤΑΒ3的最后索引“η”對應(yīng)的硬讀取電壓值RVij的當(dāng)前硬讀取電壓電平RLEVj，對其執(zhí)行硬判決ECC解碼的硬讀取數(shù)據(jù)也未被校正時(shí)(否)，存儲器控制器100可以利用N數(shù)量的硬讀取電壓電平RLEVl至RLEVN的下一硬讀取電壓電平RLEVj+Ι重復(fù)步驟S831和步驟S833?？梢猿掷m(xù)這樣的重復(fù)，直到N數(shù)量的硬讀取電壓電平RLEVl至RLEVN的最后一個(gè)硬讀取電壓電平RLEVN0
[0152]當(dāng)在步驟S847處確定即使利用N數(shù)量的硬讀取電壓電平RLEVl至RLEVN的最后一個(gè)硬讀取電壓電平RLEVN，對其執(zhí)行硬判決ECC解碼的硬讀取數(shù)據(jù)也未被校正時(shí)(否)，可以確定硬判決ECC解碼最終失敗，并且存儲器控制器100可以執(zhí)行步驟S830的軟判決ECC解碼。步驟S830的軟判決ECC解碼可以對應(yīng)于參照圖5描述的第二 ECC解碼步驟S530。
[0153]圖9是圖4B中示出的存儲單元陣列210的框圖。
[0154]參照圖9，存儲單元陣列210可以包括多個(gè)存儲塊BLKl至BLKh。存儲塊BLKl至BLKh中的每個(gè)可以具有3D結(jié)構(gòu)或垂直結(jié)構(gòu)。例如，存儲塊BLKl至BLKh中的每個(gè)可以包括沿第一方向至第三方向延伸的結(jié)構(gòu)。
[0155]存儲塊BLKl至BLKh中的每個(gè)可以包括沿第二方向延伸的多個(gè)NAND串NS?？梢匝氐谝环较蚝偷谌较蛟O(shè)置多個(gè)NAND串NS。NAND串NS中的每個(gè)可以耦接至位線BL、一個(gè)或更多個(gè)串選擇線SSL、一個(gè)或更多個(gè)接地選擇線GSL、多個(gè)字線WL、一個(gè)或更多個(gè)虛設(shè)字線DWL和共源極線CSL。S卩，存儲塊BLKl至BLKh中的每個(gè)可以耦接至多個(gè)位線BL、多個(gè)串選擇線SSL、多個(gè)接地選擇線GSL、多個(gè)字線WL、多個(gè)虛設(shè)字線DWL和多個(gè)共源極線CSL。
[0156]圖10是圖9中示出的存儲塊BLKl至BLKh的一個(gè)存儲塊BLKi的透視圖。圖11是沿圖10中示出的存儲塊BLKi的線1-V截取的剖面圖。
[0157]參照圖10和圖11，存儲塊BLKi可以包括沿第一方向至第三方向延伸的結(jié)構(gòu)。
[0158]可以提供有襯底1111。例如，襯底1111可以包括通過第一類型雜質(zhì)摻雜的硅材料。例如，襯底1111可以包括通過P型雜質(zhì)或P型阱(例如，袋型P阱)摻雜的硅材料。襯底1111還可以包括圍繞P型阱的η型阱。在描述中，示例性假設(shè)襯底1111是P型硅。然而，襯底Iiii不局限于P型娃。
[0159]沿第一方向延伸的多個(gè)摻雜區(qū)1311至1314可以設(shè)置在襯底1111之上。例如，多個(gè)摻雜區(qū)1311至1314可以具有不同于襯底1111的雜質(zhì)類型的第二類型雜質(zhì)。例如，多個(gè)摻雜區(qū)1311至1314可以摻雜有η型雜質(zhì)。在描述中，示例性假設(shè)第一摻雜區(qū)1311至第四摻雜區(qū)1314是η型。然而，第一摻雜區(qū)1311至第四摻雜區(qū)1314不局限于η型。
[0160]沿第一方向延伸的多個(gè)絕緣材料1112可以沿第二方向順序地設(shè)置在第一摻雜區(qū)1311與第二摻雜區(qū)1312之間的襯底1111的區(qū)域之上。例如，絕緣材料1112和襯底1111可以沿第二方向間隔開預(yù)定距離。在第二示例中，絕緣材料1112可以沿第二方向彼此間隔開。在第三示例中，絕緣材料1112可以包括諸如氧化硅的絕緣體。
[0161]多個(gè)柱體1113可以沿第一方向順序地設(shè)置在第一摻雜區(qū)1311與第二摻雜區(qū)1312之間的襯底1111的區(qū)域之上，以及可以形成為沿第二方向穿透絕緣材料1112。例如，柱體1113中的每個(gè)可以穿透絕緣材料1112以接觸襯底1111。例如，柱體1113的每個(gè)可以由多種材料組成。柱體1113中的每個(gè)的表面層1114可以包括具有第一類型雜質(zhì)的硅材料。柱體1113中的每個(gè)的表面層1114可以包括摻雜有與襯底1111的雜質(zhì)類型相同類型的雜質(zhì)的硅材料。在描述中，示例性假設(shè)柱體1113中的每個(gè)的表面層1114包括P型硅。然而，柱體1113中的每個(gè)的表面層1114不局限于是P型硅。
[0162]柱體1113中的每個(gè)的內(nèi)層1115可以由絕緣材料形成。例如，柱體1113中的每個(gè)的內(nèi)層1115可以由諸如氧化硅的絕緣材料填充。
[0163]在第一摻雜區(qū)1311與第二摻雜區(qū)1312之間的區(qū)域中，絕緣層1116可以沿絕緣材料1112、柱體1113和襯底1111的暴露表面設(shè)置。例如，絕緣層1116的厚度可以小于絕緣材料1112之間的距離的一半。S卩，其中設(shè)置除絕緣材料1112和絕緣層1116以外的材料的區(qū)域可以設(shè)置在(i)設(shè)置在絕緣材料1112的第一絕緣材料的底表面之上的絕緣層1116與
(ii)設(shè)置在絕緣材料1112的第二絕緣材料的頂表面之上的絕緣層1116之間。絕緣材料1112的第一絕緣材料可以設(shè)置在絕緣材料1112的第二絕緣材料之上。
[0164]在第一摻雜區(qū)1311與第二摻雜區(qū)1312之間的區(qū)域中，導(dǎo)電材料1211至1291可以設(shè)置在絕緣層1116的表面之上。例如，沿第一方向延伸的導(dǎo)電材料1211可以設(shè)置在襯底1111與相鄰于襯底1111的絕緣材料1112之間。更具體地，沿第一方向延伸的導(dǎo)電材料1211可以設(shè)置在(i)設(shè)置在相鄰于襯底1111的絕緣材料1112的底表面處的絕緣層1116與(ii)設(shè)置在襯底1111之上的絕緣層1116之間。
[0165]沿第一方向延伸的導(dǎo)電材料可以設(shè)置在⑴設(shè)置在絕緣材料1112之中的第一特定絕緣材料的頂表面處的絕緣層1116與(ii)設(shè)置在絕緣材料1112之中的第二特定絕緣材料的底表面處的絕緣層1116之間，第二特定絕緣材料設(shè)置在第一特定絕緣材料1112之上。例如，沿第一方向延伸的多個(gè)導(dǎo)電材料1221至1281可以設(shè)置在絕緣材料1112之間。此外，沿第一方向延伸的導(dǎo)電材料1291可以設(shè)置在最上絕緣材料1112之上。例如，沿第一方向延伸的導(dǎo)電材料1211至1291可以是金屬材料。在另一實(shí)施例中，沿第一方向延伸的導(dǎo)電材料1211至1291可以是諸如多晶硅的導(dǎo)電材料。
[0166]與設(shè)置在第一摻雜區(qū)1311與第二摻雜區(qū)1312之間的結(jié)構(gòu)相同的結(jié)構(gòu)可以設(shè)置在第二摻雜區(qū)1312與第三摻雜區(qū)1313之間。例如，沿第一方向延伸的絕緣材料1112、沿第一方向順序布置且沿第二方向穿透絕緣材料1112的柱體1113、設(shè)置在絕緣材料1112和柱體1113的表面之上的絕緣層1116、以及沿第一方向延伸的導(dǎo)電材料1212至1292可以設(shè)置在第二摻雜區(qū)1312與第三摻雜區(qū)1313之間。
[0167]與設(shè)置在第一摻雜區(qū)1311與第二摻雜區(qū)1312之間的結(jié)構(gòu)相同的結(jié)構(gòu)可以設(shè)置在第三摻雜區(qū)1313與第四摻雜區(qū)1314之間。例如，沿第一方向延伸的絕緣材料1112、沿第一方向順序布置且沿第二方向穿透絕緣材料1112的柱體1113、設(shè)置在絕緣材料1112和柱體1113的表面之上的絕緣層1116、以及沿第一方向延伸的導(dǎo)電材料1213至1293可以設(shè)置在第三摻雜區(qū)1313與第四摻雜區(qū)1314之間。
[0168]漏極1320可以分別設(shè)置在柱體1113之上。例如，漏極1320可以是摻雜有第二類型材料的硅材料。例如，漏極1320可以是摻雜有η型材料的硅材料。在描述中，示例性假設(shè)漏極1320是摻雜有η型材料的硅材料。然而，漏極1320不局限于是η型硅材料。例如，漏極1320的寬度可以比其對應(yīng)的柱體1113的寬度寬。例如，漏極1320可以以焊盤形狀設(shè)置在其對應(yīng)的柱體1113的頂表面之上。
[0169]沿第三方向延伸的導(dǎo)電材料1331至1333可以設(shè)置在漏極1320之上。導(dǎo)電材料1331至1333可以沿第一方向順序地設(shè)置。導(dǎo)電材料1331至1333可以在對應(yīng)的區(qū)域中分別耦接至漏極1320。例如，漏極1320和沿第三方向延伸的導(dǎo)電材料1333可以分別通過接觸插塞彼此耦接。例如，沿第三方向延伸的導(dǎo)電材料1331至1333可以是金屬材料。在另一示例中，導(dǎo)電材料1331至1333可以是諸如多晶硅的導(dǎo)電材料。
[0170]參照圖10和圖11，柱體1113中的每個(gè)可以耦接至沿第一方向延伸的導(dǎo)電材料1211至1291,1212至1292和1213至1293及絕緣層1116，以形成串。例如，柱體1113中的每個(gè)可以與沿第一方向延伸的導(dǎo)電材料1211至1291、1212至1292和1213至1293及絕緣層1116 —起形成NAND串NS。NAND串NS可以包括多個(gè)晶體管結(jié)構(gòu)TS。
[0171]圖12是圖11中示出的晶體管結(jié)構(gòu)TS的剖面圖。
[0172]參照圖10至圖12，絕緣層1116可以包括第一子絕緣層至第三子絕緣層1117、1118 和 1119。
[0173]每個(gè)柱體1113中的P型硅的表面層1114可以用作本體。相鄰于柱體1113中的每個(gè)的第一子絕緣層1117可以用作隧道絕緣層。例如，相鄰于柱體1113中的每個(gè)的第一子絕緣層1117可以包括熱氧化物層。
[0174]第二子絕緣層1118可以用作電荷儲存層。例如，第二子絕緣層1118可以用作電荷捕獲層。第二子絕緣層1118可以包括氮化層或金屬氧化層(例如，氧化鋁層、氧化鉿層等)O
[0175]相鄰于導(dǎo)電材料1233的第三子絕緣層1119可以用作阻擋絕緣層。例如，相鄰于沿第一方向延伸的導(dǎo)電材料1233的第三子絕緣層1119可以具有單層結(jié)構(gòu)或多層結(jié)構(gòu)。第三子絕緣層1119可以是具有比第一子絕緣層1117和第二子絕緣層1119大的介電常數(shù)的高電介質(zhì)層(例如，氧化鋁層、氧化鉿層等)。
[0176]導(dǎo)電材料1233可以用作柵極或控制柵極。即，柵極或控制柵極1233、阻擋絕緣層1119、電荷捕獲層1118、隧道絕緣層1117和本體1114可以形成晶體管或存儲單元晶體管結(jié)構(gòu)。例如，第一子絕緣層1117至第三子絕緣層1119可以形成氧化物-氮化物-氧化物(ONO)結(jié)構(gòu)。每個(gè)柱體1113中的P型硅的表面層1114可以是沿第二方向延伸的本體。
[0177]存儲塊BLKi可以包括多個(gè)柱體1113。S卩，存儲塊BLKi可以包括多個(gè)NAND串NS。更具體地，存儲塊BLKi可以包括沿第二方向或垂直于襯底1111的方向延伸的多個(gè)NAND串NS0
[0178]NAND串NS中的每個(gè)可以包括沿第二方向?qū)盈B的多個(gè)晶體管結(jié)構(gòu)TS。每個(gè)NAND串NS的多個(gè)晶體管結(jié)構(gòu)TS中的一個(gè)或更多個(gè)可以用作串選擇晶體管SST。每個(gè)NAND串的多個(gè)晶體管結(jié)構(gòu)TS中的一個(gè)或更多個(gè)可以用作接地選擇晶體管GST。
[0179]柵極或控制柵極可以對應(yīng)于沿第一方向延伸的導(dǎo)電材料1211至1291、1212至1292和1213至1293。S卩，柵極或控制柵極可以沿第一方向延伸以形成字線WL和兩個(gè)或更多個(gè)選擇線(例如，一個(gè)或更多個(gè)串選擇線SSL和一個(gè)或更多個(gè)接地選擇線GSL)。
[0180]沿第三方向延伸的導(dǎo)電材料1331至1333可以耦接至NAND串NS的一端。例如，沿第三方向延伸的導(dǎo)電材料1331至1333可以用作位線BL。S卩，在一個(gè)存儲塊BLKi中，單個(gè)位線BL可以耦接至多個(gè)NAND串。
[0181]沿第一方向延伸的第二類型摻雜區(qū)1311至1314可以耦接至NAND串NS的另一端。沿第一方向延伸的第二類型摻雜區(qū)1311至1314可以用作共源極線CSL。
[0182]總之，存儲塊BLKi可以包括沿垂直于襯底1111的方向(例如，第二方向)延伸的多個(gè)NAND串NS，以及可以操作作為多個(gè)NAND串NS耦接至單個(gè)位線BL的NAND閃速存儲塊(例如，電荷捕獲型存儲器)。
[0183]參照圖1O至圖12，沿第一方向延伸的導(dǎo)電材料1211至1291、1212至1292和1213至1293設(shè)置9層。然而，沿第一方向延伸的第一導(dǎo)電材料1211至1291、1212至1292和1213至1293不局限于9層。例如，沿第一方向延伸的導(dǎo)電材料可以設(shè)置8層、16層或更多層。S卩，NAND串可以包括8個(gè)晶體管、16個(gè)晶體管或更多個(gè)晶體管。
[0184]參照圖10至圖12，3個(gè)NAND串NS耦接至單個(gè)位線BL。然而，實(shí)施例不局限于3個(gè)NAND串NS耦接至單個(gè)位線BL。在另一實(shí)施例中，在存儲塊BLKi中，m個(gè)NAND串NS可以耦接至單個(gè)位線BL，m是整數(shù)。沿第一方向延伸的導(dǎo)電材料1211至1291、1212至1292和1213至1293的數(shù)量以及共源極線1311至1314的數(shù)量也可以被調(diào)整，以對應(yīng)于耦接至單個(gè)位線BL的NAND串NS的數(shù)量。
[0185]參照圖10至圖12，3個(gè)NAND串NS耦接至沿第一方向延伸的單個(gè)導(dǎo)電材料。然而，實(shí)施例不局限于3個(gè)NAND串NS耦接至單個(gè)導(dǎo)電材料。在另一實(shí)施例中，η個(gè)NAND串NS可以耦接至單個(gè)導(dǎo)電材料，η是整數(shù)。沿第三方向延伸的導(dǎo)電材料1331至1333的數(shù)量也可以被調(diào)整，以對應(yīng)于耦接至單個(gè)導(dǎo)電材料的NAND串NS的數(shù)量。
[0186]圖13是圖示參照圖10至圖12描述的存儲塊BLKi的等效電路圖。
[0187]參照圖10至圖13，NAND串NSlI至NS31可以設(shè)置在第一位線BLl與共源極線CSL之間。第一位線BLl可以對應(yīng)于沿第三方向延伸的導(dǎo)電材料1331。NAND串NS12至NS32可以設(shè)置在第二位線BL2與共源極線CSL之間。第二位線BL2可以對應(yīng)于沿第三方向延伸的導(dǎo)電材料1332。NAND串NS13至NS33可以設(shè)置在第三位線BL3與共源極線CSL之間。第三位線BL3可以對應(yīng)于沿第三方向延伸的導(dǎo)電材料1333。
[0188]每個(gè)NAND串NS的串選擇晶體管SST可以耦接至對應(yīng)的位線BL。每個(gè)NAND串NS的接地選擇晶體管GST可以耦接至共源極線CSL。存儲單元MC可以設(shè)置在每個(gè)NAND串NS的串選擇晶體管SST與接地選擇晶體管GST之間。
[0189]NAND串NS可以以行和列為單位來定義。共同耦接至單個(gè)位線的NAND串NS可以形成單個(gè)列。例如，耦接至第一位線BLl的NAND串NSll至NS31可以對應(yīng)于第一列。耦接至第二位線BL2的NAND串NS12至NS32可以對應(yīng)于第二列。耦接至第三位線BL3的NAND串NS13至NS33可以對應(yīng)于第三列。
[0190]耦接至單個(gè)串選擇線SSL的NAND串NS可以形成單個(gè)行。例如，耦接至第一串選擇線SSLl的NAND串NSll至NS13可以形成第一行。耦接至第二串選擇線SSL2的NAND串NS21至NS23可以形成第二行。耦接至第三串選擇線SSL3的NAND串NS31至NS33可以形成第三行。
[0191]對于每個(gè)NAND串NS可以定義高度。例如，在每個(gè)NAND串NS中，接地選擇晶體管GST的高度可以被定義為值“I”。在每個(gè)NAND串NS中，當(dāng)從襯底1111開始測量時(shí)，距離串選擇晶體管SST越近，存儲單元的高度越高。在每個(gè)NAND串NS中，相鄰于串選擇晶體管SST的存儲單元MC6的高度可以被定義為值“8”，該高度是接地選擇晶體管GST的8倍大。
[0192]同一行的NAND串NS的串選擇晶體管SST可以共享同一串選擇線SSL。在不同行中的NAND串NS的串選擇晶體管SST可以與不同的串選擇線SSLUSSL2和SSL3分別耦接。
[0193]同一行的NAND串NS中的具有同一高度的存儲單元MC可以共享字線WL。在預(yù)定高度處，字線WL可以由在不同行中但在同一水平或同一高度處的NAND串NS的存儲單元MC來共享。在預(yù)定高度或在相同水平處，同一行的NAND串NS的虛設(shè)存儲單元DMC可以共享虛設(shè)字線DWL。在預(yù)定高度或水平處，不同行中的NAND串NS的虛設(shè)存儲單元DMC可以共享虛設(shè)字線DWL。
[0194]例如，位于同一水平或高度或?qū)犹幍淖志€WL或虛設(shè)字線DWL可以共同耦接在設(shè)置有沿第一方向延伸的導(dǎo)電材料1211至1291,1212至1292和1213至1293的層上。例如，設(shè)置在給定水平或高度或?qū)犹幍膶?dǎo)電材料1211至1291、1212至1292和1213至1293可以經(jīng)由接觸耦接至上層。沿第一方向延伸的導(dǎo)電材料1211至1291、1212至1292和1213至1293可以在上層處共同地耦接。同一行的NAND串NS的接地選擇晶體管GST可以共享接地選擇線GSL。不同行中的NAND串NS的接地選擇晶體管GST可以共享接地選擇線GSL。BP,NAND串NSll至NS13、NS21至NS23和NS31至NS33可以共同地耦接至接地選擇線GSL。
[0195]共源極線CSL可以耦接至NAND串NS。例如，第一摻雜區(qū)1311至第四摻雜區(qū)1314可以在襯底1111的有源區(qū)處耦接。例如，第一摻雜區(qū)1311至第四摻雜區(qū)1314可以經(jīng)由接觸耦接至上層。第一摻雜區(qū)1311至第四摻雜區(qū)1314可以在上層處共同地耦接。
[0196]如圖13中所示，在同一高度或水平的字線WL可以共同地耦接。因此，當(dāng)在特定高度處的字線WL被選中時(shí)，耦接至選中字線WL的所有NAND串NS可以被選中。不同行中的NAND串NS可以耦接至不同的串選擇線SSL。因此，在耦接至同一字線WL的NAND串NS之中，根據(jù)串選擇線SSLl至SSL3的選擇，未選中行的NAND串NS可以與位線BLl至BL3電隔離。即，可以通過選擇串選擇線SSLl至SSL3中的一個(gè)來選擇NAND串NS的行。根據(jù)位線BLl至BL3的選擇，可以以列為單位來選擇選中行的NAND串NS。
[0197]在每個(gè)NAND串NS中，可以設(shè)置虛設(shè)存儲單元DMC。圖13示出虛設(shè)存儲單元DMC在每個(gè)NAND串NS中設(shè)置在第三存儲單元MC3與第四存儲單元MC4之間。S卩，第一存儲單元MCl至第三存儲單元MC3可以設(shè)置在虛設(shè)存儲單元DMC與接地選擇晶體管GST之間。第四存儲單元MC4至第六存儲單元MC6可以設(shè)置在虛設(shè)存儲單元DMC與串選擇晶體管SST之間。在實(shí)施例中，示例性假設(shè)每個(gè)NAND串NS中的存儲單元MC通過虛設(shè)存儲單元DMC被劃分為存儲單元組。在存儲單元組之中的鄰近于接地選擇晶體管GST的存儲單元組(例如，MCl至MC3)可以被稱為下存儲單元組。在存儲單元組之中的鄰近于串選擇晶體管SST的存儲單元組(例如，MC4至MC6)可以被稱為上存儲單元組。
[0198]將參照圖9至圖13描述包括一個(gè)或更多個(gè)單元串的非易失性存儲器件的操作方法，其中，每個(gè)單元串沿垂直于襯底的方向布置并且與存儲器控制器、串選擇晶體管和接地選擇晶體管耦接。利用該操作方法，非易失性存儲器件可以:被提供第一讀取命令以根據(jù)第一硬讀取電壓和不同于第一硬讀取電壓的第二硬讀取電壓來執(zhí)行第一硬判決讀取操作和第二硬判決讀取操作；獲取硬讀取數(shù)據(jù)；基于硬讀取數(shù)據(jù)的錯(cuò)誤位狀態(tài)來選擇第一硬判決電壓和第二硬判決電壓中的一個(gè)；根據(jù)不同于第一硬判決讀取電壓和第二硬判決讀取電壓的軟讀取電壓來獲取軟讀取數(shù)據(jù)；以及將軟讀取數(shù)據(jù)提供給存儲器控制器。
[0199]圖14至圖16是示意性圖示根據(jù)本發(fā)明的實(shí)施例的3D非易失性存儲器件的示圖。圖14至圖16圖示根據(jù)本發(fā)明的實(shí)施例的以3D實(shí)施的半導(dǎo)體存儲器件(例如，閃速存儲器件)。
[0200]圖14是圖示圖4A中示出的存儲塊211的一個(gè)存儲塊BLKj的透視圖。圖15是圖示沿圖14中示出的線VI1-VIV截取的存儲塊BLKj的剖面圖。
[0201]參照圖14和圖15，存儲塊BLKj可以包括沿第一方向至第三方向延伸的結(jié)構(gòu)。
[0202]可以提供有襯底6311。例如，襯底6311可以包括通過第一類型雜質(zhì)摻雜的硅材料。例如，襯底6311可以包括通過P型雜質(zhì)或P型阱(例如，袋型P阱)摻雜的硅材料。襯底6311還可以包括圍繞P型阱的η型講。在實(shí)施例中，示例性假設(shè)襯底6311是P型硅。然而，襯底6311不局限于是P型娃。
[0203]沿X方向和Y方向延伸的第一導(dǎo)電材料層6321至第四導(dǎo)電材料層6324可以設(shè)置在襯底6311之上。第一導(dǎo)電材料層6321至第四導(dǎo)電材料層6324可以沿Z方向彼此間隔開。
[0204]沿X方向和Y方向延伸的第五導(dǎo)電材料層6325至第八導(dǎo)電材料層6328可以設(shè)置在襯底6311之上。第五導(dǎo)電材料層6325至第八導(dǎo)電材料層6328可以沿Z方向彼此間隔開。第五導(dǎo)電材料層6325至第八導(dǎo)電材料層6328可以沿Y方向與第一導(dǎo)電材料層6321至第四導(dǎo)電材料層6324間隔開。
[0205]多個(gè)下柱體DP可以被形成為穿過第一導(dǎo)電材料層6321至第四導(dǎo)電材料層6324。下柱體DP中的每個(gè)可以沿Z方向延伸。多個(gè)上柱體UP可以被形成為穿過第五導(dǎo)電材料層6325至第八導(dǎo)電材料層6328。上柱體UP中的每個(gè)可以沿Z方向延伸。
[0206]下柱體DP和上柱體UP中的每個(gè)可以包括內(nèi)部材料層6361、中間層6362和表層6363。中間層6362可以用作單元晶體管的溝道。表層6363可以包括阻擋絕緣層、電荷儲存層和隧道絕緣層。
[0207]下柱體DP和上柱體UP可以通過管柵PG電耦接。管柵PG可以形成在襯底6311中。例如，管柵PG可以包括與下柱體DP和上柱體UP基本上相同的材料。
[0208]摻雜有第二類型雜質(zhì)的摻雜材料層6312可以設(shè)置在下柱體DP之上。摻雜材料層6312可以沿X方向和Y方向延伸。例如，摻雜有第二類型雜質(zhì)的摻雜材料層6312可以包括η型硅材料。摻雜有第二類型雜質(zhì)的摻雜材料層6312可以用作共源極線CSL。
[0209]漏極6340可以形成在上柱體UP的每個(gè)之上。例如，漏極6340可以包括η型硅材料。第一上導(dǎo)電材料層6351和第二上導(dǎo)電材料層6352可以形成在漏極6340之上。第一上導(dǎo)電材料層6351和第二上導(dǎo)電材料層6352可以沿Y方向延伸。
[0210]第一上導(dǎo)電材料層6351和第二上導(dǎo)電材料層6352可以沿X方向彼此間隔開。例如，第一上導(dǎo)電材料層6351和第二上導(dǎo)電材料層6352可以由金屬制成。例如，第一上導(dǎo)電材料層6351和第二上導(dǎo)電材料層6352可以通過接觸插塞耦接至漏極6340。第一上導(dǎo)電材料層6351和第二上導(dǎo)電材料層6352可以分別用作第一位線BLl和第二位線BL2。
[0211 ] 第一導(dǎo)電材料層6321可以用作源極選擇線SSL，第二導(dǎo)電材料層6322可以用作第一虛設(shè)字線DWLl，第三導(dǎo)電材料6323和第四導(dǎo)電材料6324可以分別用作第一主字線MffLl和第二主字線MWL2。第五導(dǎo)電材料層6325和第六導(dǎo)電材料層6326可以分別用作第三主字線MWL3和第四主字線MWL4，第七導(dǎo)電材料層6327可以用作第二虛設(shè)字線DWL2，第八導(dǎo)電材料層6328可以用作漏極選擇線DSL。
[0212]每個(gè)下柱體DP與鄰近于下柱體DP的第一導(dǎo)電材料層6321至第四導(dǎo)電材料層6324可以形成下串。每個(gè)上柱體UP與鄰近于上柱體UP的第五導(dǎo)電材料層6325至第八導(dǎo)電材料層6328可以形成上串。下串和上串可以通過管柵PG耦接。下串的一端可以耦接至用作共源極線CSL的第二類型的摻雜材料層6312。上串的一端可以通過漏極6340耦接至對應(yīng)的位線。下串和上串通過管柵PG耦接。單個(gè)下串和單個(gè)上串形成單個(gè)單元串，單個(gè)單元串耦接在用作共源極線CSL的第二類型的摻雜材料層6312與用作位線BL的上導(dǎo)電材料層6351和6352中對應(yīng)的一個(gè)之間。
[0213]S卩，下串可以包括源極選擇晶體管SST、第一虛設(shè)存儲單元DMCl以及第一主存儲單元MMCl和第二主存儲單元MMC2。上串可以包括第三主存儲單元MMC3和第四主存儲單元MMC4、第二虛設(shè)存儲單元DMC2以及漏極選擇晶體管DST。
[0214]參照圖14和圖15，上串和下串可以形成具有多個(gè)晶體管結(jié)構(gòu)TS的NAND串NS。晶體管結(jié)構(gòu)TS可以與參照圖12描述的晶體管基本上相同。
[0215]圖16是圖示參照圖14和圖15描述的存儲塊BLKj的等效電路圖。圖16示例性示出包括在存儲塊BLKj中的串之中的第一串和第二串。
[0216]參照圖16，存儲塊BLKj可以包括多個(gè)單元串，如參照圖14和圖15所述，每個(gè)單元串包括通過管柵PG耦接的單個(gè)上串和單個(gè)下串。
[0217]在存儲塊BLKj中，沿第一溝道層CHl (未示出)層疊的存儲單元CGO至CG31、一個(gè)或更多個(gè)源極選擇柵極SSG和一個(gè)或更多個(gè)漏極選擇柵極DSG可以形成第一串ST1。沿第二溝道層CH2 (未示出)層疊的存儲單元CGO至CG31、一個(gè)或更多個(gè)源極選擇柵極SSG和一個(gè)或更多個(gè)漏極選擇柵極DSG可以形成第二串ST2。
[0218]第一串STl和第二串ST2可以耦接至單個(gè)漏極選擇線DSL和單個(gè)源極選擇線SSL。第一串STl可以耦接至第一位線BL1，第二串ST2可以耦接至第二位線BL2。
[0219]圖16示出耦接至單個(gè)漏極選擇線DSL和單個(gè)源極選擇線SSL的第一串STl和第二串ST2。在另一實(shí)施例中，第一串STl和第二串ST2可以耦接至單個(gè)源極選擇線SSL和單個(gè)位線BL。在這種情況下，第一串STl可以耦接至第一漏極選擇線DSLl，第二串ST2可以耦接至第二漏極選擇線DSL2。在另一實(shí)施例中，第一串STl和第二串ST2可以耦接至單個(gè)漏極選擇線DSL和單個(gè)位線BL。在這種情況下，第一串STl可以耦接至第一源極選擇線SSLl，第二串ST2可以耦接至第二源極選擇線SSL2。
[0220]圖17是示意性圖示根據(jù)本發(fā)明的實(shí)施例的包括存儲器控制器15000和半導(dǎo)體存儲器件16000的電子設(shè)備10000的框圖。
[0221]參照圖17，諸如蜂窩電話、智能電話或平板PC的電子設(shè)備10000可以包括通過閃速存儲器件來實(shí)施的半導(dǎo)體存儲器件16000和用于控制半導(dǎo)體存儲器件16000的存儲器控制器15000。
[0222]半導(dǎo)體存儲器件16000可以對應(yīng)于以上參照圖3至圖13描述的半導(dǎo)體存儲器件200。半導(dǎo)體存儲器件16000可以儲存隨機(jī)數(shù)據(jù)。
[0223]存儲器控制器15000可以對應(yīng)于參照圖3至圖13描述的存儲器控制器。存儲器控制器15000可以通過控制電子設(shè)備10000的全部操作的處理器11000來控制。
[0224]儲存在半導(dǎo)體存儲器件16000中的數(shù)據(jù)可以在存儲器控制器15000的控制下通過顯示器13000來顯示。存儲器控制器15000在處理器11000的控制下操作。
[0225]無線電收發(fā)器12000可以通過天線ANT來接收和輸出無線電信號。例如，無線電收發(fā)器12000可以將從天線ANT接收的無線電信號轉(zhuǎn)換為要被處理器11000處理的信號。因此，處理器11000可以處理來自無線電收發(fā)器12000的轉(zhuǎn)換的信號，以及可以將處理的信號儲存在半導(dǎo)體存儲器件16000中。另外，處理器11000可以通過顯示器13000顯示處理的信號。
[0226]無線電收發(fā)器12000可以將來自處理器11000的信號轉(zhuǎn)換為無線電信號，以及可以將轉(zhuǎn)換的無線電信號通過天線ANT輸出至外部設(shè)備。
[0227]輸入設(shè)備14000可以接收用于控制處理器11000的操作的控制信號或要被處理器11000處理的數(shù)據(jù)，以及可以由定點(diǎn)設(shè)備(諸如觸摸板或計(jì)算機(jī)鼠標(biāo)、小鍵盤或鍵盤)來實(shí)施。
[0228]處理器11000可以控制顯示器13000，使得來自半導(dǎo)體存儲器件16000的數(shù)據(jù)、來自無線電收發(fā)器12000的無線電信號或來自輸入設(shè)備14000的數(shù)據(jù)可以通過顯示器13000
來顯示。
[0229]圖18是示意性圖示根據(jù)本發(fā)明的實(shí)施例的包括存儲器控制器24000和半導(dǎo)體存儲器件25000的電子設(shè)備20000的框圖。
[0230]存儲器控制器24000和半導(dǎo)體存儲器件25000可以分別對應(yīng)于參照圖3至圖13描述的存儲器控制器100和半導(dǎo)體存儲器件200。
[0231]參照圖18，電子設(shè)備20000可以通過數(shù)據(jù)處理設(shè)備(諸如個(gè)人計(jì)算機(jī)(PC)、平板電腦、網(wǎng)絡(luò)本、電子閱讀器、個(gè)人數(shù)字助理(PDA)、便攜式多媒體播放器(PMP)、MP3播放器或MP4播放器)來實(shí)施，以及可以包括半導(dǎo)體存儲器件25000(例如，閃速存儲器件)和用于控制半導(dǎo)體存儲器件25000的操作的存儲器控制器24000。
[0232]電子設(shè)備20000可以包括用于控制電子設(shè)備20000的全部操作的處理器21000。存儲器控制器24000可以通過處理器21000來控制。
[0233]處理器21000可以根據(jù)來自輸入設(shè)備22000的輸入信號，通過顯示器23000顯示儲存在半導(dǎo)體存儲器件25000中的數(shù)據(jù)。例如，輸入設(shè)備22000可以通過定點(diǎn)設(shè)備(諸如觸摸板或計(jì)算機(jī)鼠標(biāo)、小鍵盤或鍵盤)來實(shí)施。
[0234]圖19是示意性圖示根據(jù)本發(fā)明的實(shí)施例的包括控制器32000和半導(dǎo)體存儲器件34000的電子設(shè)備30000的框圖。
[0235]控制器32000和半導(dǎo)體存儲器件34000可以分別對應(yīng)于參照圖3至圖13描述的存儲器控制器100和半導(dǎo)體存儲器件200。
[0236]參照圖19，電子設(shè)備30000可以包括卡接口 31000、控制器32000和半導(dǎo)體存儲器件34000 (例如，閃速存儲器件)。
[0237]電子設(shè)備30000可以通過卡接口 31000與主機(jī)交換數(shù)據(jù)?？ń涌?31000可以是安全數(shù)字(SD)卡接口或多媒體卡(MMC)接口，這不限制本發(fā)明的范圍。卡接口 31000可以根據(jù)能夠與電子設(shè)備30000通信的主機(jī)的通信協(xié)議來將主機(jī)和控制器32000接口。
[0238]控制器32000可以控制電子設(shè)備30000的全部操作，以及可以控制卡接口 31000與半導(dǎo)體存儲器件34000之間的數(shù)據(jù)交換?？刂破?2000的緩沖存儲器33000可以緩沖在卡接口 31000與半導(dǎo)體存儲器件34000之間傳送的數(shù)據(jù)。
[0239]控制器32000可以通過數(shù)據(jù)總線DATA和地址總線ADDRESS與卡接口 31000和半導(dǎo)體存儲器件34000耦接。根據(jù)實(shí)施例，控制器32000可以通過地址總線ADDRESS從卡接口31000接收要被讀取或?qū)懭氲臄?shù)據(jù)的地址，以及可以將其發(fā)送至半導(dǎo)體存儲器件34000。此夕卜，控制器32000可以通過與卡接口 31000或半導(dǎo)體存儲器件34000連接的數(shù)據(jù)總線DATA接收或傳送要被讀取或?qū)懭氲臄?shù)據(jù)。
[0240]當(dāng)電子設(shè)備30000與主機(jī)(諸如PC、平板PC、數(shù)字照相機(jī)、數(shù)字音頻播放器、移動電話、控制臺視頻游戲硬件或數(shù)字機(jī)頂盒)連接時(shí)，主機(jī)可以通過卡接口 31000和控制器32000與半導(dǎo)體存儲器件34000交換數(shù)據(jù)。
[0241]圖20是示意性圖示根據(jù)本發(fā)明的實(shí)施例的包括存儲器控制器44000和半導(dǎo)體存儲器件45000的電子設(shè)備40000的框圖。
[0242]存儲器控制器44000和半導(dǎo)體存儲器件45000可以分別對應(yīng)于參照圖3至圖13描述的存儲器控制器100和半導(dǎo)體存儲器件200。
[0243]參照圖20，電子設(shè)備40000可以包括半導(dǎo)體存儲器件45000(例如，閃速存儲器件)、用于控制半導(dǎo)體存儲器件45000的數(shù)據(jù)處理操作的存儲器控制器44000、以及用于控制電子設(shè)備40000的全部操作的處理器41000。
[0244]此外，電子設(shè)備40000的圖像傳感器42000可以將光學(xué)信號轉(zhuǎn)換為數(shù)字信號，轉(zhuǎn)換的數(shù)字信號可以在處理器41000的控制下被儲存在半導(dǎo)體存儲器件45000中。另外，轉(zhuǎn)換的數(shù)字信號可以在處理器41000的控制下通過顯示器43000來顯示。
[0245]圖21是示意性圖示根據(jù)本發(fā)明的實(shí)施例的包括存儲器控制器61000以及半導(dǎo)體存儲器件62000A、62000B和62000C的電子設(shè)備60000的框圖。
[0246]存儲器控制器61000以及半導(dǎo)體存儲器件62000A、62000B和62000C中的每個(gè)可以分別對應(yīng)于參照圖3至圖13描述的存儲器控制器100和半導(dǎo)體存儲器件200。
[0247]參照圖21，電子設(shè)備60000可以通過數(shù)字儲存設(shè)備(諸如固態(tài)驅(qū)動器(SSD))來實(shí)施。
[0248]電子設(shè)備60000可以包括多個(gè)半導(dǎo)體存儲器件62000A、62000B和62000C以及用于控制半導(dǎo)體存儲器件62000A、62000B和62000C中的每個(gè)的數(shù)據(jù)處理操作的存儲器控制器61000。
[0249]電子設(shè)備60000可以通過存儲系統(tǒng)或存儲模塊來實(shí)施。
[0250]例如，存儲器控制器61000可以在電子設(shè)備60000外部來實(shí)施或在電子設(shè)備60000
內(nèi)部來實(shí)施。
[0251]圖22是包括參照圖21描述的電子設(shè)備60000的數(shù)據(jù)處理系統(tǒng)的框圖。
[0252]參照圖21和圖22，數(shù)據(jù)儲存設(shè)備70000可以通過獨(dú)立盤(RAID)系統(tǒng)的冗余陣列來實(shí)施。數(shù)據(jù)儲存設(shè)備70000可以包括RAID控制器71000和多個(gè)存儲系統(tǒng)72000A至72000N，其中，N是自然數(shù)。
[0253]存儲系統(tǒng)72000A至72000N中的每個(gè)可以對應(yīng)于參照圖21描述的電子設(shè)備60000。存儲系統(tǒng)72000A至72000N可以形成RAID陣列。數(shù)據(jù)儲存設(shè)備70000可以通過SSD來實(shí)施。
[0254]在編程操作期間，基于從主機(jī)輸出的RAID電平信息，RAID控制器71000可以根據(jù)從多個(gè)RAID電平中選擇的一個(gè)將從主機(jī)輸出的編程數(shù)據(jù)輸出至存儲系統(tǒng)72000A至72000N中的一個(gè)。
[0255]在讀取操作期間，基于從主機(jī)輸出的RAID電平信息，RAID控制器71000可以根據(jù)RAID電平中的一個(gè)將從存儲系統(tǒng)72000A至72000N中的一個(gè)讀取的數(shù)據(jù)傳送至主機(jī)。
[0256]雖然關(guān)于特定實(shí)施例描述了本發(fā)明，但是對于本領(lǐng)域技術(shù)人員將明顯的是，在不脫離如所附權(quán)利要求書中限定的本發(fā)明的精神和范圍的情況下，可以做出各種變化和變型。
[0257]通過以上實(shí)施例可見，本申請可以提供以下技術(shù)方案。
[0258]技術(shù)方案1.一種存儲器控制器的操作方法，包括:
[0259]基于讀取重試表格來執(zhí)行第一硬判決讀取操作，讀取重試表格包括表示半導(dǎo)體存儲器件的讀取環(huán)境的索引，其中，讀取重試表格定義多電平單元的多個(gè)硬讀取電壓電平的硬讀取電壓值；以及
[0260]當(dāng)?shù)谝挥才袥Q讀取操作失敗時(shí)，基于讀取重試表格的硬讀取電壓值通過獨(dú)立地改變硬讀取電壓電平中的每個(gè)來執(zhí)行第二硬判決讀取操作。
[0261]技術(shù)方案2.如技術(shù)方案I所述的操作方法，其中，通過根據(jù)讀取重試表格的索引順序地改變硬讀取電壓電平中的每個(gè)的硬讀取電壓值，來根據(jù)硬讀取電壓電平執(zhí)行第二硬判決讀取操作。
[0262]技術(shù)方案3.如技術(shù)方案2所述的操作方法，其中，通過順序地改變硬讀取電壓電平來根據(jù)硬讀取電壓電平執(zhí)行第二硬判決讀取操作。
[0263]技術(shù)方案4.如技術(shù)方案3所述的操作方法，其中，第二硬判決讀取操作改變第一硬讀取電壓電平，同時(shí)固定其他硬讀取電壓電平。
[0264]技術(shù)方案5.如技術(shù)方案4所述的操作方法，其中，第二硬判決讀取操作將所述其他硬讀取電壓電平固定為由讀取重試表格定義的硬讀取電壓值。
[0265]技術(shù)方案6.如技術(shù)方案3所述的操作方法，
[0266]其中，在通過順序地改變第一硬讀取電壓電平的硬讀取電壓值來根據(jù)第一硬讀取電壓電平執(zhí)行第二硬判決讀取操作之后，當(dāng)響應(yīng)于第一硬讀取電壓電平的第二硬判決讀取操作失敗時(shí)，根據(jù)第二硬讀取電壓電平來執(zhí)行第二硬判決讀取操作，以及
[0267]其中，第一硬讀取電壓電平和第二硬讀取電壓電平包括在所述多個(gè)硬讀取電壓電平中。
[0268]技術(shù)方案7.如技術(shù)方案I所述的操作方法，其中，當(dāng)根據(jù)被設(shè)置為初始硬讀取電壓值的硬讀取電壓電平的硬判決讀取操作失敗時(shí)，執(zhí)行第一硬判決讀取操作。
[0269]技術(shù)方案8.如技術(shù)方案I所述的操作方法，還包括:
[0270]當(dāng)根據(jù)讀取重試表格的所有硬讀取電壓值的第二硬判決讀取操作失敗時(shí)，執(zhí)行軟判決讀取操作。
[0271]技術(shù)方案9.如技術(shù)方案8所述的操作方法，其中，基于低密度奇偶校驗(yàn)LDPC解碼處理來執(zhí)行第一硬判決讀取操作、第二硬判決讀取操作和軟判決讀取操作中的一個(gè)或更多個(gè)。
[0272]技術(shù)方案10.如技術(shù)方案I所述的操作方法，其中，半導(dǎo)體存儲器件的讀取環(huán)境包括保留特性和讀取干擾特性中的一種或更多種。
[0273]技術(shù)方案11.一種存儲器控制器，包括:
[0274]第一裝置，用于基于讀取重試表格來執(zhí)行第一硬判決讀取操作，讀取重試表格包括表示半導(dǎo)體存儲器件的讀取環(huán)境的索引，其中，讀取重試表格定義多電平單元的多個(gè)硬讀取電壓電平的硬讀取電壓值；以及
[0275]第二裝置，用于在第一硬判決讀取操作失敗時(shí)，基于讀取重試表格的硬讀取電壓值通過獨(dú)立地改變硬讀取電壓電平中的每個(gè)來執(zhí)行第二硬判決讀取操作。
[0276]技術(shù)方案12.如技術(shù)方案11所述的存儲器控制器，其中，第二裝置通過根據(jù)讀取重試表格的索引順序地改變硬讀取電壓電平中的每個(gè)的硬讀取電壓值，來根據(jù)硬讀取電壓電平執(zhí)行第二硬判決讀取操作。
[0277]技術(shù)方案13.如技術(shù)方案12所述的存儲器控制器，其中，第二裝置通過順序地改變硬讀取電壓電平來根據(jù)硬讀取電壓電平執(zhí)行第二硬判決讀取操作。
[0278]技術(shù)方案14.如技術(shù)方案13所述的存儲器控制器，其中，第二裝置改變第一硬讀取電壓電平，同時(shí)固定其他硬讀取電壓電平。
[0279]技術(shù)方案15.如技術(shù)方案14所述的存儲器控制器，其中，第二裝置將所述其他硬讀取電壓電平固定為由讀取重試表格定義的硬讀取電壓值。
[0280]技術(shù)方案16.如技術(shù)方案13所述的存儲器控制器，
[0281 ] 其中，在第二裝置通過順序地改變第一硬讀取電壓電平的硬讀取電壓值來根據(jù)第一硬讀取電壓電平執(zhí)行第二硬判決讀取操作之后，當(dāng)根據(jù)第一硬讀取電壓電平的第二硬判決讀取操作失敗時(shí)，第二裝置根據(jù)第二硬讀取電壓電平來執(zhí)行第二硬判決讀取操作，以及
[0282]其中，第一硬讀取電壓電平和第二硬讀取電壓電平包括在所述多個(gè)硬讀取電壓電平中。
[0283]技術(shù)方案17.如技術(shù)方案11所述的存儲器控制器，其中，當(dāng)根據(jù)被設(shè)置為初始硬讀取電壓值的硬讀取電壓電平的硬判決讀取操作失敗時(shí)，第一裝置執(zhí)行第一硬判決讀取操作。
[0284]技術(shù)方案18.如技術(shù)方案11所述的存儲器控制器，還包括:
[0285]第三裝置，當(dāng)根據(jù)讀取重試表格的所有硬讀取電壓值的第二硬判決讀取操作失敗時(shí)，執(zhí)行軟判決讀取操作。
[0286]技術(shù)方案19.如技術(shù)方案18所述的存儲器控制器，其中，第一裝置至第三裝置中的一個(gè)或更多個(gè)基于低密度奇偶校驗(yàn)LDPC解碼處理來執(zhí)行第一硬判決讀取操作、第二硬判決讀取操作和軟判決讀取操作。
[0287]技術(shù)方案20.如技術(shù)方案11所述的存儲器控制器，其中，半導(dǎo)體存儲器件的讀取環(huán)境包括保留特性和讀取干擾特性中的一種或更多種。
【主權(quán)項(xiàng)】
1.一種存儲器控制器的操作方法，包括: 基于讀取重試表格來執(zhí)行第一硬判決讀取操作，讀取重試表格包括表示半導(dǎo)體存儲器件的讀取環(huán)境的索引，其中，讀取重試表格定義多電平單元的多個(gè)硬讀取電壓電平的硬讀取電壓值；以及 當(dāng)?shù)谝挥才袥Q讀取操作失敗時(shí)，基于讀取重試表格的硬讀取電壓值通過獨(dú)立地改變硬讀取電壓電平中的每個(gè)來執(zhí)行第二硬判決讀取操作。2.如權(quán)利要求1所述的操作方法，其中，通過根據(jù)讀取重試表格的索引順序地改變硬讀取電壓電平中的每個(gè)的硬讀取電壓值，來根據(jù)硬讀取電壓電平執(zhí)行第二硬判決讀取操作。3.如權(quán)利要求2所述的操作方法，其中，通過順序地改變硬讀取電壓電平來根據(jù)硬讀取電壓電平執(zhí)行第二硬判決讀取操作。4.如權(quán)利要求3所述的操作方法，其中，第二硬判決讀取操作改變第一硬讀取電壓電平，同時(shí)固定其他硬讀取電壓電平。5.如權(quán)利要求4所述的操作方法，其中，第二硬判決讀取操作將所述其他硬讀取電壓電平固定為由讀取重試表格定義的硬讀取電壓值。6.如權(quán)利要求3所述的操作方法， 其中，在通過順序地改變第一硬讀取電壓電平的硬讀取電壓值來根據(jù)第一硬讀取電壓電平執(zhí)行第二硬判決讀取操作之后，當(dāng)響應(yīng)于第一硬讀取電壓電平的第二硬判決讀取操作失敗時(shí)，根據(jù)第二硬讀取電壓電平來執(zhí)行第二硬判決讀取操作，以及 其中，第一硬讀取電壓電平和第二硬讀取電壓電平包括在所述多個(gè)硬讀取電壓電平中。7.如權(quán)利要求1所述的操作方法，其中，當(dāng)根據(jù)被設(shè)置為初始硬讀取電壓值的硬讀取電壓電平的硬判決讀取操作失敗時(shí)，執(zhí)行第一硬判決讀取操作。8.如權(quán)利要求1所述的操作方法，還包括: 當(dāng)根據(jù)讀取重試表格的所有硬讀取電壓值的第二硬判決讀取操作失敗時(shí)，執(zhí)行軟判決讀取操作。9.如權(quán)利要求8所述的操作方法，其中，基于低密度奇偶校驗(yàn)LDPC解碼處理來執(zhí)行第一硬判決讀取操作、第二硬判決讀取操作和軟判決讀取操作中的一個(gè)或更多個(gè)。10.一種存儲器控制器，包括: 第一裝置，用于基于讀取重試表格來執(zhí)行第一硬判決讀取操作，讀取重試表格包括表示半導(dǎo)體存儲器件的讀取環(huán)境的索引，其中，讀取重試表格定義多電平單元的多個(gè)硬讀取電壓電平的硬讀取電壓值；以及 第二裝置，用于在第一硬判決讀取操作失敗時(shí)，基于讀取重試表格的硬讀取電壓值通過獨(dú)立地改變硬讀取電壓電平中的每個(gè)來執(zhí)行第二硬判決讀取操作。
【文檔編號】G11C16/34GK105913880SQ201510757646
【公開日】2016年8月31日
【申請日】2015年11月9日
【發(fā)明人】樸晌賢
【申請人】愛思開海力士有限公司