Ram檢測裝置及其檢測方法
【專利摘要】本發(fā)明提供一種RAM檢測裝置。所述RAM檢測裝置包括FPGA，用于根據(jù)算法邏輯檢測待檢測的RAM，所述FPGA包括BRAM；ROM，用于存儲所述FPGA算法邏輯；顯示器，用于顯示所述RAM的檢測結(jié)果；電源，用于提供測試所需電壓；DC/DC轉(zhuǎn)換器，與所述電源電連接，用于調(diào)節(jié)檢測所述RAM所需電壓；RAM夾具，用于裝夾RAM。與相關(guān)技術(shù)相比，本發(fā)明提供的RAM檢測裝置，可快速檢測RAM的故障，且可快速定位和固定所述RAM。本發(fā)明還提供一種RAM檢測裝置的檢測方法。
【專利說明】
RAM檢測裝置及其檢測方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及RAM檢測技術(shù)領(lǐng)域，尤其涉及一種RAM檢測裝置及其檢測方法。
【背景技術(shù)】
[0002]隨著電子技術(shù)的飛速發(fā)展，個人計算機、手機以及各種通信設(shè)備越來越普及，同時對各種電子產(chǎn)品的需求也飛速提升。但電子生產(chǎn)工廠的技術(shù)實力不均，在生產(chǎn)中會經(jīng)常遇到各種問題，如電子產(chǎn)品啟動異常、業(yè)務(wù)異常等，絕大部分電子產(chǎn)品的啟動異常與存儲器異常有關(guān)，而隨機存取存儲器(random access memory，RAM)的異常又是影響電子產(chǎn)品發(fā)生故障的主要因素。
[0003]相關(guān)技術(shù)中，當(dāng)電子生產(chǎn)商生產(chǎn)的電子產(chǎn)品啟動異常時，電子生產(chǎn)廠商通常沒有用來檢測存儲器異常的檢測工具，只能尋找存儲器供應(yīng)商進行技術(shù)支持，故障解決的周期長，影響電子產(chǎn)品的上市速度，從而影響公司自身的競爭力。
[0004]因此，有必要提供一種RAM檢測裝置解決上述問題。
【發(fā)明內(nèi)容】
[0005]本發(fā)明的目的是解決上述技術(shù)問題，提供一種檢測RAM故障快速簡單、且定位RAM快速的RAM檢測裝置。
[0006]為解決上述技術(shù)問題，本發(fā)明提供一種RAM檢測裝置，包括:
[0007]FPGA，用于根據(jù)算法邏輯檢測待檢測的RAM，所述FPGA包括
[0008]BRAM ；
[0009]R0M，用于存儲所述FPGA算法邏輯；
[0010]顯示器，用于顯示所述RAM的檢測結(jié)果；
[0011 ]電源，用于提供測試所需電壓；
[0012]DC/DC轉(zhuǎn)換器，與所述電源電連接，用于調(diào)節(jié)檢測所述RAM所需電壓；
[0013]RAM夾具，用于裝夾所述RAM，所述RAM夾具包括測試底座、與所述測試底座相對設(shè)置的測試卡座和設(shè)于所述測試卡座遠離所述測試底座一側(cè)的固定壓板，所述RAM夾具還包括設(shè)置于所述測試底座和所述固定壓板之間的第一限位框及設(shè)置于所述測試卡座的第二限位框，所述測試底座包括底座本體和設(shè)于所述底座本體的多個間隔設(shè)置的第一測試觸點，所述測試卡座包括卡座本體和設(shè)于所述卡座本體的分別與所述第一測試觸點正對設(shè)置的多個第二測試觸點。
[0014]優(yōu)選的，所述第一測試觸點包括控制線觸點、地址線觸點、數(shù)據(jù)線觸點和電源觸點。
[0015]優(yōu)選的，所述RAM夾具還包括彈性觸點，所述第一測試觸點和所述第二測試觸點通過所述彈性觸點電連接。
[0016]優(yōu)選的，所述RAM夾具還包括設(shè)置于所述固定壓板和所述測試卡座之間并固定于所述固定壓板的彈性橡膠。
[0017]優(yōu)選的，所述顯示器為LED顯示屏。
[0018]優(yōu)選的，所述RAM檢測裝置還包括溫度檢測傳感器，所述溫度檢測傳感器與所述FPGA電連接，所述溫度檢測傳感器用于檢測所述RAM工作時的表面溫度。
[0019]提供一種所述RAM檢測裝置的檢測方法，包括以下步驟；
[0020]提供待檢測RAM;
[0021]裝夾RAM，將所述RAM裝夾于所述RAM夾具；
[0022]選擇檢測邏輯，根據(jù)所述RAM的類型，選擇對應(yīng)的檢測邏輯；
[0023]選擇地址線和數(shù)據(jù)線，根據(jù)所述RAM的容量，選擇檢測用的地址線和數(shù)據(jù)線；
[0024]檢測地址線，按照算法邏輯檢測所述RAM的地址線，從若干特定地址組中選取被測地址，將設(shè)定數(shù)據(jù)寫入所述RAM的所述被測地址，讀取所述被測地址的數(shù)據(jù)并與寫入的所述設(shè)定數(shù)據(jù)比較，當(dāng)讀取的所述被測地址的數(shù)據(jù)與寫入的所述設(shè)定數(shù)據(jù)相同，且其它未被測地址讀取數(shù)據(jù)也與寫入的所述設(shè)定數(shù)據(jù)相同時，則判斷出錯，顯示檢測結(jié)果，退出測試；
[0025]檢測數(shù)據(jù)線，按照算法邏輯檢測所述RAM的數(shù)據(jù)線，將若干設(shè)定數(shù)據(jù)組寫入所述RAM的固定地址，讀取對應(yīng)的所述固定地址的數(shù)據(jù)并與寫入的所述設(shè)定數(shù)據(jù)組比較，比較出錯時，顯示檢測結(jié)果，退出測試；
[0026]檢測控制線，當(dāng)?shù)刂肪€檢測和數(shù)據(jù)線檢測同時出錯時，判斷所述RAM的控制線異常，顯示檢測結(jié)果，退出測試；
[0027]BRAM隨機檢測，控制線檢測通過后，所述BRAM按照預(yù)設(shè)頻率進行隨機讀寫操作，將寫入的設(shè)定數(shù)據(jù)與讀取的數(shù)據(jù)比較，比較出錯時，則判斷存儲單元出錯，顯示檢測結(jié)果，退出測試。
[0028]優(yōu)選的，在所述檢測地址線步驟中，所述設(shè)定數(shù)據(jù)為0X55AA。
[0029]優(yōu)選的，在所述檢測地址線步驟中，所述特定地址組包括全O地址、100…00地址、010...00 地址、001...00 地址、000‘"10地址、000‘"01地址、全1地址、101‘"00地址、110‘"00地址、111...10 地址、111...01 地址。
[0030]優(yōu)選的，在所述檢測數(shù)據(jù)線步驟中，所述數(shù)據(jù)組包括全O、全1、100...00、010...00、001...00、000...10、000...01。
[0031]與相關(guān)技術(shù)相比，本發(fā)明提供的RAM檢測裝置通過設(shè)置所述FPGA和所述ROM，所述FPGA根據(jù)儲存于所述ROM的邏輯算法檢測所述RAM的各種接口和性能，使用戶可快速簡單地檢測所述RAM的故障。同時通過設(shè)置所述顯示器，將故障的檢測結(jié)果顯示，使檢測結(jié)果直觀明了。通過設(shè)置所述RAM夾具，使檢測所述RAM時，定位和固定所述RAM快速簡單，且所述測試卡座可快速更換，使實現(xiàn)不同所述RAM的檢測。
【附圖說明】
[0032]圖1為本發(fā)明RAM檢測裝置的結(jié)構(gòu)示意圖；
[0033]圖2為本發(fā)明RAM檢測裝置中RAM夾具的結(jié)構(gòu)示意圖；
[0034]圖3為本發(fā)明RAM檢測裝置的檢測方法的流程圖；
[0035]圖4為本發(fā)明RAM檢測裝置的檢測方法的邏輯框圖。
【具體實施方式】
[0036]下面將結(jié)合附圖和實施方式對本發(fā)明作進一步說明。
[0037]請參照圖1，為本發(fā)明RAM檢測裝置的結(jié)構(gòu)示意圖。所述RAM檢測裝置I包括FPGAll、R0M12、顯示器13、DC/DC轉(zhuǎn)換器14、RAM夾具15、電源16和溫度檢測傳感器17。
[0038]所述FPGAl I (Field — Programmable Gate Array)為現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。所述FPGAll內(nèi)置算法邏輯，用于根據(jù)算法邏輯檢測待檢測的RAM。所述FPGAll包括可編程輸入輸出單元、基本可編程邏輯單元、完整的時鐘管理、塊隨機存儲器RAM(BL0CK RAM，BRAM)、豐富的布線資源、內(nèi)嵌的底層功能單元和內(nèi)嵌專用硬件模塊。
[0039]所述R0M12用于存儲所述FPGAlI算法邏輯。所述FPGAl I算法邏輯存儲于外置的所述R0M12中，保證所述FPGAll掉電后仍可以保存信息并根據(jù)需求進行升級，實現(xiàn)所述RAM檢測裝置I的升級，不斷滿足各種應(yīng)用需求。
[0040]所述顯示器13用于顯示所述RAM的檢測結(jié)果，本實施方式中，所述顯示器13為LED顯示屏。所述顯示器13根據(jù)檢測的結(jié)果通過LED顯示屏輸出檢測結(jié)果，根據(jù)測試要求可以輸出所述RAM的地址線、數(shù)據(jù)線和控制線是否有開路、短路等故障，使用戶可以簡單快速地判斷檢測的所述RAM的故障范圍，其檢測結(jié)果直觀明了。
[0041]所述DC/DC轉(zhuǎn)換器14與所述電源16電連接，用于調(diào)節(jié)檢測所述RAM所需電壓。所述DC/DC轉(zhuǎn)換器14將所述電源16電壓轉(zhuǎn)換成所述RAM的工作電壓，根據(jù)檢測的所述RAM的類型選擇需轉(zhuǎn)換的電壓值。具體的，當(dāng)所述RAM的類型為DDR2，則所述DC/DC轉(zhuǎn)換器14的輸出電壓為1.8V;當(dāng)所述RAM的類型為DDR3，所述DC/DC轉(zhuǎn)換器14的輸出電壓為1.5V。所述DC/DC轉(zhuǎn)換器14根據(jù)所述RAM不同的類型輸出不同電壓，為所述RAM檢測時提供必需的電源，保證測試所述RAM的穩(wěn)定工作。
[0042]請結(jié)合參照圖2，為本發(fā)明RAM檢測裝置中RAM夾具的結(jié)構(gòu)示意圖。所述RAM夾具15用于裝夾所述RAM。所述RAM夾具15包括測試底座151、測試卡座152、固定壓板153、第一限位框154、第二限位框155、彈性觸點156和彈性橡膠157。所述測試底座151與所述測試卡座152相對且平行設(shè)置，所述固定壓板153設(shè)于所述測試卡座151遠離所述測試底座151的一側(cè)、所述第一限位框154設(shè)置于所述測試底座151和所述固定壓板153之間，所述第二限位框155設(shè)置于所述測試卡座151。所述測試底座151和所述測試卡座152通過所述彈性觸點156電氣連接。所述彈性橡膠157設(shè)置于所述固定壓板153和所述測試卡座152之間。
[0043]所述測試底座151包括底座本體1511和設(shè)于所述底座本體1511的多個間隔設(shè)置的第一測試觸點1512。所述第一測試觸點1512包括控制線觸點、地址線觸點、數(shù)據(jù)線觸點和電源觸點。所述測試卡座152包括卡座本體1521和位于所述卡座本體1521的分別與所述第一測試觸點1512正對設(shè)置的多個第二測試觸點1522。所述第一測試觸點1512和所述第二測試觸點1522通過所述彈性觸點156電連接，以實現(xiàn)電氣連接。所述測試卡座152可快速更換，不同類型的RAM對應(yīng)不同的所述測試卡座152，使實現(xiàn)對不同RAM的檢測。
[0044]所述固定壓板153用于擠壓所述RAM和所述測試卡座152，使所述測試卡座152與所述測試底座151通過所述彈性觸點156電氣連接，從而所述測試底座151為所述RAM提供所需的控制線、地址線、數(shù)據(jù)線和電源，以進行測試。
[0045]所述第一限位框154同時垂直并連接所述測試底座151和所述測試卡座152，所述第一限位框154用于限位并固定所述測試卡座152具體的，所述測試卡座152—端抵接所述第一限位框154，實現(xiàn)所述測試卡座152的限位，同時所述固定壓板153擠壓所述測試卡座152，使所述測試卡座152與所述測試底座151抵接，從而固定所述測試卡座152。
[0046]所述第二限位框155垂直并連接于所述測試卡座152，所述第二限位框155用于限位并固定所述RAM。具體的，所述RAM—端抵接所述第二限位框155，并通過所述彈性橡膠157擠壓所述RAM，從而使所述RAM快速定位和固定，提高檢測效率。
[0047]所述彈性橡膠157固定于所述固定壓板153和所述測試卡座152之間，所述彈性橡膠157沿所述固定壓板153的投影位于所述固定壓板153的中間位置。通過設(shè)置所述彈性橡膠157，避免了所述固定壓板153與待檢測的所述RAM的直接接觸，同時使所述RAM受力均勻，減少對所述RAM的損害，提高所述RAM檢測裝置I的使用壽命。
[0048]所述溫度檢測傳感器17用于檢測所述RAM工作時的表面溫度，所述溫度檢測傳感器17與所述FPGAll電連接。通過所述FPGAll讀取所述溫度檢測傳感器17檢測的溫度并通過所述顯示器13顯示，供用戶查看。同時所述RAM檢測裝置I還可以外置DC電源監(jiān)控裝置(未圖示)，根據(jù)輸出的電源電流值I和所述RAM的檢測電壓V，即可以測試所述RAM工作的平均功耗數(shù)據(jù)為U*I，以供用戶檢測RAM工作的平均功耗。
[0049]與相關(guān)技術(shù)相比，本發(fā)明的RAM檢測裝置通過設(shè)置FPGA和ROM，F(xiàn)PGA根據(jù)儲存于ROM的邏輯算法檢測RAM的各種接口和性能，使用戶可快速簡單地檢測RAM的故障。同時通過設(shè)置顯示器，將故障的檢測結(jié)果輸出，使檢測結(jié)果直觀明了。通過設(shè)置RAM夾具，使檢測RAM時，定位和固定RAM快速簡單，且測試卡座可快速更換，使實現(xiàn)不同RAM的檢測。
[0050]請結(jié)合參照圖3和圖4，其中，圖3為本發(fā)明RAM檢測裝置的檢測方法的流程圖；圖4為本發(fā)明RAM檢測裝置的檢測方法的邏輯框圖。本發(fā)明提供所述RAM檢測裝置I的檢測方法，包括以下步驟:
[0051 ] 步驟SI，提供待檢測RAM；
[0052 ] 步驟S2，裝夾RAM，將所述RAM裝夾于所述RAM夾具15 ；
[0053]具體的，將所述RAM各測試接口對應(yīng)與所述測試卡座152上的地址線觸點、數(shù)據(jù)線觸點、控制線觸點和電源觸點對接。同時將所述測試卡座152—側(cè)抵接所述第一限位框154，將所述RAM的一側(cè)抵接所述第二限位框155，使所述測試卡座152和所述RAM實現(xiàn)限位。將所述固定壓板153擠壓所述RAM使所述測試卡座152的所述第二觸點1522與所述測試底座151的所述第一測試觸點1512電氣連接，且實現(xiàn)所述RAM的固定。
[0054]步驟S3，選擇檢測邏輯，根據(jù)所述RAM的類型，選擇對應(yīng)的檢測邏輯；
[0055]具體的，當(dāng)所述RAM的類型為DDR3，則選擇時鐘采樣為8倍采樣速率，同時所述DC/DC轉(zhuǎn)換器14輸出電壓為1.5V。當(dāng)所述RAM的類型為DDR2，則選擇時鐘采樣為4倍采樣速率，同時所述DC/DC轉(zhuǎn)換器14輸出電壓為1.8V。
[0056]步驟S4，選擇地址線和數(shù)據(jù)線，根據(jù)所述待檢測RAM的容量，選擇檢測用的地址線和數(shù)據(jù)線；
[0057]具體的，本實施方式中，所述RAM的類型為DDR3，所述RAM的容量為4Gbit(256M*16bit)，選擇的地址線為AO…A14，選擇的數(shù)據(jù)線為DO…D15。
[0058]步驟S5，按照算法邏輯檢測所述RAM的地址線，從若干特定地址組中選取被測地址，將設(shè)定數(shù)據(jù)寫入所述RAM的所述被測地址，讀取所述被測地址的數(shù)據(jù)并與寫入的所述設(shè)定數(shù)據(jù)比較，當(dāng)讀取的所述被測地址的數(shù)據(jù)與寫入的所述設(shè)定數(shù)據(jù)相同，且其他未被測地址讀取數(shù)據(jù)也與寫入的所述設(shè)定數(shù)據(jù)相同時，則判斷出錯，顯示檢測結(jié)果，退出測試；
[0059]具體的，將設(shè)定數(shù)據(jù)0X55AA寫入被測地址，所述被測地址從若干特定地址組選取。所述若干特定地址組包括:全O地址、100…00地址、010…00地址、001…00地址、000…10地址、000...01地址、全I地址、101...00地址、110...00地址、111."10地址、111."01地址。同時為提高檢測效率，當(dāng)被測地址為全O時，讀取若干特定地址組包括:全O地址、100…00地址、010…00地址、001…00地址、000…10地址、000…01地址、全I地址；當(dāng)被測地址為100...00時，讀取若干特定地址組包括:100…00地址、010…00地址、001…00地址、000…10地址、000…01地址;被測地址為010...00時，讀取若干特定地址組包括:010…00地址、001…00地址、000…10地址、000…01地址;檢測地址為010...00時，讀取若干特定地址組包括:010…00地址、001…00地址、000…1地址、000…OI地址;被測地址為全I時，讀取若干特定地址組包括:全I地址、101…11地址、110…11地址、111…10地址、111…01地址;被測地址為101...11時，讀取若干特定地址組包括:101…11地址、110…11地址、111...10地址、111.._01地址。同時將讀取所述被測地址的數(shù)據(jù)并與寫入的設(shè)定數(shù)據(jù)比較，當(dāng)讀取的所述被測地址的數(shù)據(jù)與寫入的設(shè)定數(shù)據(jù)0X55AA相同，其它未被測地址的讀取數(shù)據(jù)也與寫入的設(shè)定數(shù)據(jù)0X55AA相同，則判斷出錯，退出測試，反之，則進行測試數(shù)據(jù)線。
[0060]步驟S6，檢測數(shù)據(jù)線，按照算法邏輯檢測所述RAM的數(shù)據(jù)線，將若干設(shè)定數(shù)據(jù)組寫入所述RAM的固定地址，讀取對應(yīng)的所述固定地址的數(shù)據(jù)并與寫入的所述設(shè)定數(shù)據(jù)組比較，比較出錯時，顯示檢測結(jié)果，退出測試；
[0061]具體的，若干組設(shè)定數(shù)據(jù)包括全0、全1、100"_00、010"_00、001"_00、000"_10、
000…01。通過讀取對應(yīng)的所述固定地址的數(shù)據(jù)并與上述若干組設(shè)定數(shù)據(jù)比較，當(dāng)讀取對應(yīng)的所述固定地址的數(shù)據(jù)并與上述若干組設(shè)定數(shù)據(jù)不一致時，則判斷出錯，退出測試，反之，則進行測試控制線。
[0062]步驟S7，檢測控制線，當(dāng)?shù)刂肪€檢測和數(shù)據(jù)線檢測同時出錯時，則判斷所述RAM的控制線異常，顯示檢測結(jié)果，退出測試；
[0063]具體的，當(dāng)顯示測試地址線出錯后再測試數(shù)據(jù)線也出錯時，即地址線和數(shù)據(jù)線同時出錯，則可判斷控制線出錯，退出測試，反之，則進行BRAM隨機檢測。
[0064]步驟S8，BRAM隨機檢測，控制線檢測通過后，所述BRAM按照預(yù)設(shè)頻率進行隨機讀寫操作，將寫入的設(shè)定數(shù)據(jù)與讀取的數(shù)據(jù)比較，比較出錯時，則判斷存儲單元出錯，顯示檢測結(jié)果，退出測試。
[0065]具體的，所述BRAM讀寫頻率為10MHz?200MHz，進一步的，所述BRAM讀寫頻率為133MHz ο
[0066]以上所述僅為本發(fā)明的實施例，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運用在其它相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護范圍內(nèi)。
【主權(quán)項】
1.一種RAM檢測裝置，其特征在于，包括: FPGA，用于根據(jù)算法邏輯檢測待檢測的RAM，所述FPGA包括BRAM ； ROM，用于存儲所述FPGA算法邏輯； 顯示器，用于顯示所述RAM的檢測結(jié)果； 電源，用于提供測試所需電壓； DC/DC轉(zhuǎn)換器，與所述電源電連接，用于調(diào)節(jié)檢測所述RAM所需電壓； RAM夾具，用于裝夾所述RAM，所述RAM夾具包括測試底座、與所述測試底座相對設(shè)置的測試卡座和設(shè)于所述測試卡座遠離所述測試底座一側(cè)的固定壓板，所述RAM夾具還包括設(shè)置于所述測試底座和所述固定壓板之間的第一限位框及設(shè)置于所述測試卡座的第二限位框，所述測試底座包括底座本體和設(shè)于所述底座本體的多個間隔設(shè)置的第一測試觸點，所述測試卡座包括卡座本體和設(shè)于所述卡座本體的分別與所述第一測試觸點正對設(shè)置的多個第二測試觸點。2.根據(jù)權(quán)利要求1所述的RAM檢測裝置，其特征在于，所述第一測試觸點包括控制線觸點、地址線觸點、數(shù)據(jù)線觸點和電源觸點。3.根據(jù)權(quán)利要求1所述的RAM檢測裝置，其特征在于，所述RAM夾具還包括彈性觸點，所述第一測試觸點和所述第二測試觸點通過所述彈性觸點電連接。4.根據(jù)權(quán)利要求1所述的RAM檢測裝置，其特征在于，所述RAM夾具還包括設(shè)置于所述固定壓板和所述測試卡座之間并固定于所述固定壓板的彈性橡膠。5.根據(jù)權(quán)利要求1所述的RAM檢測裝置，其特征在于，所述顯示器為LED顯示屏。6.根據(jù)權(quán)利要求1所述的RAM檢測裝置，其特征在于，所述RAM檢測裝置還包括溫度檢測傳感器，所述溫度檢測傳感器與所述FPGA電連接，所述溫度檢測傳感器用于檢測所述RAM工作時的表面溫度。7.根據(jù)權(quán)利要求1所述的RAM檢測裝置的檢測方法，其特征在于，包括以下步驟； 提供待檢測RAM; 裝夾RAM，將所述RAM裝夾于所述RAM夾具； 選擇檢測邏輯，根據(jù)所述RAM的類型，選擇對應(yīng)的檢測邏輯； 選擇地址線和數(shù)據(jù)線，根據(jù)所述RAM的容量，選擇檢測用的地址線和數(shù)據(jù)線； 檢測地址線，按照算法邏輯檢測所述RAM的地址線，從若干特定地址組中選取被測地址，將設(shè)定數(shù)據(jù)寫入所述RAM的所述被測地址，讀取所述被測地址的數(shù)據(jù)并與寫入的所述設(shè)定數(shù)據(jù)比較，當(dāng)讀取的所述被測地址的數(shù)據(jù)與寫入的所述設(shè)定數(shù)據(jù)相同，且其它未被測地址讀取數(shù)據(jù)也與寫入的所述設(shè)定數(shù)據(jù)相同時，則判斷出錯，顯示檢測結(jié)果，退出測試； 檢測數(shù)據(jù)線，按照算法邏輯檢測所述RAM的數(shù)據(jù)線，將若干設(shè)定數(shù)據(jù)組寫入所述RAM的固定地址，讀取對應(yīng)的所述固定地址的數(shù)據(jù)并與寫入的所述設(shè)定數(shù)據(jù)組比較，比較出錯時，顯示檢測結(jié)果，退出測試； 檢測控制線，當(dāng)?shù)刂肪€檢測和數(shù)據(jù)線檢測同時出錯時，判斷所述RAM的控制線異常，顯示檢測結(jié)果，退出測試； BRAM隨機檢測，控制線檢測通過后，所述BRAM按照預(yù)設(shè)頻率進行隨機讀寫操作，將寫入的設(shè)定數(shù)據(jù)與讀取的數(shù)據(jù)比較，比較出錯時，則判斷存儲單元出錯，顯示檢測結(jié)果，退出測試。8.根據(jù)權(quán)利要求7所述的RAM檢測裝置的檢測方法，其特征在于，在所述檢測地址線步驟中，所述設(shè)定數(shù)據(jù)為0X55AA。9.根據(jù)權(quán)利要求7所述的RAM檢測裝置的檢測方法，其特征在于，在所述檢測地址線步驟中，所述特定地址組包括全O地址、10…OO地址、Ol O…OO地址、OO1-OO地址、OOO…1地址、000...01 地址、全 I 地址、101...00 地址、110...00 地址、111...10 地址、111...01 地址。10.根據(jù)權(quán)利要求7所述的RAM檢測裝置的檢測方法，其特征在于，在所述檢測數(shù)據(jù)線步驟中，所述數(shù)據(jù)組包括全O、全 1、100...00、010...00、001...00、000...10、000…01。
【文檔編號】G11C29/18GK105913878SQ201610244499
【公開日】2016年8月31日
【申請日】2016年4月19日
【發(fā)明人】金國華
【申請人】深圳極智聯(lián)合科技股份有限公司