一次編程非易失性存儲器及其讀取感測方法

一次編程非易失性存儲器及其讀取感測方法
【專利摘要】本發明涉及一種一次編程非易失性存儲器及其讀取感測方法。該一次編程非易失性存儲器中具有一存儲器陣列，連接至多條位線。該讀取方法包括下列步驟：將所述位線預充電至一預充電電壓；由該存儲器陣列中決定一選定存儲單元，其中該選定存儲單元連接至所述位線中的一第一位線；將該選定存儲單元所對應的該第一位線連接至該數據線，并將該數據線放電至一重置電壓；接收該選定存儲單元所輸出的一存儲單元電流，使得該數據線上的一電壓電平由該重置電壓開始變化；以及根據一比較電壓以及該數據線上的該電壓電平產生一輸出信號。
【專利說明】
一次編程非易失性存儲器及其讀取感測方法
技術領域
[0001]本發明涉及一種非易失性存儲器及其讀取感測方法，且特別是有關于一種一次編程(one time programmable，簡稱OTP)非易失性存儲器及其讀取感測方法。
【背景技術】
[0002]眾所周知，一次編程(OTP)非易失性存儲器的OTP存儲單元進行一次編程動作之后即決定OTP存儲單元的儲存狀態，且OTP存儲單元的儲存狀態無法再被更改。
[0003]基本上，OTP存儲單元可區分為恪絲型OTP存儲單元(fuse OTP memory cell)與反恪絲型 OTP 存儲單元(ant1-fuse OTP memory cell) ο
[0004]舉例來說，當反恪絲型OTP存儲單元未進行編程(program)時，其為高阻抗(highimpedance)的儲存狀態；反之，當反恪絲型OTP存儲單元被編程時，其為低阻抗(lowimpedance)的儲存狀態。另外，當恪絲型OTP存儲單元未進行編程時，其為低阻抗的儲存狀態；反之，當熔絲型OTP存儲單元被編程時，其為高阻抗的儲存狀態。
[0005]由于各種類型的OTP存儲單元結構與特性不同，為了要能夠正確的判斷各種類型OTP存儲單元的儲存狀態，所搭配的讀取感測電路也會不同。
[0006]請參照圖1A至圖1C，其所繪示為US8，223，526所揭示的反熔絲型OTP非易失性存儲器、讀取感測方法、與相關信號示意圖。如圖1A所示，非易失性存儲器的存儲器陣列中包括:預充電電路(precharge circuit) 110、OTP存儲單元102與104、字線WLl?Wl1、位線 BLl 與 BL2、隔離晶體管(isolat1n transistor) 106 與 108、參考充電電路(referencecharge circuit)REF、位線感測放大器(bitline sense amplifier) 114。其中，OTP 存儲單元102與104為反熔絲型OTP存儲單元。
[0007]字線WLl?WLl連接至對應的OTP存儲單元102與104。再者，OTP存儲單元102與104分別連接至位線BLl與BL2。其中，預充電信號(precharge signal)BLPCH用來控制預充電電路110，使得位線BLl與BL2被充電至預充電電壓(precharge voltage) VPCH。另外，致能信號(enable signal)REF_EN用來控制參考充電電路REF，使得未被選定的位線BLl或BL2被充電至參考電壓(reference voltage)。再者，隔離信號ISO控制隔離晶體管106與108，用以將位線BLl與BL2與感測線SLl與SL2之間的連接或不連接。
[0008]再者，位線感測放大器114根據高邏輯電平致能信號(high logic level enablesignal) H_EN 與低邏輯電平致能信號(low logic level enable signal) L_EN 來運作。
[0009]如圖1B所示的讀取感測方法。以位線感測放大器114感測OTP存儲單元102為例來進行說明。首先，如步驟200所示，將位線BLl與BL2以及感測線SLl與SL2預充電至第一供電電壓(亦即預充電電壓VPCH)。此時，由于隔離信號ISO為高電平，隔離晶體管106與108將位線BLl與BL2連接至對應的感測線SLl與SL2。
[0010]接著，如步驟202所示，以讀取電壓VREAD來驅動選定字線。亦即，提供讀取電壓VREAD至字線WLl，而其他字線WL2?WLi則不驅動。同時，如步驟204所示，將參考電壓充電至未選定的位線與感測線。亦即，位線BL2與感測線SL2會被充電至參考電壓。
[0011]接著，如步驟206所示，斷開(decouple)選定OTP存儲單元與感測線之間的連接關系。亦即，控制隔離信號ISO為低電平，隔離晶體管106與108斷開位線BLl與BL2與感測線SLl與SL2之間的連接關系。之后，如步驟208所示，動作(activate)位線感測放大器114，即可感測出選定OTP存儲單元的儲存狀態。
[0012]如圖1C所示的信號，其為讀取OTP存儲單元102的相關信號示意圖，且讀取OTP存儲單元102為高阻抗的儲存狀態。
[0013]由示意圖可知，當預充電信號BLPCH為高電平的期間，隔離信號ISO亦為高電平，因此位線BLl與BL2以及感測線SLl與SL2被預充電至預充電電壓VPCH，例如接地電壓。
[0014]當位線BLl與BL2以及感測線SLl與SL2被預充電至預充電電壓VPCH之后，字線WLl與致能信號REF_EN動作。因此，OTP存儲單元102為選定存儲單元，位線BLl為選定位線，且位線BL2為未選定位線。
[0015]再者，于位線WLl與參考信號REF_EN的動作期間，位線BLl與BL2以及感測線SLl與SL2皆由預充電電壓VPCH開始上升。由于OTP存儲單元為高阻抗的儲存狀態，使得選定位線BLl與感測線SLl的上升速度小于未選定位線BL2與感測線SL2的上升速度。
[0016]再者，于時間點tl時，隔離信號ISO為低電平，隔離晶體管106與108斷開位線BLl與BL2以及感測線SLl與SL2之間的連接關系。此時，選定位線BLl與感測線SLl的電壓電平小于未選定位線BL2與感測線SL2的電壓電平。
[0017]再者，于時間點t2時，由于位線BLl與BL2以及感測線SLl與SL2之間已經未連接，所以位線BLl與位線BL2會維持在先前的電壓電平。再者，由于位線感測放大器114動作，使得電壓電平較高的感測線SL2再被提高至高邏輯電平致能信號H_EN的電壓電平；且電壓電平較低的感測線SLl被降低至低邏輯電平致能信號L_EN的電壓電平。因此，于時間點t2之后，根據感測線SL2的電壓電平大于感測線SLl的電壓電平，可以確認選定OTP存儲單元為高阻抗的儲存狀態。
[0018]反之，如果位線感測放大器114動作時，感測線SLl的電壓電平大于感測線SL2的電壓電平，則可以確認選定OTP存儲單元102為低阻抗的儲存狀態。
[0019]由以上的說明可知，圖1A的非易失性存儲器的相關電路中，于讀取選定OTP存儲單元的儲存狀態時，需要先斷開位線與感測線。之后，再根據感測線上的電壓來判斷OTP存儲單元的儲存狀態。
[0020]另外，US8, 259，518以及US7，269，047也針對不同結構的OTP存儲單元揭示對應的OTP存儲單元讀取機制(read scheme)。

【發明內容】

[0021]本發明的主要目的在于，提出一種一次編程非易失性存儲器及其讀取感測方法。于讀取周期(read cycle)時，選定OTP存儲單元所對應的選定位線持續連接于感測放大器并進行充電，而根據充電的電壓電平變化來判斷選定OTP存儲單元的儲存狀態。
[0022]本發明涉及一種一次編程非易失性存儲器，包括:一存儲器陣列，具有MXN個存儲單元，且該存儲器陣列連接至M條字線與N條位線；一控制電路，具有一電壓發生器，產生多個供電電壓至該存儲器陣列；一字線驅動器，連接至該M條字線，用以決定該M條字線其中之一為一選定字線；一列驅動器，產生N個列解碼信號，且該N個列解碼信號中僅有其中之一可被驅動；以及，一時序控制器，產生一預充電信號、一重置信號與一致能信號；一預充電電路，連接于該N條位線，且于該預充電信號動作時，提供一預充電電壓至該N條位線；一列選擇器，連接于該N條位線與一數據線，且該列選擇器根據該N個列解碼信號決定該N條位線其中之一為一選定位線，并將該選定位線連接至該數據線；一重置電路，連接于該數據線，且于該重置信號動作時，提供一重置電壓至該數據線；以及一感測放大器，連接至該數據線并接收一比較電壓，并于該致能信號動作時，根據該數據線的一電壓電平與該比較電壓來產生一輸出信號。
[0023]本發明涉及一種一次編程非易失性存儲器的讀取感測方法，該一次編程非易失性存儲器具有多個存儲單元的一存儲器陣列，且該存儲器陣列連接至多條位線，該讀取方法包括下列步驟:將所述位線預充電至一預充電電壓；由該存儲器陣列中決定一選定存儲單元，其中該選定存儲單元連接至所述位線中的一第一位線；將該選定存儲單元所對應的該第一位線連接至該數據線，并將該數據線放電至一重置電壓；接收該選定存儲單元所輸出的一存儲單元電流，使得該數據線上的一電壓電平由該重置電壓開始變化；以及根據一比較電壓以及該數據線上的該電壓電平產生一輸出信號。
[0024]本發明涉及一種一次編程非易失性存儲器，包括:一存儲器陣列，具有MXN個存儲單元，且該存儲器陣列連接至M條字線與2N條位線，其中該2N條位線被區分為N個位線對；一控制電路，具有一電壓發生器，產生多個供電電壓至該存儲器陣列；一字線驅動器，連接至該M條字線，用以決定該M條字線其中之一為一選定字線；一列驅動器，產生N個列解碼信號，且該N個列解碼信號中僅有其中之一可被驅動；以及，一時序控制器，產生一預充電信號、一重置信號與一致能信號；一預充電電路，連接于該2N條位線，且于該預充電信號動作時，提供一預充電電壓至該2N條位線；一列選擇器，連接于該2N條位線、一參考線與一數據線，且該列選擇器根據該N個列解碼信號決定該N個位線對其中之一為一選定位線對，并將該選定位線對中的一第一位線連接至該數據線，將該選定位線對中的一互補的第一位線連接至該參考線；一重置電路，連接于該數據線與該參考線，且于該重置信號動作時，提供一重置電壓至該數據線與該參考線；以及一感測放大器，連接至該數據線與該參考線，并于該致能信號動作時，根據該數據線的一電壓電平與該參考線上的一比較電壓來產生一輸出信號。
[0025]為了對本發明的上述及其他方面有更佳的了解，下文特舉較佳實施例，并結合附圖詳細說明如下。
【附圖說明】
[0026]圖1A至圖1C所繪示為US8，223，526所揭示的反熔絲型OTP非易失性存儲器、讀取感測方法、與相關信號示意圖。
[0027]圖2A與圖2B所繪示為組成本發明一次編程非易失性存儲器的各種OTP存儲單元示意圖。
[0028]圖3所繪示為本發明一次編程非易失性存儲器的示意圖。
[0029]圖4所繪示為本發明一次編程非易失性存儲器的讀取感測方法。
[0030]圖5所繪示為本發明一次編程非易失性存儲器于讀取周期時的相關信號示意圖。
[0031]圖6A與圖6B所繪示為一次編程非易失性存儲器中運用于具差分模式感測放大器的各種OTP存儲單兀的不意圖。
[0032]圖7所繪示為本發明另一個一次編程非易失性存儲器示意圖。
[0033]【附圖符號說明】
[0034]102、104:0ΤΡ 存儲單元
[0035]106、108:隔離晶體管
[0036]110:預充電電路
[0037]114:位線感測放大器
[0038]200?208:步驟流程
[0039]300、500:—次編程非易失性存儲器
[0040]310、510:控制電路
[0041]312、512:電壓發生器
[0042]313、513:字線驅動器
[0043]314、514:列驅動器
[0044]315、515:脈沖發生器
[0045]316、516:時序控制器
[0046]320、520:存儲器陣列
[0047]330、530:預充電電路
[0048]340、540:列選擇器
[0049]360、560:感測放大器
[0050]362、562:比較器
[0051]370、570:重置電路
[0052]S410?Α460:步驟流程
【具體實施方式】
[0053]請參照圖2Α與圖2Β，其所繪示為組成本發明一次編程非易失性存儲器的各種OTP存儲單元示意圖。如圖2Α所示，OTP非易失性存儲器由2X2個OTP存儲單元C11、C12、C21、C22組成一存儲器陣列(memory array)。其中，每個OTP存儲單元Cll、C12、C21、C22由三個電子元件(electronic component)所構成。當然，本發明的存儲單元陣列數目，可以根據實際需要而更改為MXN大小的存儲器陣列，亦即M條字線與N條位線，且M與N為正整數。
[0054]在圖2A中，OTP存儲單元C11、C21為未被編程的(non-programmed)OTP存儲單元；OTP存儲單元C12、C22為被編程的(progra_ed) OTP存儲單元。
[0055]以未被編程的OTP存儲單元Cll為例來說明。未被編程的OTP存儲單元Cll包括一選擇晶體管(select transistor)!!與二電容器cl、c2。選擇晶體管T的柵極連接至字線WLl ;選擇晶體管T的第一源極/漏極(source/drain)端與供電電壓Vl之間連接電容器Cl，第一源極/漏極端與供電電壓V2之間連接電容器c2 ;選擇晶體管T的第二源極/漏極端連接至位線BLl。
[0056]再者，當OTP存儲單元被編程之后，電容器Cl或者電容器c2中的介電層(dielectric layer)會破裂(rupture)，而成為電阻。以被編程的OTP存儲單元C22為例來說明。被編程的OTP存儲單元C22包括一選擇晶體管T、一電阻rl與電容器C2。選擇晶體管T的柵極連接至字線WL2 ;選擇晶體管T的第一源極/漏極端與供電電壓Vl之間連接電阻rl，第一源極/漏極端與供電電壓V2之間連接電容器c2 ;選擇晶體管T的第二源極/漏極端連接至位線BL2。當然，電容器Cl以及電容器c2中的介電層都被破裂而形成兩個電阻也可以視為被編程的OTP存儲單元。
[0057]再者，根據被驅動的字線與位線，即可由存儲單元陣列中決定一選定OTP存儲單元(selected OTP memory cell)。舉例來說，當字線WL2與位線BLl動作時，OTP存儲單元C21即為選定OTP存儲單元。此時，OTP存儲單元C21會產生存儲單元電流(cell current)至位線BL1。由以上的說明可知，當字線WL2為選定字線且位線BLl為選定位線時，OTP存儲單元C21即為選定OTP存儲單元。
[0058]再者，由于圖2A中的OTP存儲單元為反熔絲型OTP存儲單元。所以選擇未編程的OTP存儲單元為選定存儲單元時，由于具備高阻抗的儲存狀態，所以產生的存儲單元電流會較小；且選擇編程的OTP存儲單元為選定存儲單元時，由于具備低阻抗的儲存狀態，所以產生的存儲單元電流會較大。
[0059]如圖2B所示，OTP非易失性存儲器由2X2個OTP存儲單元C11、C12、C21、C22組成一存儲器陣列。其中，每個OTP存儲單元C11、C12、C21、C22由三個電子元件所構成。
[0060]在圖2B中。OTP存儲單元Cll、C21為未被編程的OTP存儲單元；OTP存儲單元C12、C22為被編程的OTP存儲單元。
[0061]以未被編程的OTP存儲單元Cll為例來說明。未被編程的OTP存儲單元Cll包括一選擇晶體管Tl、一偏壓晶體管T2與一電容器Cl。選擇晶體管Tl的柵極連接至字線WLl ;選擇晶體管Tl的第一源極/漏極(source/drain)端連接至偏壓晶體管T2的第一源極/漏極端；選擇晶體管Tl的第二源極/漏極端連接至位線BL1。偏壓晶體管T2的柵極連接至供電電壓V2 ;偏壓晶體管T2的第二源極/漏極端與供電電壓Vl之間連接電容器Cl。
[0062]另外，上述電容器Cl可以由變容器(varactor)所取代，其中變容器對應的電容值可根據其接收的偏壓而改變。
[0063]再者，當OTP存儲單元被編程之后，電容器Cl中的介電層會破裂，而成為電阻。以被編程的OTP存儲單元C22為例來說明。被編程的OTP存儲單元C22包括一選擇晶體管Tl、一偏壓晶體管T2、與一電阻rl。選擇晶體管Tl的柵極連接至字線WLl ;選擇晶體管Tl的第一源極/漏極端連接至偏壓晶體管T2的第一源極/漏極端；選擇晶體管Tl的第二源極/漏極端連接至位線BL1。偏壓晶體管T2的柵極連接至供電電壓V2 ;偏壓晶體管T2的第二源極/漏極端與供電電壓Vl之間連接電阻rl。
[0064]同理，根據被驅動的字線與位線，即可由存儲單元陣列中決定一選定OTP存儲單元(selected OTP memory cell)。舉例來說，當字線WL2為選定字線且位線BLl為選定位線時，OTP存儲單元C21即為選定OTP存儲單元。
[0065]再者，由于圖2B中的OTP存儲單元為反熔絲型OTP存儲單元。所以選擇未編程的OTP存儲單元為選定存儲單元時，對應存儲單元電流會較小；且選擇編程的OTP存儲單元為選定存儲單元時，對應存儲單元電流會較大。
[0066]請參照圖3，其所繪示為本發明一次編程非易失性存儲器的示意圖。一次編程非易失性存儲器300包括:控制電路310、存儲器陣列320、預充電電路(prechargecircuit) 330、列選擇器(column selector) 340、感測放大器(sense amplifier) 360 與重置電路(reset circuit) 370o其中，存儲器陣列320中包括多個OTP存儲單元。再者，圖3僅繪示第η列OTP存儲單元Cnl?Cn4對應的連接至位線BLl?BL4。雖然本發明以每一行有4個OTP存儲單元為例來進行說明，然而本發明并未限定存儲器陣列320中每一行OTP存儲單元的數目。再者，OTP存儲單元Cnl?Cn4可為圖2A或者圖2B所揭示的OTP存儲單元。
[0067]控制電路310中包括:電壓發生器312、字線驅動器(word line driver) 313、列驅動器(column driver) 314、脈沖發生器315與時序控制器(timing controller) 316。電壓發生器312可產生供電電壓Vl與V2至存儲器陣列320。字線驅動器313連接至存儲器陣列320中多條字線，字線驅動器313可驅動其中一條位線使其成為選定位線。列驅動器314可產生四個列解碼信號Yl?Y4，用以決定位線BLl?BL4其中之一為選定位線。脈沖發生器315產生脈沖信號CLK。時序控制器316接收脈沖信號CLK，并產生預充電信號Ppcg、重置電信號Prst與致能信號EN。
[0068]預充電電路330中包括4個開關晶體管mal?ma4，開關晶體管mal?ma4的控制端接收預充電信號Ppcg，開關晶體管mal?ma4的第一端連接至一預充電電壓(prechargevoltage) Vpcg ;開關晶體管mal?ma4的第二端連接至對應的位線BLl?BL4。當預充電信號Ppcg動作時，所有的位線BLl?BL4皆被預充電至預充電電壓Vpcg。
[0069]列選擇器330中包括4個選擇晶體管Ml?M4，選擇晶體管Ml?M4的控制端接收對應的列解碼信號Yl?Y4，選擇晶體管Ml?M4的第一端連接至對應的位線BLl?BL4 ；選擇晶體管Ml?M4的第二端連接至數據線DL。基本上，列驅動器314每次僅會動作列解碼信號Yl?Y4其中之一，以決定選定位線。
[0070]重置電路370中包括一開關晶體管mb，開關晶體管mb的控制端接收重置電信號Prst，開關晶體管mb的第一端連接至數據線DL ;開關晶體管mb的第二端連接至重置電壓Vrst (例如接地電壓)。當重置電信號Prst動作時，字線DL皆被放電(discharge)至重置電壓Vrst。
[0071]感測放大器360中包括一比較器362連接至該數據線并接收一比較電壓Vcmp，并于該致能信號EN動作時，根據該數據線DL的一電壓電平與該比較電壓Vcmp來產生一輸出信號Dout。
[0072]根據本發明的實施例，于一次編程非易失性存儲器的讀取周期(read cycle)時，電壓發生器312產生供電電壓Vl與V2至存儲器陣列320。于決定選定OTP存儲單元之前，時序控制器316先動作預充電信號Ppcg，并使得所有位線BLl?BL4預充電至預充電電壓Vpcg。接著，根據字線驅動器313與列驅動器314來決定選定字線與選定位線，并決定選定OTP存儲單元且使得選定OTP存儲單元對應的位線連接至數據線DL。接著，動作重置電信號Prst，使得數據線DL及選定存儲單元對應的位線被放電(discharge)至重置電壓Vrst。之后，于致能信號EN動作時，感測放大器360即可判斷比較電壓Vcmp與數據線DL上的電壓電平，并據以產生輸出數據Dout。而輸出數據Dout即可代表選定存儲單元的儲存狀態。
[0073]請參照圖4，其所繪示為本發明一次編程非易失性存儲器的讀取感測方法。以下以圖3 OTP存儲單元Cn2為選定存儲單元為例來作說明。首先，于讀取周期開始時，電壓發生器312會輸出供電電壓Vl與V2至存儲器陣列320。
[0074]如步驟S410所示，將所有位線預充電至預充電電壓。于執行步驟S410時，時序控制器316先動作預充電信號Ppcg，用以控制預充電電路330中所有的開關晶體管mal?ma4為關閉狀態(close state)，使得位線BLl?BL4被預充電至預充電電壓Vpcg。之后，時序控制器316不動作預充電信號Ppcg，使得預充電電路330中所有的選擇晶體管mal?ma4為開路狀態(open state)，而所有位線BLl?BL4皆維持在預充電電壓Vpcg。
[0075]如步驟S420所示，決定一選定OTP存儲單元。于執行步驟S420時，字線驅動電路313驅動字線WLn而成為選定字線。另外，列驅動器314驅動列解碼信號Y2，不驅動列解碼信號Y1、Y3、Y4，所以列選擇器340中選擇晶體管M2為關閉狀態(close state)，其他選擇晶體管Ml、M3、M4為開路狀態(open state)。因此，位線BL2為選定位線并連接至數據線DL0再者，根據選定字線以及選定位線可以確定OTP存儲單元Cn2為選定OTP存儲單元。
[0076]如步驟S430所示，將選定位線及數據線DL放電至重置電壓。于執行步驟S430時，時序控制器316動作重置信號Prst，用以控制重置電路370中的開關晶體管mb為關閉狀態(close state)，使得數據線DL以及選定位線BL2被放電至重置電壓Vrst。之后，時序控制器316不動作重置信號Pb，使得重置電路370中的開關晶體管mb為開路狀態(openstate)ο
[0077]如步驟S440所示，接收選定OTP存儲單元輸出的存儲單元電流，用以改變數據線DL上的電壓電平。于執行步驟S440時，由于選定位線BL2連接至數據線DL，且選定位線BL2以及數據線DL被放電至重置電壓Vrst。因此，選定OTP存儲單元所產生的存儲單元電流流經選定位線BL2并對數據線DL進行充電，使得數據線DL上的電壓電平由重置電壓Vrst開始往上變化。
[0078]如步驟S450所示，致能感測放大器360并產生輸出信號。于執行步驟S440時，時序控制器316動作致能信號EN，進而致能感測放大器360，使得感測放大器360判斷比較電壓Vcmp與數據線DL上的電壓電平，并據以產生輸出數據Dout。而輸出數據Dout即代表選定存儲單元的儲存狀態。
[0079]接著，如步驟S460所示，是否還要讀取其他OTP存儲單元。如果還需要讀取其他OTP存儲單元則回到步驟S410 ;若不需要讀取其他OTP存儲單元時，則結束讀取周期。
[0080]請參照圖5，其所繪示為本發明一次編程非易失性存儲器于讀取周期時的相關信號示意圖。基本上，時序控制器316根據脈沖信號CLK來產生預充電信號Ppcg、重置信號Pb與致能信號EN。且感測放大器360可在脈沖信號CLK的一個脈沖周期判斷出一個OTP選定存儲單元的儲存狀態。
[0081]如圖5所示，時間點tl至時點t6為脈沖周期I且字線WLn被驅動。首先，于時間點tl至時間點t2，預充電信號Ppcg動作，數據線DL被預充電至預充電電壓Vpcg。接著，于時間點t2至時間點t3，重置電信號Prst動作，數據線DL被放電至重置電壓Vrst。
[0082]于時間點t3至時間點t4，數據線DL接收選定OTP存儲單元的存儲單元電流，使得數據線DL上的電壓電平由重置電壓Vrst開始往上變化。基本上，數據線DL上電壓電平變化的速度由選定OTP存儲單元的存儲單元電流決定。當選定OTP存儲單元的存儲單元電流較大，數據線DL上電壓電平變化的速度較快；反之，當選定OTP存儲單元的存儲單元電流較小，數據線DL上電壓電平變化的速度較慢。
[0083]于時間點t4時，致能信號EN動作，并使得致能感測放大器360運作，用以判斷比較電壓Vcmp與數據線DL上的電壓電平之間的關系。并且，于時間點t5時，由于比較電壓Vcmp小于數據線DL上的電壓電平，致能感測放大器360產生第一電平(例如高電平)的輸出信號，用以代表選定OTP存儲單元為低阻抗的儲存狀態。
[0084]再者，時間點t6至時點til為脈沖周期II且字線WLn-1被驅動。首先，于時間點t6至時間點t7，預充電信號Ppcg動作，數據線DL被預充電至預充電電壓Vpcg。接著，于時間點t7至時間點t8，重置電信號Prst動作，數據線DL被放電至重置電壓Vrst。
[0085]于時間點t8至時間點t9，數據線DL接收選定OTP存儲單元的存儲單元電流，使得數據線DL上的電壓電平由重置電壓Vrst開始往上變化。
[0086]于時間點t9時，致能信號EN動作，并使得致感測放大器360運作，用以判斷比較電壓Vcmp與數據線DL上的電壓電平之間的關系。并且，于時間點tlO時，由于比較電壓Vcmp大于數據線DL上的電壓電平，致能感測放大器360產生第二電平(例如低電平)的輸出信號，用以代表選定OTP存儲單元為高阻抗的儲存狀態。
[0087]同理，脈沖周期III的動作原理與上述類似，不再贅述。
[0088]由以上的說明可知，本發明于讀取周期(read cycle)，選定OTP存儲單元所對應的選定位線持續連接于數據線DL，使得選定OTP存儲單元所產生的存儲單元電流可以持續地充電數據線DL，并且感測放大器360可以判斷選定存儲單元的儲存狀態。
[0089]在圖5中，時序控制器316僅在一個脈沖周期中致能一感測放大器360。當然，本領域的技術人員也可以控制時序控制器316在一個脈沖周期中致能多次感測放大器360，并產生多個輸出信號Dout。而根據多個輸出信號Dout來決定選定OTP存儲單元的儲存狀態，如此可以降低感測放大器360誤判的機率。
[0090]再者，上述圖3所示的一次編程非易失性存儲器中，利用單端點模式(singleended mode)的感測放大器360來感測選定OTP存儲單元的儲存狀態。當然，本發明的一次編程非易失性存儲器中，也可利用差分模式(differential mode)的感測放大器來感測選定OTP存儲單元的儲存狀態。
[0091]請參照圖6A與圖6B，其所繪示為一次編程非易失性存儲器中運用于具差分模式感測放大器的各種OTP存儲單元的示意圖。如圖6A所示，OTP非易失性存儲器由2X2個OTP存儲單元C11、C12、C21、C22組成一存儲器陣列(memory array)。其中，每個OTP存儲單元C11、C12、C21、C22由六個電子元件所構成，可進一步再被區分為兩個單元元件(cellelement)。其中，兩個單元元件的儲存狀態為互補的儲存狀態(complementary storagestate)。當然，本發明的存儲單元陣列數目，可以根據實際需要而更改為MXN大小的存儲器陣列，亦即M條字線與2N條位線，且M與N為正整數。
[0092]在圖6A中，OTP存儲單元C11、C21為第一型OTP存儲單元；0ΤΡ存儲單元C12、C22為第二型OTP存儲單元。
[0093]以第一型OTP存儲單元Cll為例來說明。第一型OTP存儲單元Cll中，單元元件all包括:一選擇晶體管T與二電容器cl、c2 ;以及，單元元件all'包括:一選擇晶體管T、一電阻rl與一電容器Cl。很明顯地，第一型OTP存儲單元Cll中，單元元件all為高阻抗的儲存狀態，單元元件alP為低阻抗的儲存狀態。
[0094]再者，單元元件all中，選擇晶體管T的柵極連接至字線WLl ;選擇晶體管T的第一源極/漏極端與供電電壓Vl之間連接電容器Cl，第一源極/漏極端與供電電壓V2之間連接電容器c2;選擇晶體管T的第二源極/漏極端連接至位線BL1。單元元件all'中，選擇晶體管T的柵極連接至字線WLl ;選擇晶體管T的第一源極/漏極端與供電電壓Vl之間連接電阻rl，第一源極/漏極端與供電電壓V2之間連接電容器c2 ;選擇晶體管T的第二源極/漏極端連接至位線BLl'。其中，位線BLl與位線BLl'為互補的位線對(complementarybit line pair)。
[0095]以第二型OTP存儲單元C12為例來說明。第二型OTP存儲單元C12中，單元元件al2包括:一選擇晶體管T、一電阻rl與一電容器cl ;以及，單元元件al2'包括:一選擇晶體管T與二電容器cl、c2。很明顯地，第二型OTP存儲單元C12中，單元元件al2為低阻抗的儲存狀態，單元元件aC為高阻抗的儲存狀態。
[0096]再者，單元元件al2中，選擇晶體管T的柵極連接至字線WLl ;選擇晶體管T的第一源極/漏極端與供電電壓Vl之間連接電阻rl，第一源極/漏極端與供電電壓V2之間連接電容器c2;選擇晶體管T的第二源極/漏極端連接至位線BL2。單元元件al2'中，選擇晶體管T的柵極連接至字線WLl ;選擇晶體管T的第一源極/漏極端與供電電壓Vl之間連接電容器Cl，第一源極/漏極端與供電電壓V2之間連接電容器c2 ;選擇晶體管T的第二源極/漏極端連接至位線BL2'。其中，位線BL2與位線BL2'為互補的位線對。
[0097]再者，根據被驅動的字線與位線對，即可由存儲單元陣列中決定一選定OTP存儲單元(selected OTP memory cell)。舉例來說，當字線WL2與位線對BLl與BLl'動作時，OTP存儲單元C21即為選定OTP存儲單元。此時，單元元件a21會產生存儲單元電流至位線BL1，單元元件a21'會產生存儲單元電流至位線BLl'。由以上的說明可知，當字線WL2為選定字線且位線對BLl與BLP為選定位線對時，OTP存儲單元C21即為選定OTP存儲單
J L ο
[0098]如圖6B所示，OTP非易失性存儲器由2X2個OTP存儲單元C11、C12、C21、C22組成一存儲器陣列。其中，每個OTP存儲單元Cll、C12、C21、C22由六個電子元件所構成，可進一步再被區分為兩個單元元件。其中，兩個單元元件的儲存狀態為互補的儲存狀態。
[0099]在圖6B中。OTP存儲單元C11、C21為第一型OTP存儲單元；OTP存儲單元C12、C22為第二型OTP存儲單元。
[0100]以第一型OTP存儲單元Cll為例來說明。第一型OTP存儲單元Cll中，單元元件all包括:一選擇晶體管Tl、一偏壓晶體管T2、與一電容器Cl ;以及，單元元件all'包括:一選擇晶體管Tl、一偏壓晶體管T2與一電阻rl。很明顯地，第一型OTP存儲單元Cll中，單元元件all為高阻抗的儲存狀態，單元元件all'為低阻抗的儲存狀態。
[0101]再者，單元元件all中，選擇晶體管Tl的柵極連接至字線WLl ;選擇晶體管Tl的第一源極/漏極端連接至偏壓晶體管T2的第一源極/漏極端；選擇晶體管Tl的第二源極/漏極端連接至位線BL1。偏壓晶體管T2的柵極連接至供電電壓V2 ;偏壓晶體管T2的第二源極/漏極端與供電電壓Vl之間連接電容器Cl。單元元件all'中，選擇晶體管Tl的柵極連接至字線WLl ;選擇晶體管Tl的第一源極/漏極端連接至偏壓晶體管T2的第一源極/漏極端；選擇晶體管Tl的第二源極/漏極端連接至位線BLl'。偏壓晶體管T2的柵極連接至供電電壓V2 ;偏壓晶體管T2的第二源極/漏極端與供電電壓Vl之間連接電阻rl。其中，位線BLl與位線BLl'為互補的位線對。
[0102]以第二型OTP存儲單元C12為例來說明。第二型OTP存儲單元C12中，單元元件al2包括:一選擇晶體管Tl、一偏壓晶體管T2與一電阻rl ；以及，單元元件all'包括:一選擇晶體管Tl、一偏壓晶體管T2、與一電容器Cl。很明顯地，第二型OTP存儲單元C12中，單元元件al2為低阻抗的儲存狀態，單元元件al2'為高阻抗的儲存狀態。
[0103]再者，單元元件al2中，選擇晶體管Tl的柵極連接至字線WLl ;選擇晶體管Tl的第一源極/漏極端連接至偏壓晶體管T2的第一源極/漏極端；選擇晶體管Tl的第二源極/漏極端連接至位線BL2。偏壓晶體管T2的柵極連接至供電電壓V2 ;偏壓晶體管T2的第二源極/漏極端與供電電壓Vl之間連接電阻rl。單元元件al2'中，選擇晶體管Tl的柵極連接至字線WLl ;選擇晶體管Tl的第一源極/漏極端連接至偏壓晶體管T2的第一源極/漏極端；選擇晶體管Tl的第二源極/漏極端連接至位線BL2'。偏壓晶體管T2的柵極連接至供電電壓V2 ;偏壓晶體管T2的第二源極/漏極端與供電電壓Vl之間連接電容器Cl。其中，位線BL2與位線BL2'為互補的位線對。
[0104]同理，根據被驅動的字線與位線對，即可由存儲單元陣列中決定一選定OTP存儲單元(selected OTP memory cell)。舉例來說，當字線WL2為選定字線且位線對BLl與BLl'為選定位線對時，OTP存儲單元C21即為選定OTP存儲單元。
[0105]請參照圖7，其所繪示為本發明另一個一次編程非易失性存儲器示意圖。一次編程非易失性存儲器500包括:控制電路510、存儲器陣列520、預充電電路530、列選擇器540、感測放大器560與重置電路570。其中，存儲器陣列520中包括多個OTP存儲單元。再者，圖7僅繪示第η行OTP存儲單元Cnl?Cn2對應的連接至兩個位線對BLUBLl'、BL2、BL2'。再者，OTP存儲單元Cnl?Cn2可為圖6A或者圖6B所揭示的OTP存儲單元。再者，圖7中的控制電路510的動作原理與圖3中的控制電路310相同，此處不再贅述。
[0106]預充電電路530中包括4個開關晶體管mal、mal'、ma2、ma2'，開關晶體管mal、mal'、ma2、ma2'的控制端接收預充電信號Ppcg，開關晶體管mal、mal'、ma2、ma2'的第一端連接至一預充電電壓Vpcg ;開關晶體管mal、mal'、ma2、ma2'的第二端連接至對應的位線BLUBLP、BL2、BI^。當預充電信號Ppcg動作時，所有的位線BLl、BLP、BL2、BL2r皆被預充電至預充電電壓Vpcg。
[0107]列選擇器540中包括4個選擇晶體管,M2, M2'，選擇晶體管Μ1、ΜΡ的控制端接收列解碼信號Y1，選擇晶體管M2、M2'的控制端接收列解碼信號Y2，選擇晶體管MUMlr ,M2,M2/的第一端連接至對應的位線BLl、BLP、BL2、;選擇晶體管M1、M2的第二端連接至數據線DL，選擇晶體管MP ,M2r的第二端連接至參考線REF。基本上，列驅動器514每次僅會動作列解碼信號Yl與Y2其中之一，以決定選定位線對。
[0108]重置電路570中包括開關晶體管mb、mV，開關晶體管mb、mV的控制端接收重置電信號Prst，開關晶體管mb的第一端連接至數據線DL，開關晶體管mb的第二端連接至重置電壓Vrst (例如接地電壓)；開關晶體管mb'的第一端連接至參考線REF，開關晶體管mb的第二端連接至重置電壓Vrst。當重置電信號Prst動作時，字線DL與參考線REF皆被放電至重置電壓Vrst。
[0109]感測放大器560中包括一比較器562連接至數據線DL與參考線REF，并于該致能信號EN動作時，根據該數據線DL的一電壓電平與該參考線REF上的該比較電壓Vcmp來產生一輸出信號Dout。
[0110]根據本發明的實施例，于一次編程非易失性存儲器的讀取周期(read cycle)時，電壓發生器512產生供電電壓Vl與V2至存儲器陣列520。于決定選定OTP存儲單元之前，時序控制器516先動作預充電信號Ppcg，并使得所有位線BLUBLP ,BL2,BL2/預充電至預充電電壓Vpcg。接著，根據字線驅動器513與列驅動器514來決定選定字線與選定的位線對，并決定選定OTP存儲單元且使得選定OTP存儲單元對應的位線對分別連接至數據線DL與參考線REF。接著，動作重置電信號Prst，使得數據線DL、參考線REF及選定存儲單元對應的位線對被放電至重置電壓Vrst。之后，于致能信號EN動作時，感測放大器560即可判斷參考線REF上的比較電壓Vcmp與數據線DL上的電壓電平，并據以產生輸出數據Dout。而輸出數據Dout即可代表選定存儲單元的儲存狀態。
[0111]由以上的說明可知，選定存儲單元中的兩個單元元件可產生兩個存儲單元電流，經由對應的位線對可分別對數據線DL與參考線REF進行充電。并且，于感測放大器560被致能時，比較器562及可根據數據線DL上的電壓電平以及參考線REF上的比較電壓Vcmp來產生輸出信號Dout，用以指示選定存儲單元為第一型OTP存儲單元或者第二型OTP存儲單元。
[0112]再者，由于兩個單元元件中為互補的儲存狀態，因此兩個存儲單元電流之間的差異非常大，導致數據線DL上的電壓電平以及參考線REF上的比較電壓Vcmp差異很大，因此感測放大器560能夠產生更準確的輸出信號Dout。
[0113]由以上說明可知，本發明的優點在于提出一種一次編程非易失性存儲器及其讀取感測方法。于讀取周期，選定OTP存儲單元所對應的選定位線持續連接于感測放大器并進行充電，而根據充電的電壓電平變化來判斷選定OTP存儲單元的儲存狀態。
[0114]綜上所述，雖然本發明已以較佳實施例揭示如上，然其并非用以限定本發明。本領域技術人員在不脫離本發明的精神和范圍內，當可作各種的更動與潤飾。因此，本發明的保護范圍以權利要求書為準。
【主權項】
1.一種一次編程非易失性存儲器，包括:一存儲器陣列，具有MXN個存儲單元，且該存儲器陣列連接至M條字線與N條位線；一控制電路，具有一電壓發生器，產生多個供電電壓至該存儲器陣列；一字線驅動器，連接至該M條字線，用以決定該M條字線其中之一為一選定字線；一列驅動器，產生N個列解碼信號，且該N個列解碼信號中僅有其中之一可被驅動；以及，一時序控制器，產生一預充電信號、一重置信號與一致能信號； 一預充電電路，連接于該N條位線，且于該預充電信號動作時，提供一預充電電壓至該N條位線； 一列選擇器，連接于該N條位線與一數據線，且該列選擇器根據該N個列解碼信號決定該N條位線其中之一為一選定位線，并將該選定位線連接至該數據線； 一重置電路，連接于該數據線，且于該重置信號動作時，提供一重置電壓至該數據線；以及 一感測放大器，連接至該數據線并接收一比較電壓，并于該致能信號動作時，根據該數據線的一電壓電平與該比較電壓來產生一輸出信號。2.根據權利要求1所述的一次編程非易失性存儲器，其中該預充電電路包括:N個開關晶體管；該N個開關晶體管的控制端接收該預充電信號，該N個開關晶體管的第一端連接至該預充電電壓；以及，該N個開關晶體管的第二端連接至對應的該N條位線。3.根據權利要求1所述的一次編程非易失性存儲器，其中該列選擇器包括:N個選擇晶體管；且該N個選擇晶體管的控制端接收對應的N個列解碼信號，該N個選擇晶體管的第一端連接至對應的該N條位線；以及該N個選擇晶體管的第二端連接至該數據線。4.根據權利要求1所述的一次編程非易失性存儲器，其中該重置電路包括:一開關晶體管；該開關晶體管的一控制端接收該重置電信號，該開關晶體管的一第一端連接至該數據線，該開關晶體管的一第二端連接至該重置電壓。5.根據權利要求1所述的一次編程非易失性存儲器，其中該感測放大器包括:一比較器，連接至該數據線并接收該比較電壓，并于該致能信號動作時，產生該輸出信號。6.根據權利要求1所述的一次編程非易失性存儲器，其中該選定字線與該選定位線可決定該存儲器陣列中的一選定存儲單元。7.根據權利要求6所述的一次編程非易失性存儲器，其中于一讀取周期時，該選定存儲單元所產生的一存儲單元電流對該數據線進行充電，使得該數據線上的該電壓電平由該重置電壓開始變化。8.根據權利要求1所述的一次編程非易失性存儲器，其中所述供電電壓包括一第一供電電壓與一第二供電電壓，且該MXN個存儲單元中具有一第一存儲單元，包括: 一第一選擇晶體管，具有一柵極連接至所述字線中的一第一字線，一第一源極/漏極端，以及一第二第一源極/漏極端連接至所述位線中的一第一位線； 一第一電容器，連接于該第一選擇晶體管的該第一源極/漏極端與該第一供電電壓之間；以及 一第二電容器，連接于該第一選擇晶體管的該第一源極/漏極端與該第二供電電壓之間。9.根據權利要求8所述的一次編程非易失性存儲器，其中該MXN個存儲單元中具有一第二存儲單元，包括: 一第二選擇晶體管，具有一柵極連接至所述字線中的一第二字線，一第一源極/漏極端，以及一第二第一源極/漏極端連接至所述位線中的一第二位線； 一第一電阻，連接于該第二選擇晶體管的該第一源極/漏極端與該第一供電電壓之間；以及 一第三電容器，連接于該第二選擇晶體管的該第一源極/漏極端與該第二供電電壓之間。10.根據權利要求1所述的一次編程非易失性存儲器，其中所述供電電壓包括一第一供電電壓與一第二供電電壓，且該MXN個存儲單元中具有一第一存儲單元，包括: 一第一選擇晶體管，具有一柵極連接至所述字線中的一第一字線，一第一源極/漏極端，以及一第二第一源極/漏極端連接至所述位線中的一第一位線； 一第一偏壓晶體管，具有一柵極連接至該第二供電電壓，一第一源極/漏極端連接至該第一選擇晶體管的該第一源極/漏極端，以及一第二第一源極/漏極端；以及 一第一電容器，連接于該第一偏壓晶體管的該第二源極/漏極端與該第一供電電壓之間。11.根據權利要求10所述的一次編程非易失性存儲器，其中該MXN個存儲單元中具有一第二存儲單元，包括: 一第二選擇晶體管，具有一柵極連接至所述字線中的一第二字線，一第一源極/漏極端，以及一第二第一源極/漏極端連接至所述位線中的一第二位線； 一第二偏壓晶體管，具有一柵極連接至該第二供電電壓，一第一源極/漏極端連接至該第二選擇晶體管的該第一源極/漏極端，以及一第二第一源極/漏極端；以及 一第一電阻，連接于該第二偏壓晶體管的該第二源極/漏極端與該第一供電電壓之間。12.—種一次編程非易失性存儲器的讀取感測方法，該一次編程非易失性存儲器具有多個存儲單元的一存儲器陣列，且該存儲器陣列連接至多條位線，該讀取方法包括下列步驟: 將所述位線預充電至一預充電電壓； 由該存儲器陣列中決定一選定存儲單元，其中該選定存儲單元連接至所述位線中的一第一位線； 將該選定存儲單元所對應的該第一位線連接至該數據線，并將該數據線放電至一重置電壓； 接收該選定存儲單元所輸出的一存儲單元電流，使得該數據線上的一電壓電平由該重置電壓開始變化；以及 根據一比較電壓以及該數據線上的該電壓電平產生一輸出信號。13.一種一次編程非易失性存儲器，包括: 一存儲器陣列，具有MXN個存儲單元，且該存儲器陣列連接至M條字線與2N條位線，其中該2N條位線被區分為N個位線對； 一控制電路，具有一電壓發生器，產生多個供電電壓至該存儲器陣列；一字線驅動器，連接至該M條字線，用以決定該M條字線其中之一為一選定字線；一列驅動器，產生N個列解碼信號，且該N個列解碼信號中僅有其中之一可被驅動；以及，一時序控制器，產生一預充電信號、一重置信號與一致能信號； 一預充電電路，連接于該2N條位線，且于該預充電信號動作時，提供一預充電電壓至該2N條位線； 一列選擇器，連接于該2N條位線、一參考線與一數據線，且該列選擇器根據該N個列解碼信號決定該N個位線對其中之一為一選定位線對，并將該選定位線對中的一第一位線連接至該數據線，將該選定位線對中的一互補的第一位線連接至該參考線； 一重置電路，連接于該數據線與該參考線，且于該重置信號動作時，提供一重置電壓至該數據線與該參考線；以及 一感測放大器，連接至該數據線與該參考線，并于該致能信號動作時，根據該數據線的一電壓電平與該參考線上的一比較電壓來產生一輸出信號。14.根據權利要求13所述的一次編程非易失性存儲器，其中該預充電電路包括:2N個開關晶體管；該2N個開關晶體管的控制端接收該預充電信號，該2N個開關晶體管的第一端連接至該預充電電壓；以及，該2N個開關晶體管的第二端連接至對應的該2N條位線。15.根據權利要求13所述的一次編程非易失性存儲器，其中該列選擇器包括:2N個選擇晶體管，被區分為N個選擇晶體管對；且該N個選擇晶體管對的控制端接收對應的N個列解碼信號，該N個選擇晶體管對中的每一 N個晶體管對的兩個第一端連接至對應的位線對；以及該N個選擇晶體管對中的每一N個選擇晶體管對的一第一第二端連接至該數據線，且另一第二第二端連接至該參考線。16.根據權利要求13所述的一次編程非易失性存儲器，其中該重置電路包括:一第一開關晶體管與一第二開關電路；該第一開關晶體管的一控制端接收該重置電信號，該第一開關晶體管的一第一端連接至該數據線，該第一開關晶體管的一第二端連接至該重置電壓；該第二開關晶體管的一控制端接收該重置電信號，該第二開關晶體管的一第一端連接至該參考線，該第二開關晶體管的一第二端連接至該重置電壓。17.根據權利要求13所述的一次編程非易失性存儲器，其中該感測放大器包括:一比較器，連接至該數據線與該參考線，并于該致能信號動作時，產生該輸出信號。18.根據權利要求13所述的一次編程非易失性存儲器，其中該選定字線與該選定位線對可決定該存儲器陣列中的一選定存儲單元。19.根據權利要求18所述的一次編程非易失性存儲器，其中于一讀取周期時，該選定存儲單元所產生的一第一存儲單元電流對該數據線進行充電，使得該數據線上的該電壓電平由該重置電壓開始變化；以及，該選定存儲單元所產生的一第二存儲單元電流對該參考線進行充電，使得該參考線上的該比較電壓由該重置電壓開始變化。20.根據權利要求13所述的一次編程非易失性存儲器，其中所述供電電壓包括一第一供電電壓與一第二供電電壓，且該MXN個存儲單元中具有一第一存儲單元，包括: 一第一單元元件，包括:一第一選擇晶體管，具有一柵極連接至所述字線中的一第一字線，一第一源極/漏極端，以及一第二第一源極/漏極端連接至該第一位線；一第一電容器，連接于該第一選擇晶體管的該第一源極/漏極端與該第一供電電壓之間；以及，一第二電容器，連接于該第一選擇晶體管的該第一源極/漏極端與該第二供電電壓之間；以及 一第二單元元件，包括:一第二選擇晶體管，具有一柵極連接至該第一字線，一第一源極/漏極端，以及一第二第一源極/漏極端連接至該互補的第一位線；一第一電阻，連接于該第二選擇晶體管的該第一源極/漏極端與該第一供電電壓之間；以及一第三電容器，連接于該第二選擇晶體管的該第一源極/漏極端與該第二供電電壓之間。21.根據權利要求13所述的一次編程非易失性存儲器，其中所述供電電壓包括一第一供電電壓與一第二供電電壓，且該MXN個存儲單元中具有一第一存儲單元，包括: 一第一單元元件，包括:一第一選擇晶體管，具有一柵極連接至所述字線中的一第一字線，一第一源極/漏極端，以及一第二第一源極/漏極端連接至該第一位線；一第一偏壓晶體管，具有一柵極連接至該第二供電電壓，一第一源極/漏極端連接至該第一選擇晶體管的該第一源極/漏極端，以及一第二第一源極/漏極端；以及一第一電容器，連接于該第一偏壓晶體管的該第二源極/漏極端與該第一供電電壓之間；以及 一第二單元元件，包括:一第二選擇晶體管，具有一柵極連接至該第一字線，一第一源極/漏極端，以及一第二第一源極/漏極端連接至該互補的第一位線；一第二偏壓晶體管，具有一柵極連接至該第二供電電壓，一第一源極/漏極端連接至該第二選擇晶體管的該第一源極/漏極端，以及一第二第一源極/漏極端；以及，一第一電阻，連接于該第二偏壓晶體管的該第二源極/漏極端與該第一供電電壓之間。
【文檔編號】G11C17/18GK105913876SQ201510385655
【公開日】2016年8月31日
【申請日】2015年6月30日
【發明人】陳勇叡, 黃志豪
【申請人】力旺電子股份有限公司