Sram存儲器的版圖和形成存儲器的方法
【技術領域】
[0001]本發明涉及半導體技術領域，特別涉及一種SRAM存儲器的版圖和形成存儲器的方法。
【背景技術】
[0002]靜態隨機存儲器(Static Random Access Memory, SRAM)作為存儲器中的一員，具有高速度、低功耗與標準工藝相兼容等優點，廣泛應用于電腦、個人通信、消費電子產品(智能卡、數碼相機、多媒體播放器)等領域。
[0003]隨著半導體工藝技術的不斷發展，工藝節點逐漸減小，多柵器件得到了廣泛的關注，鰭式場效應晶體管(Fin FET)是一種常見的多柵器件，被廣泛應用于SRAM存儲器的晶體管中，能夠有效的提高SRAM存儲器的性能。
[0004]SRAM存儲器單元一般包括:兩個PMOS晶體管，作為上拉晶體管；兩個NMOS晶體管，作為下拉晶體管；兩個NMOS晶體管，作為傳輸晶體管。
[0005]對于高性能的SRAM存儲器中，上拉晶體管，下拉晶體管以及傳輸晶體管往往需要不同的驅動電流，以滿足存儲器的性能要求。由于晶體管的驅動電流與晶體管的溝道區域面積成正比，所以，在SRAM存儲器中，通常通過調整不同晶體管的溝道面積調整驅動電流。而在現有技術中，在同一個SRAM存儲單元中形成的鰭式場效應晶體管的鰭部尺寸以及柵極的尺寸是相同的，所以單個鰭部形成的晶體管具有相同的溝道面積，所以，為了提高晶體管的驅動電流，往往需要多個鰭部構成晶體管。
[0006]目前，針對不同性能要求的SRAM存儲器，下拉晶體管、上拉晶體管以及傳輸晶體管各自需要不同數量的鰭部，針對不同的SRAM存儲器需要單獨設計版圖，無法在不同結構的SRAM存儲器制作過程中共享，并且，不同SRAM存儲器單元面積也各不相同，需要占用更多的光罩面積，針對不同結構的存儲器還需要采用不同結構的外圍電路以及測試結構，這就導致現有不同的SRAM存儲器的研發成本較高。
【發明內容】
[0007]本發明解決的問題是提供一種SRAM存儲器的版圖和形成存儲器的方法，降低SRAM存儲器的研發成本。
[0008]為解決上述問題，本發明提供一種SRAM存儲器的版圖，包括:第一版圖，所述第一版圖包括相鄰的第一圖形和第二圖形，其中，第一圖形包括NI個平行排列的第一鰭部圖形，第二圖形包括N2個平行排列的第二鰭部圖形，且N2>N1，所述第一版圖沿第一鰭部圖形和第二鰭部圖形的長度方向分為第一區域和第二區域，位于第一區域的第二鰭部圖形對應于傳輸晶體管的鰭部，位于第二區域的第二鰭部圖形對應于下拉晶體管的鰭部，位于第二區域的第一鰭部圖形對應于上拉晶體管的鰭部，所述傳輸晶體管、下拉晶體管和上拉晶體管均為鰭式場效應晶體管；第二版圖，包括兩條平行排列的第一柵極圖形和第二柵極圖形，第一柵極圖形適于形成傳輸晶體管的柵極，第二柵極圖形適于形成下拉晶體管和上拉晶體管的柵極；第三版圖，包括若干覆蓋圖形，所述覆蓋圖形與待形成SRAM存儲器結構對應，其中，當上拉晶體管需要的鰭部數量為nl、下拉晶體管需要的鰭部數量為n2，傳輸晶體管需要的鰭部數量為n3時，所述覆蓋圖形適于覆蓋位于第一區域的NI個第一鰭部圖形、位于第一區域的N2-n3個第二鰭部圖形、位于第二區域的N2-n2個第二鰭部圖形、以及位于第二區域的Nl-nl個第一鰭部圖形，被覆蓋的第一鰭部圖形和第二鰭部圖形對應于需要被去除的鰭部。
[0009]可選的，第一鰭部圖形的數量NI等于上拉晶體管需要的鰭部數量為nl。
[0010]可選的，第一鰭部圖形數量NI為第二鰭部圖形數量N2的3倍。
[0011]可選的，第一鰭部圖形數量為1，第二鰭部圖形數量為3。
[0012]可選的，下拉晶體管需要的鰭部數量n2范圍為I?3，上拉晶體管需要的鰭部數量nl為I，傳輸晶體管需要的鰭部數量n3范圍為I?3。
[0013]可選的，下拉晶體管需要的鰭部數量n2大于或等于傳輸晶體管需要的鰭部數量n3，傳輸晶體管需要的鰭部數量n3大于或第于上拉晶體管需要的鰭部數量nl。
[0014]可選的，所述第三版圖內的覆蓋圖形適于覆蓋遠離第一鰭部圖形一側的第二鰭部圖形。
[0015]可選的，當所述覆蓋圖形覆蓋第二鰭部圖形時，所述覆蓋圖形沿第二鰭部圖形長度方向的邊緣與未被覆蓋的第二鰭部圖形之間的距離為相鄰第二鰭部圖形之間的間距的1/4 ?3/4。
[0016]可選的，所述第一版圖包括相鄰的第一部分和第二部分，所述第一圖形、第二圖形位于第一部分內，所述第二部分內圖形與第一部分內圖形中心對稱；所述第二版圖包括相鄰的第三部分和第四部分，所述第一柵極圖形和第二柵極圖形位于第三部分內，所述第四部分內的圖形與第三部分內圖形中心對稱；所述第三版圖包括第五部分和第六部分，所述覆蓋圖形位于第五部分內，所述第六部分內圖形與第五部分內圖形中心對稱。
[0017]本發明還提供一種采用SRAM存儲器的版圖形成存儲器的方法，包括:提供SRAM存儲器的版圖，所述版圖包括:第一版圖，所述第一版圖包括相鄰的第一圖形和第二圖形，其中，第一圖形包括NI個平行排列的第一鰭部圖形，第二圖形包括N2個平行排列的第二鰭部圖形，且N2>N1，所述第一版圖沿第一鰭部圖形和第二鰭部圖形的長度方向分為第一區域和第二區域，位于第一區域的第二鰭部圖形對應于傳輸晶體管的鰭部，位于第二區域的第二鰭部圖形對應于下拉晶體管的鰭部，位于第二區域的第一鰭部圖對應于上拉晶體管的鰭部，所述傳輸晶體管、下拉晶體管和上拉晶體管均為鰭式場效應晶體管、第二版圖，包括兩條平行排列的第一柵極圖形和第二柵極圖形，第一柵極圖形適于形成傳輸晶體管的柵極，第二柵極圖形適于形成下拉晶體管和上拉晶體管的柵極、第三版圖，包括若干覆蓋圖形，所述覆蓋圖形與待形成SRAM存儲器結構對應，其中，當上拉晶體管需要的鰭部數量為nl、下拉晶體管需要的鰭部數量為n2，傳輸晶體管需要的鰭部數量為n3時，所述覆蓋圖形適于覆蓋第一區域的NI個第一鰭部圖形、位于第一區域的N2-n3個第二鰭部圖形、位于第二區域的N2-n2個第二鰭部圖形、以及位于第二區域的Nl-nl個第一鰭部圖形，被覆蓋的第一鰭部圖形和第二鰭部圖形對應于需要被去除的鰭部；提供半導體襯底；采用第一版圖圖形，在半導體襯底上形成NI個平行排列的第一鰭部和N2個平行排列的第二鰭部，所述第一鰭部對應于第一版圖內的第一鰭部圖形，所述第二鰭部對應于第一版圖內的第二鰭部圖形，所述半導體襯底包括第三區域和第四區域，所述第三區域對應于第一版圖的第一區域，所述半導體襯底的第三區域對應于第一版圖的第二區域；采用第三版圖形成光罩，所述光罩上的透光圖形對應于所述第三版圖內的覆蓋圖形；利用所述光罩在導體襯底上形成掩膜層，所述掩膜層暴露出第三區域的NI個第一鰭部、位于第三區域的N2-n3個第二鰭部、位于第四區域的N2-n2個第二鰭部、以及位于第四區域的Nl-nl個第一鰭部；去除所述暴露的第一鰭部和第二鰭部；去除所述掩膜層，采用第二版圖形成橫跨所述第一鰭部、第二鰭部的第一柵極結構和第二柵極結構，所述第一柵極結構位于半導體襯底的第三區域，所述第二柵極結構位于半導體襯底的第四區域，所述第一柵極對應于第二版圖的第一柵極圖形，第二柵極對應于第二版圖的第二柵極圖形。
[0018]可選的，第一鰭部圖形的數量NI等于上拉晶體管需要的鰭部數量為nl。
[0019]可選的，第一鰭部圖形數量NI為第二鰭部圖形數量N2的3倍。
[0020]可選的，第一鰭部圖形數量為1，第二鰭部圖形數量為3。
[0021]可選的，下拉晶體管需要的鰭部數量n2范圍為I?3，上拉晶體管需要的鰭部數量nl為I，傳輸晶體管需要的鰭部數量n3范圍為I?3。
[0022]可選的，下拉晶體管需要的鰭部數量n2大于或等于傳輸晶體管需要的鰭部數量n3，傳輸晶體管需要的鰭部數量n3大于或第于上拉晶體管需要的鰭部數量nl。
[0023]可選的，所述第三版圖內的覆蓋圖形適于覆蓋遠離第一鰭部圖形一側的第二鰭部圖形。
[0024]可選的，當所述覆蓋圖形覆蓋第二鰭部圖形時，所述覆蓋圖形沿第二鰭部圖形長度方向的邊緣與未被覆蓋的第二鰭部圖形之間的距離為相鄰第二鰭部圖形之間的間距的1/4 ?3/4。
[0025]可選的，所述第一版圖包括相鄰的第一部分和第二部分，所述第一圖形、第二圖形位于第一部分內，所述第二部分內圖形與第一部分